本發(fā)明屬于微電子集成電路技術(shù)領(lǐng)域，涉及一種抗輻射PIP型ONO反熔絲結(jié)構(gòu)及CMOS工藝集成法，可應(yīng)用于抗輻射FPGA/PROM電路工藝集成。

背景技術(shù)：

ONO反熔絲單元中的介質(zhì)是天然的抗輻射結(jié)構(gòu)單元，具有很高的抗輻射總劑量能力(1.5Mrad(Si))，同時(shí)具有非易失性、高可靠性、體積小、速度快、功耗低等優(yōu)點(diǎn)，在未編程時(shí)，ONO反熔絲單元表現(xiàn)出高阻狀態(tài)，可高達(dá)10¹⁰歐姆；在上下電極間加上合適電壓編程后，ONO反熔絲單元表現(xiàn)出良好的歐姆電阻特性。目前，ONO反熔絲技術(shù)已在計(jì)算機(jī)、通信、汽車、衛(wèi)星以及航空航天等領(lǐng)域具有極其廣泛的應(yīng)用。

傳統(tǒng)ONO反熔絲結(jié)構(gòu)如圖1所示，在硅襯底00上P阱01中制作有源區(qū)22和場(chǎng)區(qū)02；并以此為基通過N型離子注入和退火方式形成反熔絲下極板03的N+擴(kuò)散區(qū)；在反熔絲下極板03的N+擴(kuò)散區(qū)工藝完成后，生長反熔絲孔腐蝕掩蔽層05，并通過光刻腐蝕制作反熔絲孔16；生長ONO反熔絲介質(zhì)層06；采用N型摻雜的多晶硅層形成反熔絲上極板07；淀積PMD介質(zhì)層08，并光刻腐蝕形成接觸孔，淀積金屬AL層，引出反熔絲上極板電極10。因此，該傳統(tǒng)結(jié)構(gòu)為三明治結(jié)構(gòu)，主要由上下電極和處于上下電極間的反熔絲介質(zhì)層構(gòu)成。傳統(tǒng)結(jié)構(gòu)是制作在P型硅襯底上的N+有源區(qū)中(如專利：US.pat.NO.4543594、US.pat.NO.4943538、US.pat.NO.3423646等)，其工藝難點(diǎn)包括反熔絲介質(zhì)層、反熔絲下極板耐壓，其場(chǎng)區(qū)大小限制了器件工藝集成密度，尤其是0.8μm以上尺寸的ONO反熔絲CMOS工藝的熱場(chǎng)氧鳥嘴對(duì)集成電路面積的影響更大，僅適用于小規(guī)模的FPGA和PROM電路工藝集成；同時(shí)，從抗輻射能力方面，還需考慮其場(chǎng)區(qū)與場(chǎng)邊緣因總劑量電離效應(yīng)引起器件之間的漏電問題，常規(guī)方法采用有源區(qū)P+注入截至的方法，但其受到下極板耐壓的影響，限制了ONO反熔絲單元的面積降低，進(jìn)而影響到抗輻射ONO反熔絲CMOS工藝的集成度。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問題是克服現(xiàn)有的缺陷，提供一種具有抗單粒子及總劑量效應(yīng)，與CMOS工藝兼容的PIP型ONO反熔絲結(jié)構(gòu)，并提供一種抗輻射PIP型ONO反熔絲CMOS工藝集成法，其工藝集成步驟簡(jiǎn)單，安全可靠。

為了解決上述技術(shù)問題，本發(fā)明提供了如下的技術(shù)方案：

本發(fā)明的抗輻射PIP型ONO反熔絲結(jié)構(gòu)，該ONO反熔絲結(jié)構(gòu)是制作在位于硅襯底上的P/N阱區(qū)中的場(chǎng)區(qū)之上；ONO反熔絲結(jié)構(gòu)由下至上包括反熔絲下極板、反熔絲孔腐蝕掩蔽層、ONO反熔絲介質(zhì)層、反熔絲上極板，反熔絲下極板為N型飽和摻雜的非晶硅薄膜，覆蓋于場(chǎng)區(qū)上，反熔絲下極板的側(cè)壁采用SPACER保護(hù)，形成SPACER側(cè)墻，與MOS器件柵極的SPACER工藝集成同步驟同膜層，反熔絲下極板的正上方設(shè)置貫通反熔絲孔腐蝕掩蔽層的反熔絲孔，反熔絲孔腐蝕掩蔽層覆蓋于有源區(qū)、反熔絲下極板上，ONO反熔絲介質(zhì)層覆蓋于反熔絲孔腐蝕掩蔽層上，并填充在反熔絲孔內(nèi)，反熔絲上極板是N型飽和摻雜的多晶硅薄膜。

進(jìn)一步地，反熔絲下極板由POCL₃飽和摻雜非晶硅形成，與MOS器件柵極的工藝集成同步驟同膜層。

進(jìn)一步地，反熔絲孔腐蝕掩蔽層是Si₃N₄介質(zhì)層。

本發(fā)明的抗輻射PIP型ONO反熔絲CMOS工藝集成法，與CMOS器件實(shí)現(xiàn)工藝集成的步驟如下：

(1)提供硅襯底，并在硅襯底上依次制作所需的P/N阱區(qū)、場(chǎng)區(qū)和有源區(qū)，并去除有源區(qū)內(nèi)的氧化層；

(2)以上述表面作為襯底，先熱生長柵氧化層，再淀積一層非晶硅層，并對(duì)非晶硅層采用POCL₃進(jìn)行飽和摻雜；通過干法刻蝕工藝形成MOS器件柵極和ONO反熔絲下極板，反熔絲下極板在場(chǎng)區(qū)上；

(3)在MOS器件的有源區(qū)制作MOS器件的源/漏LDD區(qū)，并通過TEOS淀積和腐蝕工藝形成SPACER側(cè)墻，再通過光刻、離子注入、高溫退火形成MOS器件的源/漏區(qū)；

(4)在P阱區(qū)內(nèi)的MOS器件的N+源/漏場(chǎng)邊緣區(qū)制作有源區(qū)P+注入截止區(qū)；

(5)在上述的表面淀積一層反熔絲孔腐蝕掩蔽層，并制作反熔絲孔腐蝕的窗口，腐蝕反熔絲孔腐蝕掩蔽層，以形成反熔絲孔；

(6)在上述的表面上形成ONO反熔絲介質(zhì)層；

(7)在ONO反熔絲介質(zhì)層的表面淀積一層N型摻雜的多晶硅，以形成反熔絲上極板，刻蝕去除非反熔絲區(qū)摻雜的多晶硅/ONO/Si₃N₄疊層；

(8)孔及金屬化工藝。

進(jìn)一步地，步驟(2)中非晶硅層采用LPCVD制備，其厚度為300nm～400nm，工藝溫度為500～580℃；非晶硅層采用的POCL₃飽和摻雜方塊電阻為18～23歐姆/方塊。

進(jìn)一步地，步驟(4)中有源區(qū)P+注入截止區(qū)內(nèi)注入P型離子，其離子的注入能量為80～150Kev，注入劑量為1E14～1E15個(gè)/cm²，主要作用是為了抑制因場(chǎng)氧鳥嘴總劑量(TID)效應(yīng)的引起NMOS器件內(nèi)部和之間漏電，增強(qiáng)其抗TID輻射能力。

進(jìn)一步地，步驟(5)具體包括：

(1)先熱生長一層二氧化硅層，并淀積一層LPCVD氮化硅層，其中在MOS器件的源漏區(qū)的二氧化硅層厚度為15nm～25nm，在非晶硅層表面的二氧化硅厚度為45nm～100nm，LPCVD氮化硅層厚度為60nm～150nm，其膜層的引入是為了提高工藝質(zhì)量控制過程中的反熔絲孔的形貌及孔徑尺寸的一致性，有助于反熔絲單元的擊穿電壓及編程電阻的均勻性控制，進(jìn)一步增強(qiáng)了反熔絲單元的可靠性；

(2)然后采用干法腐蝕反熔絲孔區(qū)的LPCVD氮化硅層，并以氮化硅層作為注入掩蔽層，采用注Si離子的方式，對(duì)反熔絲孔底的非晶硅層進(jìn)行非晶化處理，注入劑量為5E14～5E15個(gè)/cm²，注入能量為80～100Kev；再采用濕法HF去除反熔絲孔底的二氧化硅層，其反熔絲孔底非晶化的目的是為了提高下面隧道氧化層SiO_xN_y工藝穩(wěn)定性及薄膜質(zhì)量的可靠性。

進(jìn)一步地，步驟(6)中ONO反熔絲介質(zhì)層由下至上包括隧道氧化層SiO_xN_y、氮化硅層、頂層氧化層SiO_xN_y，其中隧道氧化層SiO_xN_y厚度為其含N量為20％～40％，氮化硅層厚度為其含N量為45％～65％，頂層氧化層SiO_xN_y厚度為其含N量為20％～40％。

進(jìn)一步地，步驟(7)中反熔絲上極板中N型摻雜的多晶硅厚度為反熔絲上電極的方塊電阻為20～27歐姆/方塊。

進(jìn)一步地，工藝集成的步驟包括所有<100>硅基材料。

本發(fā)明的有益效果：

1.本發(fā)明采用業(yè)界常用的器件制作工藝流程，與CMOS工藝流程兼容，工藝簡(jiǎn)單、可控。與常規(guī)的ONO反熔絲結(jié)構(gòu)比較，工藝簡(jiǎn)單，工藝集成度高，適用于中小規(guī)模集成度的抗輻射FPGA和PROM電路集成；常規(guī)的ONO反熔絲結(jié)構(gòu)單元下極板的制作是N+硅襯底上，而該P(yáng)IP型ONO反熔絲結(jié)構(gòu)是基于N+多晶硅或非晶硅膜層，無需考慮反熔絲下極板的耐壓?jiǎn)栴}，較傳統(tǒng)工藝大量節(jié)約了熱預(yù)算；ONO反熔絲結(jié)構(gòu)制造在場(chǎng)區(qū)之上，無需N/P阱區(qū)的限制，給電路設(shè)計(jì)及版圖設(shè)計(jì)帶來了較大靈活性；增強(qiáng)了反熔絲結(jié)構(gòu)上的抗總劑量能力，消除了因場(chǎng)區(qū)TID效應(yīng)引起有源區(qū)、下極板之間的穿通；可以便于實(shí)現(xiàn)3D結(jié)構(gòu)的工藝集成；優(yōu)化了傳統(tǒng)ONO反熔絲與CMOS器件的工藝集成順序，避免了反熔絲上極板的多晶硅摻雜對(duì)MOS器件的溝道區(qū)的自摻現(xiàn)象，便于工藝制備過程中質(zhì)量控制的穩(wěn)定性，同時(shí)避免了工藝集成過程中反熔絲上極板的多晶硅腐蝕對(duì)硅襯底表面的干法腐蝕損傷，進(jìn)一步提升了MOS器件可靠性；

2.在反熔絲孔形成之后，采用注Si的方式，使得反熔絲孔處非晶硅層表面進(jìn)一步非晶化，提高隧道氧化工藝的穩(wěn)定性及其質(zhì)量的可靠性，同時(shí)，可以提升反熔絲BV的一致性。

3.本發(fā)明采用的ONO反熔絲介質(zhì)層采用了氮氧化硅/氮化硅/氮氧化硅(SiO_xN_y/Si₃N₄/SiO_xN_y)復(fù)合層結(jié)構(gòu)，使得ONO反熔絲單元具有編程電壓均勻性好、編程時(shí)間和編程后熔絲導(dǎo)通電阻低等優(yōu)點(diǎn)，同時(shí)提升了ONO反熔絲集成電路的抗輻照性能。

4.本發(fā)明的集成法不僅適用于SOI襯底的CMOS工藝，而且也適用于體硅和外延片襯底工藝。

附圖說明

圖1為傳統(tǒng)ONO反熔絲結(jié)構(gòu)的剖視圖；

圖2～圖10為本發(fā)明ONO反熔絲CMOS工藝集成的具體實(shí)施工藝步驟剖視圖，其中：

圖2為在硅襯底上制作P/N阱區(qū)、有源區(qū)、場(chǎng)區(qū)的剖視圖；

圖3為MOS器件柵極及反熔絲下極板形成的結(jié)構(gòu)剖視圖；

圖4為SPACER側(cè)墻及MOS器件的源/漏LDD區(qū)形成的結(jié)構(gòu)剖視圖；

圖5為MOS器件的源/漏區(qū)形成的結(jié)構(gòu)剖視圖；

圖6為NMOS器件抗輻射TID加固有源區(qū)P+注入截至區(qū)形成的結(jié)構(gòu)剖視圖；

圖7為反熔絲孔腐蝕掩蔽層及反熔絲孔形成的結(jié)構(gòu)剖視圖；

圖8為反熔絲ONO介質(zhì)層形成的結(jié)構(gòu)剖視圖；

圖9為反熔絲上極板形成的結(jié)構(gòu)剖視圖；

圖10為ONO反熔絲CMOS工藝集成完成后的整體結(jié)構(gòu)剖視圖；

圖11為本發(fā)明的抗輻射PIP型ONO反熔絲結(jié)構(gòu)的剖視圖。

附圖標(biāo)記說明：00-硅襯底；01-P阱區(qū)；02-場(chǎng)區(qū)(SiO₂)；03-反熔絲下極板(N+非晶硅層)；04-SPACER側(cè)墻；05-反熔絲孔腐蝕掩蔽層(Si₃N₄)：06-ONO反熔絲介質(zhì)層；07-反熔絲上極板(N+多晶硅層)；08-PMD介質(zhì)層；09-反熔絲下極板電極；10-反熔絲上極板電極；11-N阱區(qū)；12-MOS器件柵極；131-MOS器件的源/漏PLDD區(qū)；132-MOS器件的源/漏NLDD區(qū)；14-有源區(qū)P+注入截至區(qū)；151-MOS器件的P+源/漏區(qū)；152-MOS器件的N+源/漏區(qū)；16-反熔絲孔；22-有源區(qū)。

具體實(shí)施方式

本發(fā)明所列舉的實(shí)施例，只是用于幫助理解本發(fā)明，不應(yīng)理解為對(duì)本發(fā)明保護(hù)范圍的限定，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明思想的前提下，還可以對(duì)本發(fā)明進(jìn)行改進(jìn)和修飾，這些改進(jìn)和修飾也落入本發(fā)明權(quán)利要求保護(hù)的范圍內(nèi)。

下面結(jié)合具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。

為了能夠提升ONO反熔絲結(jié)構(gòu)的單元抗輻射性能，縮小集成單元的面積，優(yōu)化ONO反熔絲結(jié)構(gòu)設(shè)計(jì)，提高ONO反熔絲工藝的集成度，本發(fā)明提供了抗輻射PIP型ONO反熔絲結(jié)構(gòu)。如圖11所示，ONO反熔絲結(jié)構(gòu)是制作在場(chǎng)區(qū)02膜層之上；場(chǎng)區(qū)02位于P阱區(qū)01或N阱區(qū)11中，P阱區(qū)01或N阱區(qū)11位于硅襯底00之上；ONO反熔絲結(jié)構(gòu)由下至上包括反熔絲下極板03、反熔絲孔腐蝕掩蔽層05、ONO反熔絲介質(zhì)層06、反熔絲上極板07；反熔絲下極板03由POCL3飽和摻雜非晶硅薄膜形成，覆蓋于場(chǎng)區(qū)02之上，與MOS器件柵極12的工藝集成同步驟同膜層；反熔絲下極板03的側(cè)壁采用SPACER保護(hù)，形成SPACER側(cè)墻04；反熔絲孔腐蝕掩蔽層05是Si₃N₄介質(zhì)層，覆蓋在反熔絲下極板03上；ONO反熔絲介質(zhì)層06覆蓋在反熔絲孔腐蝕掩蔽層05之上，并填充在反熔絲孔16內(nèi)，在ONO反熔絲介質(zhì)層06的上方是反熔絲上極板07；反熔絲上極板07是N型重(飽和)摻雜的多晶硅膜。

圖2～圖10所示：上述結(jié)構(gòu)的ONO反熔絲結(jié)構(gòu)，可以通過下述工藝步驟制備得到，并與CMOS器件實(shí)現(xiàn)工藝集成，所述制備工藝包括如下具體步驟：

(1)如圖2所示，提供<100>硅襯底00，并在硅襯底00上依次制作所需的N阱區(qū)11、P阱區(qū)01、場(chǎng)區(qū)02、有源區(qū)22，并去除有源區(qū)22內(nèi)的氧化層；

(2)如圖3所示，以上述表面作為襯底，先熱生長柵氧化層，再淀積一層非晶硅層，并對(duì)非晶硅層采用POCL₃進(jìn)行飽和摻雜；通過干法刻蝕工藝形成MOS器件柵極12(非晶柵極)和反熔絲下極板03；反熔絲下極板在場(chǎng)區(qū)02上；非晶硅層采用LPCVD制備，其厚度為300nm～400nm，工藝溫度為500～580℃；非晶硅層采用的POCL₃飽和摻雜方塊電阻為18～23歐姆/方塊；

(3)如圖4所示，在MOS器件的有源區(qū)22(制作區(qū))形成源/漏PLDD區(qū)131和源/漏NLDD區(qū)132，并通過TEOS淀積和腐蝕工藝形成SPACER側(cè)墻04；

(4)如圖5所示，再在MOS器件的有源區(qū)22(制作區(qū))通過光刻、離子注入、高溫退火形成P+源/漏區(qū)151和N+源/漏區(qū)152；

(5)如圖6所示，在P阱區(qū)01內(nèi)的MOS器件N+源/漏場(chǎng)邊緣區(qū)制作有源區(qū)P+注入?yún)^(qū)的窗口，并利用注入掩蔽層注入P型離子以形成有源區(qū)P+注入截止區(qū)14；P型注入元素B，其離子的注入能量為80～150Kev，注入劑量為1E14～1E15個(gè)/cm²；主要作用是為了抑制因場(chǎng)氧鳥嘴總劑量(TID)效應(yīng)的引起NMOS器件內(nèi)部和之間漏電，增強(qiáng)其抗TID輻射能力；在P阱區(qū)內(nèi)；

(6)如圖7所示，在上述的表面淀積一層反熔絲孔腐蝕的掩蔽層05；并制作反熔絲孔腐蝕的窗口，腐蝕反熔絲孔腐蝕掩蔽層05，以形成反熔絲孔16；具體步驟包括：

a、熱生長一層二氧化硅層，并淀積一層LPCVD氮化硅層；在MOS器件的源/漏區(qū)的二氧化層的厚度為15nm～25nm，在非晶硅層表面的二氧化硅厚度為45nm～100nm；氮化硅層厚度為60nm～150nm；其膜層的引入是為了提高工藝質(zhì)量控制過程中的反熔絲孔16的形貌及孔徑尺寸的一致性，有助于反熔絲單元的擊穿電壓及編程電阻的均勻性控制，進(jìn)一步增強(qiáng)了反熔絲單元的可靠性；

b、采用干法腐蝕反熔絲孔16區(qū)的氮化硅層，并以氮化硅層作為注入掩蔽層，采用注Si離子的方式，對(duì)反熔絲孔16底的非晶硅層進(jìn)行非晶化處理，注入劑量為5E14～5E15個(gè)/cm²，注入能量為80～100Kev；再采用濕法HF去除反熔絲孔16底的SiO₂層；

(7)如圖8所示，在上述的表面上形成ONO反熔絲介質(zhì)層06；ONO反熔絲介質(zhì)層06的構(gòu)成為隧道氧化層(SiO_xN_y)、氮化硅層(Si₃N₄)、頂層氧化層(SiO_xN_y)，其順序由下至上；隧道氧化層(SiO_xN_y)厚度為其含N量為20％～40％；氮化硅層(Si₃N₄)厚度為其含N量為45％～65％；頂層氧化層(SiO_xN_y)為其含N量為20％～40％；

(8)如圖9所示，在ONO反熔絲介質(zhì)層06的表面淀積一層N型摻雜的多晶硅，以形成反熔絲上極板07；N型摻雜的多晶硅的厚度為反熔絲上電極07的方可電阻為20～27歐姆/方塊。

(9)如圖10所示，孔及金屬化工藝。淀積PMD介質(zhì)層08，并光刻腐蝕形成接觸孔，淀積金屬AL層，通過光刻腐蝕引出MOS器件柵極12和源/漏襯底電極、反熔絲上極板電極10、反熔絲下極板電極09(圖10未示出，其反熔絲下極板電極09剖面在平行于反熔絲下極板03方向即可見)，完成ONO反熔絲CMOS工藝的完整工藝集成，其ONO反熔絲結(jié)構(gòu)的剖視圖如圖11所示，該剖面為平行于反熔絲下極板03方向，并位于反熔絲下極板03中心位置。

同時(shí)，本發(fā)明可以適用于硅基材料的ONO反熔絲CMOS工藝集成，工藝步驟簡(jiǎn)單，所有步驟都采用常規(guī)設(shè)備和工藝，操作簡(jiǎn)單，工藝可靠安全。