本發(fā)明實(shí)施例涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地涉及存儲單元及其制造方法。

背景技術(shù)：

現(xiàn)在所制造的大部分計算和電子器件都使用非易失性存儲器以用于數(shù)據(jù)的永久存儲。在這些存儲器中，即使在去除供電電源之后，也不會刪除數(shù)據(jù)。換句話說，不管存儲器的供電電源的狀態(tài)如何，一旦數(shù)據(jù)存儲在這些存儲器中，就保存該數(shù)據(jù)。

非易失性存儲器包括只讀存儲器(rom)、可編程只讀存儲器(prom)、可擦除可編程只讀存儲器(eprom)、一次可編程(otp)eprom、閃速存儲器以及磁阻式只讀存儲器(mram)。單個非易失性存儲器由一個或多個存儲器陣列組成，該一個或多個存儲器陣列由多個電可編程存儲單元組成。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一方面，提供了一種存儲單元，包括：選擇器；熔絲，與所述選擇器串聯(lián)連接；接觸蝕刻停止層，包括形成在所述選擇器和所述熔絲上的高k介電層；位線，連接至所述熔絲；以及字線，連接至所述選擇器。

根據(jù)本發(fā)明的另一方面，提供了一種存儲單元，包括：第一晶體管；第二晶體管，與所述第一晶體管串聯(lián)連接；以及接觸蝕刻停止層，形成在所述第一晶體管和所述第二晶體管上，其中，所述接觸蝕刻停止層包括第一介電層、介電常數(shù)大于所述第一介電層的介電常數(shù)的第二介電層以及設(shè)置在所述第一介電層與所述第二介電層之間的第一氮化物層。

根據(jù)本發(fā)明的又一方面，提供了一種用于制造存儲單元的方法，所述方法包括：在襯底上形成第一晶體管和第二晶體管，其中，所述第一晶體管串聯(lián)連接至所述第二晶體管；以及在所述第一晶體管和所述第二晶體管上形成接觸蝕刻停止層，其中，所述接觸蝕刻停止層包括高k介電層。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各個方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1是根據(jù)本發(fā)明的一些實(shí)施例的存儲單元的示意性電路圖。

圖2是根據(jù)本發(fā)明的一些實(shí)施例的存儲單元的示意性電路圖。

圖3是根據(jù)本發(fā)明的一些實(shí)施例的反熔絲的示意性透視圖。

圖4a至圖4f是根據(jù)本發(fā)明的一些實(shí)施例的用于制造存儲單元的方法的不同步驟的截面圖。

圖5是根據(jù)本發(fā)明的一些實(shí)施例的用于示出存儲單元的接觸蝕刻停止層的圖4a中的位置a的放大示意圖。

圖6是根據(jù)本發(fā)明的一些實(shí)施例的存儲器陣列的示意圖。

具體實(shí)施方式

以下公開內(nèi)容提供了許多不同實(shí)施例或?qū)嵗?，用于?shí)現(xiàn)所提供主題的不同特征。以下將描述組件和布置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實(shí)施例，也可以包括附加部件形成在第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實(shí)施例。而且，本發(fā)明可以在各個實(shí)例中可以重復(fù)參考數(shù)字和/或字母。這種重復(fù)僅是為了簡明和清楚，其自身并不表示所論述的各個實(shí)施例和/或配置之間的關(guān)系。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空間關(guān)系術(shù)語，以描述如圖所示的一個元件或部件與另一元件或部件的關(guān)系。除了圖中所示的方位外，空間關(guān)系術(shù)語旨在包括器件在使用或操作過程中的不同方位。裝置可以以其他方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在本文中使用的空間關(guān)系描述符可以同樣地作相應(yīng)地解釋。

一種常見的可用非易失性存儲器類型是可編程只讀存儲器(“prom”)，其使用字線-位線交叉點(diǎn)元件，諸如熔絲、反熔絲和諸如浮置柵極堆疊雪崩注入型金屬氧化物半導(dǎo)體(floatinggatestackavalancheinjectionmetaloxidesemiconductor，簡稱“famos”)晶體管的電荷捕獲器件，以存儲邏輯信息。prom通常不可編程。

在一個或多個實(shí)施例中，晶體管用作(反)熔絲，并且晶體管的漏極和源極被視為熔絲的兩個端子。為了簡化，本申請中的“反熔絲”和“熔絲”可互換使用。通常情況下，熔絲(如，晶體管)是不可操作的，其漏極和源極未電連接。因此，熔絲開路(如，其端子電開路)。然后，控制熔絲的柵極堆疊件(如，使晶體管截止)，并且對熔絲的漏極施加具有適當(dāng)幅度和持續(xù)時間的電壓，從而使得漏極與源極電短路。實(shí)際上，熔絲的兩個端子電短路。結(jié)果，晶體管用作反熔絲。在一些實(shí)施例中，在otp存儲單元或otp存儲陣列中使用熔絲。

圖1是根據(jù)本發(fā)明的一些實(shí)施例的存儲單元的示意性電路圖。例如，在存儲器陣列中使用存儲單元10。存儲單元10包括與晶體管200串聯(lián)連接的熔絲100，其中，以電路表示法示出晶體管和熔絲。熔絲100包括源極110、柵極堆疊件120和漏極130。晶體管200包括源極210、柵極堆疊件220和漏極230。熔絲100的漏極130連接至位線bl。熔絲100的源極110連接至晶體管200的漏極230。晶體管200的柵極堆疊件220連接至字線wl，并且晶體管200的源極210接地。

本文還將晶體管200稱為選擇器或選擇晶體管。當(dāng)晶體管200截止時，該晶體管使得單元10與其他的組件(如，存儲器陣列的組件)電隔離，但是當(dāng)該晶體管導(dǎo)通時，該晶體管啟動通過熔絲100的電路徑(如，接地)。

將合適的電壓電平施加至字線wl和位線bl以允許訪問單元10的狀態(tài)或邏輯電平。例如，為了讀取存儲單元10，選擇字線wl，這使得晶體管200導(dǎo)通，然后感測(如，通過感測放大器)位線bl以檢測熔絲100的阻抗。如果阻抗較高，則存儲單元10被視為高邏輯。相反地，如果阻抗較低，則存儲單元10被視為低邏輯。為了對存儲單元10進(jìn)行編程，選擇字線wl以使得晶體管200導(dǎo)通。然后對熔絲100進(jìn)行編程(將在圖3中討論其具體細(xì)節(jié))。當(dāng)對熔絲100進(jìn)行編程時，對存儲單元10進(jìn)行編程。

圖2是根據(jù)本發(fā)明的一些實(shí)施例的存儲單元的示意性電路圖。存儲單元20也包括熔絲100和選擇器200。然而，與圖1相比，交換了熔絲100和選擇器200的位置。即，熔絲100位于選擇器200之下(而不是之上)。在該實(shí)施例中，當(dāng)選擇字線wl時，使得選擇器200導(dǎo)通并且創(chuàng)建從位線bl至熔絲100的電路徑。與存儲單元10的操作類似，當(dāng)選擇器200導(dǎo)通時，讀取位線bl以展現(xiàn)出存儲單元20的狀態(tài)或邏輯電平。如果熔絲100開路(如，具有高阻抗)，則讀取位線bl展現(xiàn)出熔絲100的高阻抗。結(jié)果，認(rèn)為存儲單元20具有高邏輯。相反地，如果熔絲100短路(如，具有低阻抗)，則讀取位線bl展現(xiàn)出熔絲100的低阻抗，并且存儲單元20被視為具有低邏輯。為了編程熔絲100，也選擇字線wl以使選擇器200導(dǎo)通，并且因此創(chuàng)建從位線bl至熔絲100的電路徑，并且對熔絲100進(jìn)行編程。一旦對熔絲100進(jìn)行編程，就對存儲單元20進(jìn)行編程。

圖3是根據(jù)本發(fā)明的一些實(shí)施例的反熔絲的示意性透視圖。反熔絲是常開熔絲(即，熔絲的兩個端子是開路或高阻抗)。在編程之后，熔絲的兩個端子電短路以允許電流流經(jīng)兩個端子。為了簡化，本申請中也將“反熔絲”稱為“熔絲”。

在一些實(shí)施例中，熔絲100是晶體管，其可以是finfet或平面晶體管。在下面相關(guān)描述中并且為了說明的目的，熔絲100或晶體管100可互換使用。熔絲(或晶體管)100包括襯底102、源極110、柵極堆疊件120、漏極130和兩個接觸區(qū)域140和150。根據(jù)一些實(shí)施例，晶體管100是對稱的。即，可以選擇源極(如，源極110)作為漏極(如，漏極130)，然而也可以選擇漏極(如，漏極130)作為源極(如，源極110)。此外，漏極130和源極110用作熔絲100的兩個端子。

在一些實(shí)施例中，柵極堆疊件120摻雜有p注入物，而漏極130和源極110摻雜有n+注入物。結(jié)果，柵極堆疊件120、漏極130和源極110形成兩個pn結(jié)，包括從柵極堆疊件120至漏極130的一個pn結(jié)和從柵極堆疊件120至源極110的另一pn結(jié)。

在編程之前，熔絲100截止，漏極130和源極110開路，漏極130與源極110之間的阻抗為高邏輯，并且熔絲100處于開路模式。結(jié)果，漏極130與源極110之間沒有電流。在編程之后，漏極130和源極110電短路，因此熔絲100處于閉合或短路模式。

為了對熔絲100進(jìn)行編程，控制熔絲100的柵極堆疊件120(如，使熔絲100導(dǎo)通或截止)，并且將電壓(具有適當(dāng)?shù)姆群统掷m(xù)時間的電壓)施加至漏極130。在一些實(shí)施例中，當(dāng)柵極堆疊件120與源極110之間的電壓小于閾值電壓(如，使晶體管100導(dǎo)通的電壓)時，晶體管100截止。在一些實(shí)施例中，晶體管100的閾值電壓為大約0.4v。即，晶體管100在大約0.4v時導(dǎo)通。結(jié)果，當(dāng)施加在柵極堆疊件120處的電壓小于0.4v時，則晶體管100截止。當(dāng)柵極堆疊件120浮置或施加有負(fù)電壓時，因?yàn)闁艠O堆疊件120與源極110之間的電壓小于0.4v，所以晶體管100也截止。如果施加在柵極堆疊件120處的電壓介于大約0.1v至0.3v之間，則稱晶體管100具有微導(dǎo)通，由該柵極堆疊件電壓生成耗盡區(qū)域，使溝道變窄并且使漏極與源極易于短路。

在一些實(shí)施例中，編程的電壓的幅度在1.5v至2.0v的范圍內(nèi)，并且其編程持續(xù)時間在50至100微秒(us)的范圍內(nèi)。取決于工藝技術(shù)的實(shí)施和變化，用于控制柵極堆疊件120(使其截止、使其微導(dǎo)通等)的電壓也變化。類似地，編程的電壓的幅度和持續(xù)時間也變化。

當(dāng)對熔絲100進(jìn)行編程時，電流尖峰出現(xiàn)在柵極堆疊件120下，并且電流從漏極130流至源極110。這是因?yàn)樵诮Y(jié)處出現(xiàn)了結(jié)擊穿。引起了從漏極130穿過溝道160到達(dá)源極110的過剩載流子。由于來自于漏極130的高密度電流，所以晶體管100的溫度增加。高溫和電流尖峰導(dǎo)致柵極堆疊件120處的氧化物擊穿，從而導(dǎo)致漏極130與源極110電短路。

在以上所公開的實(shí)施例中，對漏極130施加的編程電壓使熔絲100短路。在又一些實(shí)施例中，對源極110(而不是對漏極130)施加的編程電壓也使熔絲100短路。此外，圖3示出了nmos晶體管100，但是變化以及更改在本發(fā)明的范圍內(nèi)。例如，在一些實(shí)施例中，代替nmos晶體管使用pmos來創(chuàng)建反熔絲。為了使pmos晶體管截止，使用不同于nmos晶體管的相關(guān)機(jī)制：例如，包括將pmos晶體管的柵極堆疊件連接至正電壓，即，連接至vdd等。類似地，為了使pmos晶體管微導(dǎo)通，使用更靠近pmos晶體管的負(fù)閾值的負(fù)電壓等。從而使得pmos晶體管的漏極和源極短路，使用不同的電壓電平和/或持續(xù)時間來創(chuàng)建耗盡區(qū)域。本發(fā)明不限于任何特定的機(jī)制或技術(shù)。

圖4a至圖4f是根據(jù)本發(fā)明的一些實(shí)施例的用于制造存儲單元的方法的不同步驟的截面圖。存儲單元可以是圖1的存儲單元10或圖2的存儲單元20。

參考圖4a，在襯底102上形成第一晶體管310和第二晶體管320。在一些實(shí)施例中，襯底102包括塊狀硅襯底。襯底102可以是晶體結(jié)構(gòu)的硅。在其他的實(shí)施例中，襯底102可以包括：其他的元素半導(dǎo)體，諸如鍺；或包括化合物半導(dǎo)體，諸如碳化硅、砷化鎵、砷化銦和磷化銦。在一些其他的實(shí)施例中，襯底102包括絕緣體上硅(soi)襯底。使用注氧隔離、晶圓接合和/或其他適當(dāng)方法制造soi襯底。

襯底102的至少一部分摻雜有p型或n型摻雜劑以形成p阱或n阱。在一些實(shí)施例中，襯底102的一部分摻雜有n型摻雜劑，諸如p、as、si、ge、c、o、s、se、te或sb，以在襯底102中形成n阱104。第一晶體管310和第二晶體管320形成在n經(jīng)104上。

然后，在襯底102中形成源極和漏極區(qū)域450、452、454?？梢該诫s襯底102的一部分以形成源極/漏極區(qū)域450、452、454。摻雜工藝包括使用諸如離子注入、擴(kuò)散、退火的工藝和/或其他合適的工藝。在一些實(shí)施例中，源極/漏極區(qū)域450、452、454可以包括用于nmos器件的外延(epi)硅(si)或epi碳化硅(sic)。在一些實(shí)施例中，源極/漏極區(qū)域450、452、454可以包括用于pmos器件的epi硅鍺(sige)或epi鍺(ge)。

在襯底102上隨后形成介電層和導(dǎo)電層。圖案化介電層和導(dǎo)電層以覆蓋襯底102的一部分，以用于限定晶體管310、320的柵極堆疊件區(qū)域的位置。介電層可以由氧化硅、氮化硅、氮氧化硅、碳化硅、低介電常數(shù)的介電材料或它們的組合制成。可以通過諸如ald工藝、cvd工藝或pvd工藝的沉積工藝來形成介電層。導(dǎo)電層形成在介電層上?？梢酝ㄟ^諸如ald工藝、cvd工藝或pvd工藝的沉積工藝來形成導(dǎo)電層。例如，導(dǎo)電層可以由多晶硅和/或諸如金屬的其他導(dǎo)電材料制成。

通過使用光刻工藝和至少一種蝕刻工藝來圖案化介電層和導(dǎo)電層。示例性蝕刻工藝包括濺射蝕刻、反應(yīng)氣體蝕刻、化學(xué)蝕刻和離子研磨。在一些實(shí)施例中，在相同的工藝中圖案化介電層和導(dǎo)電層。圖案化的介電層用作晶體管310、320的柵極堆疊件絕緣體410。圖案化的導(dǎo)電層用作晶體管310、320的柵極堆疊件420。柵極堆疊件絕緣體410用于使柵極堆疊件420與n阱104隔離。n阱104的位于柵極堆疊件絕緣體410下面的部分用作晶體管310和320的溝道區(qū)域。柵極堆疊件420分別形成在源極/漏極區(qū)域450、452、454之間。

源極/漏極區(qū)域452、454以及其間的柵極堆疊件420形成第一晶體管310。源極/漏極區(qū)域450、452以及其間的柵極堆疊件420形成第二晶體管320。第一晶體管310和第二晶體管320共用兩者之間的摻雜區(qū)域作為源極/漏極區(qū)域，諸如源極/漏極區(qū)域452。第一晶體管310和第二晶體管320通過摻雜區(qū)域彼此電連接。即，第一晶體管310的源極/漏極區(qū)域連接至第二晶體管320的源極/漏極區(qū)域。在一些實(shí)施例中，第一晶體管310的源極在摻雜區(qū)域452處連接至第二晶體管320的漏極。

參考圖4b，側(cè)壁間隔件430形成在柵極堆疊件420的旁邊。形成側(cè)壁間隔件430的方法包括：在襯底102上形成氧化硅層，然后執(zhí)行各向異性蝕刻工藝以去除氧化硅層的一部分?？梢赃x擇性地執(zhí)行一個或多個拋光工藝以使柵極堆疊件420和側(cè)壁間隔件430的頂面平坦。

參考圖4c，抗蝕保護(hù)氧化物440形成在第一晶體管310的柵極堆疊件420上。通過包括在襯底102上沉積氧化物層并且圖案化氧化物層的工藝來形成抗蝕保護(hù)氧化物440。圖案化氧化物層以形成抗蝕保護(hù)氧化物440，從而覆蓋第一晶體管310的柵極堆疊件420和側(cè)壁間隔件430。

參考圖4d，接觸蝕刻停止層(cesl)460形成在襯底102上以覆蓋柵極堆疊件420。接觸蝕刻停止層460包括氮化硅?？梢酝ㄟ^諸如ald工藝、cvd工藝、pvd工藝或?yàn)R射沉積工藝的沉積工藝來形成接觸蝕刻停止層460。

在一些實(shí)施例中，摻雜區(qū)域450、452、454被視為硅化物區(qū)域，并且抗蝕保護(hù)氧化物440用作硅化物阻擋層?？梢允褂每刮g保護(hù)氧化物來增加/維持多晶硅抗蝕劑的電阻率，諸如接觸蝕刻停止層460。

在一些實(shí)施例中，接觸蝕刻停止層460覆蓋襯底102、柵極堆疊件420、側(cè)壁間隔件430和抗蝕保護(hù)氧化物440。然而，為了提高存儲單元的保持時間，本發(fā)明的接觸蝕刻停止層460包括多層。接觸蝕刻停止層460包括至少一個氧化物層和至少一個氮化物層。在一些實(shí)施例中，氧化物層包括低k介電層和/或高k介電層。

參考圖4d和圖5，其中，圖5是根據(jù)本發(fā)明的一些實(shí)施例的用于示出存儲單元的接觸蝕刻停止層的圖4d中的位置a的放大的示意圖。在一些實(shí)施例中，從底部至頂部，接觸蝕刻停止層460包括但不限于第一介電層462、第一氮化物層464、第二介電層466和第二氮化物層468。通過諸如ald工藝、cvd工藝或pvd工藝的沉積工藝在襯底102上順序形成第一介電層462、第一氮化物層464、第二介電層466和第二氮化物層468。

第一介電層462和第二介電層466具有不同的介電常數(shù)。在一些實(shí)施例中，第二介電層466布置在第一氮化物層464與第二氮化物層468之間，并且第二介電層466的介電常數(shù)大于第一介電層462的介電常數(shù)，其中，第一介電層462布置在襯底102與第一氮化物層464之間。在一些實(shí)施例中，第一介電層462由sio2制成，并且第二介電層466由介電常數(shù)在大約7至大約100的范圍內(nèi)的高k介電材料制成。例如，第二介電層466可以由諸如hfox的二元或三元高k膜制成。可選地，第二介電層466由高k電介質(zhì)制成，諸如lao、alo、zro、zro2、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfzro、hfzro2、hflao、hfsio、lasio、la2o3、alsio、tio2、hftao、hftio、hfo2、(ba,sr)tio3(bst)、al2o3、氮氧化物或它們的組合。以上描述涉及本發(fā)明的一些實(shí)施例，在一些實(shí)施例中，接觸蝕刻停止層460的多層可以具有不同的層壓結(jié)構(gòu)。

通過使用包括兩個不同的氧化物層462、466的接觸蝕刻停止層460，可以提高第一晶體管310的柵極堆疊件420中的捕獲電子的能力。即，電子保持在第一晶體管310的柵極堆疊件420中，并且可以控制存儲單元的位單元電流衰減。因此，增加了存儲單元的保持時間。

參考圖4e，在接觸蝕刻停止層460形成在襯底102和柵極堆疊件420上之后，層間介電(ild)層470形成在接觸蝕刻停止層460上?？梢酝ㄟ^諸如ald工藝、cvd工藝或pvd工藝的沉積工藝來形成層間介電層470。層間介電層470可以由包括氧化硅、氮化硅、氮氧化硅、碳化硅、低介電常數(shù)的介電材料或它們的組合的材料制成。

蝕刻層間介電層470，并且在層間介電層470中形成多個開口472。開口472分別暴露第二晶體管320的柵極堆疊件420和硅化物區(qū)域(如，源極/漏極區(qū)域450、454)。

沉積導(dǎo)電材料，并且開口472填充有導(dǎo)電材料。例如，可以由w、co、al或cu沉積形成導(dǎo)電材料。然后，例如，通過cmp工藝拋光導(dǎo)電材料，從而在開口472中形成多個接觸結(jié)構(gòu)480、482、484。

在一些實(shí)施例中，由于第二晶體管320用作選擇器，所以第一晶體管310用作熔絲。接觸結(jié)構(gòu)480用作電源線(也稱為電源線480)，并且電源線480連接至第二晶體管320的源極區(qū)域450。接觸結(jié)構(gòu)482用作字線(也稱為字線482)，并且字線482連接至第二晶體管320的柵極堆疊件420。接觸結(jié)構(gòu)484用作位線(也稱為位線484)，并且位線484連接至第一晶體管310的漏極區(qū)域454。

在接觸結(jié)構(gòu)480、482、484被形成并且穿過接觸蝕刻停止層460以連接至硅化物區(qū)域和柵極堆疊件之后，多個電極486分別形成在接觸結(jié)構(gòu)480、482、484上以用于之后的互連，諸如后道工序(beol)工藝。電極486可以由cu、co、al或它們的合金制成。在一些實(shí)施例中，電極486可以具有位于其上的鈦層以作為氫離子捕集器(hydrogenioncatcher)。

參考圖4f，存儲單元還包括形成在電極486上以及層間介電層470上的另一介電層490。使介電層490的頂面平坦以用于隨后的工藝。鈍化層492形成在介電層490上。在一些實(shí)施例中，一層或多層可以形成在鈍化層492與介電層490之間。在一些實(shí)施例中，鈍化層492由氧化物材料、氮化物材料和氮氧化物材料等制成。在一些實(shí)施例中，例如，鈍化層492由以下材料制成：氮化硅(sin)、碳化硅(sic)、氮摻雜的碳化硅(sic:n，也被稱為ndc)、氮氧化硅(sion)、氧摻雜的碳化硅(sic:o，也被稱為odc)或氧化硅(sio2)。

在一些實(shí)施例中，存儲單元可以選擇性地包括形成在鈍化層492上的uv窗口層494。uv窗口層494允許諸如254nmuv光的uv光穿過以用于擦除存儲單元。

可選地，如圖6所示，多個存儲單元可以布置為存儲器陣列，其中，圖6是本發(fā)明的一些實(shí)施例的存儲器陣列的示意圖。為了說明的目的，存儲器陣列500包括2行和3列以及6個存儲單元510。為了簡化，沒有示出熔絲100和晶體管200的參考標(biāo)號以及沒有示出每一個熔絲100和選擇器晶體管200的每一個柵極堆疊件、漏極和源極的參考標(biāo)號。

結(jié)合晶體管tc的感測放大器sa用于讀取每一個存儲單元510的邏輯電平。實(shí)際上，感測放大器sa檢測節(jié)點(diǎn)或?qū)?yīng)的單元510的阻抗。如果阻抗較高，則對應(yīng)的存儲單元510為高邏輯。相反地，如果阻抗較低，則對應(yīng)的存儲單元510為低邏輯。

為了讀取存儲單元510，選擇對應(yīng)的字線wl和晶體管tc，并且對應(yīng)的感測放大器sa感測對應(yīng)的節(jié)點(diǎn)。當(dāng)選擇存儲單元的字線wl(如，變高)時，該字線轉(zhuǎn)而使該特定的存儲單元的對應(yīng)的選擇器300導(dǎo)通。

為了對存儲單元510進(jìn)行編程，選擇對應(yīng)的字線wl，并且如以上所討論的，對與存儲單元510對應(yīng)的熔絲100進(jìn)行編程。例如，晶體管100截止，并且在對應(yīng)的位線bl處施加具有適當(dāng)?shù)姆群椭芷诘碾妷?。結(jié)果，電流從對應(yīng)的bl流經(jīng)漏極并且使晶體管100的漏極與源極短路。一旦對熔絲(或晶體管)100進(jìn)行編程，也就對對應(yīng)的存儲單元510進(jìn)行編程。

本領(lǐng)域的技術(shù)人員將理解，字線wl可以稱為x解碼器，而位線bl可以稱為y解碼器。此外，僅僅為了說明，存儲器陣列500示出為具有6個存儲單元，其他的實(shí)施例包括具有不同配置存儲器陣列，其具有不同數(shù)量的存儲單元，即不同數(shù)量的行和列，并且基于以上實(shí)例，這種存儲器陣列的操作對于本領(lǐng)域的普通技術(shù)人員來說是顯而易見的。附加地，根據(jù)一個或多個實(shí)施例，在存儲器陣列中使用各個存儲單元510的變型例。本發(fā)明不限于存儲單元/陣列的任何特定的配置或變化。

已經(jīng)描述了許多實(shí)施例。應(yīng)該理解，可以在不背離本發(fā)明的精神和范圍的情況下做出各種變化和/或修改。例如，不同的工藝技術(shù)(mos、nmos、pmos等)可以用于形成熔絲，并且不同的存儲單元可以用于形成具有與本申請中的特定實(shí)例所使用的配置不同的配置的存儲器陣列。

根據(jù)本發(fā)明的一些實(shí)施例，存儲單元包括作為熔絲的第一晶體管、作為選擇器的第二晶體管以及覆蓋第一晶體管和第二晶體管的接觸蝕刻停止層。接觸蝕刻停止層包括用于提高捕獲電子的能力的高k介電層，因此增加了存儲單元的保持時間。

在一些實(shí)施例中，存儲單元包括選擇器、串聯(lián)連接至選擇器的熔絲、具有形成在選擇器和熔絲上的高k介電層的接觸蝕刻停止層、連接至熔絲的位線以及連接至選擇器的字線。

在一個實(shí)施例中，所述選擇器和所述熔絲是晶體管。

在一個實(shí)施例中，所述熔絲的源極連接至所述選擇器的漏極，并且所述位線連接至所述熔絲的漏極。

在一個實(shí)施例中，所述字線連接至所述選擇器的柵極堆疊件，并且所述存儲單元包括連接至所述選擇器的源極的電源線。

在一個實(shí)施例中，所述接觸蝕刻停止層還包括：第一氮化物層；以及第二氮化物層，其中，所述高k介電層設(shè)置在所述第一氮化物層與所述第二氮化物層之間。

在一個實(shí)施例中，所述接觸蝕刻停止層順序包括：氧化物層，形成在所述熔絲和所述選擇器上；第一氮化物層，形成在所述氧化物層上；高k介電層，形成在所述第一氮化物層上；以及第二氮化物層，形成在所述高k介電層上。

在一個實(shí)施例中，存儲單元還包括：抗蝕保護(hù)氧化物，設(shè)置在所述熔絲與所述接觸蝕刻停止層之間。

在一個實(shí)施例中，存儲單元還包括：層間介電層，形成在所述接觸蝕刻停止層上；以及鈍化層，形成在所述層間介電層上。

在一個實(shí)施例中，所述位線和所述字線穿過所述層間介電層，以用于分別連接至所述熔絲和所述選擇器。

在一個實(shí)施例中，存儲單元還包括：uv窗口層，形成在所述鈍化層上。在一些實(shí)施例中，存儲單元包括第一晶體管、串聯(lián)連接至第一晶體管的第二晶體管以及形成在第一晶體管和第二晶體管上的接觸蝕刻停止層，其中，接觸蝕刻停止層包括第一介電層、介電常數(shù)大于第一介電層的介電常數(shù)的第二介電層以及設(shè)置在第一介電層與第二介電層之間的第一氮化物層。

在一個實(shí)施例中，所述第一介電層設(shè)置在所述第一氮化物層與所述第一晶體管和所述第二晶體管之間，所述接觸蝕刻停止層還包括第二氮化物層，其中，所述第二介電層設(shè)置在所述第一氮化物層與所述第二氮化物層之間。

在一個實(shí)施例中，所述第一介電層是氧化物層，并且所述第二介電層是高k介電層。

在一個實(shí)施例中，所述第一晶體管包括：源極和漏極；溝道，設(shè)置在所述源極與所述漏極之間；柵極堆疊件，設(shè)置在所述溝道上；以及至少一個側(cè)壁間隔件，設(shè)置在所述柵極堆疊件的至少一個側(cè)壁上，其中，所述接觸蝕刻停止層覆蓋所述柵極堆疊件、所述源極、所述漏極和所述側(cè)壁間隔件。

在一個實(shí)施例中，存儲單元還包括：抗蝕保護(hù)氧化物，設(shè)置在所述第一晶體管與所述接觸蝕刻停止層之間。

在一些實(shí)施例中，一種用于制造存儲單元的方法包括在襯底上形成第一晶體管和第二晶體管，其中，第一晶體管串聯(lián)連接至第二晶體管，并且在第一晶體管和第二晶體管上形成接觸蝕刻停止層，其中，接觸蝕刻停止層包括高k介電層。

在一個實(shí)施例中，形成所述接觸蝕刻停止層包括：在所述第一晶體管和所述第二晶體管上形成氧化物層；在所述氧化物層上形成第一氮化物層；在所述第一氮化物層上形成所述高k介電層；以及在所述高k介電層上形成第二氮化物層。

在一個實(shí)施例中，用于制造存儲單元的方法還包括：在所述接觸蝕刻停止層上形成層間介電層；在所述層間介電層中形成位線并且所述位線連接至所述第一晶體管；以及在所述層間介電層中形成字線并且所述字線連接至所述第二晶體管。

在一個實(shí)施例中，所述字線連接至所述第二晶體管的柵極堆疊件，所述位線連接至所述第一晶體管的漏極，以及所述第一晶體管的源極和所述第二晶體管的漏極共用摻雜區(qū)域。

在一個實(shí)施例中，用于制造存儲單元的方法還包括：在所述第一晶體管與所述接觸蝕刻停止層之間形成抗蝕保護(hù)氧化物。

以上論述了若干實(shí)施例的部件，使得本領(lǐng)域的技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達(dá)到與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這些等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。