本發(fā)明屬于固體電子晶體管器件領(lǐng)域，具體涉及一種納米異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管及其制備方法。

背景技術(shù)：

金屬‐氧化物‐半導(dǎo)體(metal‐oxide‐semiconductor,MOS)場(chǎng)效應(yīng)晶體管(field‐effect‐transistor,FET)是構(gòu)建現(xiàn)代集成電路的基礎(chǔ)。場(chǎng)效應(yīng)晶體管通過(guò)柵電壓來(lái)實(shí)現(xiàn)開(kāi)關(guān)，其關(guān)斷速度由亞閾值擺幅來(lái)描述，亞閾值擺幅越小，意味著晶體管的關(guān)斷速度越快。對(duì)于常規(guī)的MOSFET器件,其亞閾值擺幅為熱激發(fā)載流子濃度所限制，在室溫下的極限值為60毫伏/量級(jí)，而一般情況下，由于柵效率不足和存在寄生效應(yīng)，亞閾值擺幅會(huì)大于60毫伏/量級(jí)。亞閾值擺幅60mV/Dec限制了場(chǎng)效應(yīng)晶體管的閾值電壓減小，從而限制了集成電路工作電壓的縮減，直接制約集成電路的功耗進(jìn)一步降低。未來(lái)集成電路降低功耗的關(guān)鍵是采用更高遷移率材料，并且采用新結(jié)構(gòu)的場(chǎng)效應(yīng)晶體管，突破關(guān)斷時(shí)熱激發(fā)載流子的限制，才能突破60mV/Dec的極限，實(shí)現(xiàn)更低的工作電壓，從而進(jìn)一步降低功耗。

目前在實(shí)現(xiàn)低閾值擺幅方面的研究主要集中在隧穿晶體管(Tunneling FET)，在溝道中形成重?fù)诫snp結(jié)，載流子通過(guò)帶間隧穿才能實(shí)現(xiàn)從源極到漏極的輸運(yùn)，而柵極通過(guò)控制帶間隧穿區(qū)的厚度來(lái)控制隧穿電流，從而實(shí)現(xiàn)晶體管的開(kāi)關(guān)轉(zhuǎn)換。這樣器件關(guān)斷時(shí)，就可以突破熱激發(fā)的物理限制，實(shí)現(xiàn)室溫下亞閾值擺幅小于60毫伏/量級(jí)。但是，在器件的開(kāi)態(tài)，載流子的輸運(yùn)依然要經(jīng)過(guò)帶間隧穿，這大大影響了隧穿晶體管的開(kāi)態(tài)電流，由于開(kāi)態(tài)驅(qū)動(dòng)電流不足而使得隧穿晶體管的速度不能滿(mǎn)足正常的集成電路工作需要。采用隧穿晶體管來(lái)實(shí)現(xiàn)低亞閾值擺幅的器件目前尚無(wú)實(shí)用價(jià)值，因此需要一種新結(jié)構(gòu)的晶體管，能夠在實(shí)現(xiàn)室溫下亞閾值擺幅小于60毫伏/量級(jí)的同時(shí)，保證器件的開(kāi)態(tài)電流足夠大，作為構(gòu)建未來(lái)的超低工作電壓集成電路的基本元件。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供了一種可以實(shí)現(xiàn)室溫下亞閾值擺幅小于60毫伏/量級(jí)的異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管及其制備方法。所訴晶體管采用半導(dǎo)體性碳納米管作為導(dǎo)電通道，采用石墨烯作為接觸，柵電極不僅可以控制導(dǎo)電溝道，而且可以調(diào)控作為接觸的石墨烯部分。由于石墨烯的載流子濃度和費(fèi)米能級(jí)能被柵電場(chǎng)調(diào)控，所以石墨烯和碳納米管所形成的肖特基結(jié)的勢(shì)壘高度能被柵調(diào)制，這一獨(dú)特機(jī)理能使得石墨烯‐碳納米管異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管在關(guān)斷時(shí)，可以突破傳統(tǒng)熱激發(fā)的物理限制，實(shí)現(xiàn)室溫下亞閾值擺幅小于60毫伏/量級(jí),同時(shí)避免目前隧穿晶體管的開(kāi)態(tài)電流過(guò)小的弊病，保證晶體管的驅(qū)動(dòng)能力和速度。

所述石墨烯‐碳納米管異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)如圖1所示，包括襯底(101)、半導(dǎo)體碳納米管溝道(102)、石墨烯接觸(103)、柵介質(zhì)層(104)、源電極和漏電極(105)和柵電極(106)。所訴的半導(dǎo)體碳納米管溝道是半導(dǎo)體型單根碳納米管、多根平行的碳納米管或者隨機(jī)取向的碳納米管薄膜；所述的石墨烯與碳納米管溝道的接觸構(gòu)成器件源端接觸，該接觸被柵介質(zhì)和柵電極覆蓋，這是晶體管實(shí)現(xiàn)室溫下亞閾值擺幅小于60毫伏/量級(jí)的核心部分；所述的柵結(jié)構(gòu)由柵介質(zhì)和柵電極組成，其中柵電極位于柵介質(zhì)之上，柵結(jié)構(gòu)應(yīng)覆蓋石墨烯和碳納米管接觸的交疊邊界；所述的源電極和漏電極分別位于柵結(jié)構(gòu)的兩側(cè)，源電極在石墨烯源接觸之外的石墨烯上，漏電極形成在漏端的半導(dǎo)體碳納米管之上。

所述的異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管，其核心的特征在于器件的源端部份由石墨烯與碳納米管的異質(zhì)結(jié)接觸構(gòu)成，且所述的異質(zhì)結(jié)源端接觸被器件的柵結(jié)構(gòu)覆蓋，由于石墨烯的載流子濃度和費(fèi)米能級(jí)能被柵電場(chǎng)調(diào)控，所以柵電壓能調(diào)控晶體管源端石墨烯‐半導(dǎo)體碳納米管異質(zhì)結(jié)形成的肖特基結(jié)的勢(shì)壘高度，從而使得晶體管在室溫下的亞閾值擺幅小于傳統(tǒng)極限60mV/dec。

所述晶體管源端接觸的石墨烯必須是載流子濃度能夠被柵電極所調(diào)控的薄層石墨烯，層數(shù)1-5層，優(yōu)選的為1-3層，晶體管的源端接觸材料也可以是其他二維半導(dǎo)體材料，包括如二硫化鉬、二硫化鎢、黑磷等等。源端接觸區(qū)石墨烯可以在碳納米管溝道上方，如圖1A所示，也可以在碳納米管溝道下方，如圖1B所示。

所述異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管的柵介質(zhì)層的核心在于等效氧化厚度小于2納米，其中等效氧化層厚度(equivalent oxide thickness,EOT)的定義為:

EOT＝t_ox*ε_SiO2/ε_ox

其中，t_ox和ε_ox分別是柵介質(zhì)層的物理厚度和相對(duì)介電常數(shù)，ε_SiO2＝3.9是氧化硅的相對(duì)介電常數(shù)。柵介質(zhì)材料可以是任意絕緣介質(zhì)材料，如氧化釔，氧化鉿，氧化鋯，氧化鉭，氧化鑭，氧化鑭鋁，氮化硅，氧化硅，環(huán)氧樹(shù)脂或聚甲基丙烯酸甲酯。

所述晶體管的源電極和漏電極的材料是金屬薄膜，包括鈀、銠、鉑、鈦、銅、鋁、金、鎢、鈧、釔等等，或者它們的合金材料，以及多層膜材料。晶體管的極性由源漏電極材料決定。如果采用功函數(shù)大于4.5電子伏特的金屬作為源漏電極，比如鈀、銠、鉑、銅、金等，晶體管呈現(xiàn)p型(空穴型)特性，如果采用功函數(shù)小于4.5電子伏特的金屬作為源漏電極，比如鈧、釔、鋁、鎢等，晶體管呈現(xiàn)n型(電子型)。

所述晶體管的柵電極材料課題采用任何金屬，導(dǎo)電金屬硅化物，摻雜多晶硅，以及上述導(dǎo)電材料的疊層結(jié)構(gòu)，或者厚度范圍為20～100nm的高密度碳納米管導(dǎo)電膜。

所述襯底材料可以是任何平整的絕緣基底，包括氧化硅，石英，玻璃，氧化鋁，聚對(duì)苯二甲酸乙二醇酯，聚萘二甲酸乙二醇酯，聚酰亞胺。

上述的異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管的制備方法，包括如下步驟：

1)在絕緣襯底上通過(guò)氣相化學(xué)沉積生長(zhǎng)或者轉(zhuǎn)移制備碳納米管薄膜，用光刻和刻蝕工藝將碳納米管薄膜圖形化成有源區(qū)；

2)將石墨烯轉(zhuǎn)移到絕緣襯底上，用光刻和刻蝕工藝將石墨烯圖形化，保證石墨烯與碳納米管薄膜有源區(qū)具有一定交疊，形成晶體管的源端；

3)沉積源漏電極金屬層，用光刻和刻蝕或者剝離工藝將源漏電極金屬層圖形化。

4)在石墨烯-碳納米管薄膜異質(zhì)溝道上沉積高k柵介質(zhì)層，用光刻和刻蝕工藝將該柵介質(zhì)層圖形化；

5)沉積柵電極金屬層，用光刻和刻蝕工藝將該柵電極金屬層圖形化。

所述異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管的工作原理如圖2和3所示。如果采用低功函數(shù)的金屬作為源漏電極，晶體管為n型場(chǎng)效應(yīng)晶體管，其工作原理如圖2所示。在柵壓為零的情況下，石墨烯和碳納米管之間形成的勢(shì)壘高度由兩者的功函數(shù)差決定，由于勢(shì)壘的存在，載流子無(wú)法從源到漏，晶體管處于關(guān)斷狀態(tài)。在晶體管的開(kāi)態(tài)(即柵電極施加一個(gè)較大的正電壓)時(shí)，柵電極下面的碳納米管的費(fèi)米能級(jí)靠近導(dǎo)帶，碳納米管石墨烯接觸的勢(shì)壘也被柵電壓調(diào)節(jié)的非常低，因此，電子很容易從晶體管的源電極，通過(guò)石墨烯流入碳納米管溝道，最后到達(dá)漏電極，晶體管處于開(kāi)啟狀態(tài)。當(dāng)柵壓減小時(shí)，不僅碳納米管的費(fèi)米能級(jí)下降導(dǎo)致有源區(qū)的勢(shì)壘升高，使得器件開(kāi)始關(guān)斷，而與此同時(shí)，柵電壓減小引起的石墨烯費(fèi)米能級(jí)的變化也使得其與碳納米管接觸的勢(shì)壘變大，從而加快了晶體管的關(guān)斷速度，從而使得器件的亞閾值擺幅突破了室溫60毫伏/量級(jí)的限制。

如果采用高功函數(shù)的金屬作為源漏電極，晶體管為p型場(chǎng)效應(yīng)晶體管，其工作原理如圖3所示。在柵壓為零的情況下，石墨烯和碳納米管之間形成的勢(shì)壘高度由兩者的功函數(shù)差決定，由于勢(shì)壘的存在，空穴無(wú)法從源到漏，晶體管處于關(guān)斷狀態(tài)。在晶體管的開(kāi)態(tài)(即柵電極施加一個(gè)較大的負(fù)電壓)時(shí)，柵電極下面的碳納米管的費(fèi)米能級(jí)靠近價(jià)帶，碳納米管石墨烯接觸的勢(shì)壘也被柵電壓調(diào)節(jié)的非常低，因此，空穴很容易從晶體管的源電極，通過(guò)石墨烯流入碳納米管溝道，最后到達(dá)漏電極，晶體管處于開(kāi)啟狀態(tài)。當(dāng)負(fù)柵壓減小時(shí)，不僅碳納米管的費(fèi)米能級(jí)上升導(dǎo)致有源區(qū)對(duì)空穴的勢(shì)壘升高，使得器件開(kāi)始關(guān)斷，而與此同時(shí)，柵電壓減小引起的石墨烯費(fèi)米能級(jí)的變化也使得其與碳納米管接觸的勢(shì)壘變大，從而加快了晶體管的關(guān)斷速度，從而使得器件的亞閾值擺幅突破了室溫60毫伏/量級(jí)的限制。

本發(fā)明的優(yōu)點(diǎn)和有益效果：

(1)本發(fā)明的異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管通過(guò)引入一個(gè)柵壓控制勢(shì)壘高度的石墨烯-碳納米管源端，加速了器件的關(guān)斷速度，突破了熱激發(fā)極限，實(shí)現(xiàn)了在室溫下亞閾值擺幅小于60毫伏/量級(jí)的新型場(chǎng)效應(yīng)晶體管，為實(shí)現(xiàn)超低功耗集成電路提供器件基礎(chǔ)。采用本發(fā)明結(jié)構(gòu)制備的一個(gè)異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管的實(shí)驗(yàn)曲線(xiàn)如圖4所示，該器件室溫下亞閾值擺幅達(dá)到了28毫伏/量級(jí)。

(2)本發(fā)明的異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管在實(shí)現(xiàn)極低亞閾值擺幅的同時(shí)，避免了隧穿晶體管中需要帶間隧穿實(shí)現(xiàn)載流子輸運(yùn)的機(jī)理，其開(kāi)態(tài)電流比傳統(tǒng)隧穿晶體管大1至3個(gè)量級(jí)。在保證關(guān)態(tài)好的同時(shí)，也得到了較大的驅(qū)動(dòng)電流，是極具潛力的高性能低功耗新型晶體管。

附圖說(shuō)明

圖1A和圖1B為異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管的兩種結(jié)構(gòu)的示意圖，其中：101—絕緣襯底；102—碳納米管薄膜；103—石墨烯，1～5層；104—柵介質(zhì)，1～20nm厚；105—源漏電極；106—柵金屬。

圖2是本發(fā)明的N型異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管沿溝道方向的能帶圖：當(dāng)柵壓V_G＝0時(shí)，器件處于關(guān)斷狀態(tài)；當(dāng)柵壓V_G>0時(shí)，器件處于開(kāi)啟狀態(tài)。能帶圖中，石墨烯-碳納米管異質(zhì)結(jié)之間的對(duì)電子形成的肖特基勢(shì)壘高度隨著柵壓的增大而減小。

圖3是本發(fā)明的P型異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管沿溝道方向的能帶圖：當(dāng)柵壓V_G＝0時(shí)，器件處于關(guān)斷狀態(tài)；當(dāng)柵壓V_G<0時(shí)，器件處于開(kāi)啟狀態(tài)。能帶圖中，石墨烯-碳納米管異質(zhì)結(jié)之間的對(duì)空穴形成的肖特基勢(shì)壘高度隨著柵壓絕對(duì)值的增大而減小。這種肖特基勢(shì)壘高度受柵壓調(diào)控導(dǎo)致了器件的亞閾值擺幅可以突破傳統(tǒng)MOSFET亞閾值擺幅的極限60mV/dec。

圖4是采用本發(fā)明結(jié)構(gòu)實(shí)現(xiàn)的一個(gè)典型異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管的實(shí)測(cè)轉(zhuǎn)移曲線(xiàn)。

圖5顯示在絕緣襯底上轉(zhuǎn)移碳納米管薄膜，并進(jìn)行圖形化后形成導(dǎo)電溝道；(A)ZX方向投影圖；(B)XY方向投影圖。

圖6顯示在碳納米管薄膜上轉(zhuǎn)移石墨烯，并進(jìn)行圖形化后形成與碳納米管導(dǎo)電溝道的源端接觸：(A)ZX方向投影圖；(B)XY方向投影圖。

圖7顯示沉積并圖形化形成源電極和漏電極層；(A)ZX方向投影圖；(B)XY方向投影圖。

圖8顯示沉積并圖形化形成柵介質(zhì)層；(A)ZX方向投影圖；(B)XY方向投影圖。

圖9顯示沉積并圖形化形成柵電極層；(A)ZX方向投影圖；(B)XY方向投影圖。

具體實(shí)施方式

下面通過(guò)一個(gè)典型的異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管的具體實(shí)例來(lái)說(shuō)明本發(fā)明的內(nèi)容，實(shí)例只作為參考，本發(fā)明保護(hù)范圍以權(quán)利要求書(shū)界定的范圍為準(zhǔn)。

本發(fā)明的異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管，如圖1A和圖1B所示，包括：絕緣襯底101、碳納米管102、石墨烯層103、柵介質(zhì)層104、源(漏)電極105、柵電極106，其中：所述的石墨烯103與碳納米管102構(gòu)成異質(zhì)結(jié)溝道，石墨烯103和碳納米管102有交疊，石墨烯103在碳納米管102之上為圖1A的第一種結(jié)構(gòu)，石墨烯103在碳納米管102之下為圖1A的第一種結(jié)構(gòu)；所述的柵結(jié)構(gòu)由柵介質(zhì)104和柵電極106組成，其中柵電極106位于柵介質(zhì)104之上，柵結(jié)構(gòu)應(yīng)覆蓋石墨烯103和碳納米管102的交疊邊界；所述的源電極和漏電極105分別位于柵結(jié)構(gòu)的兩側(cè)，源電極105在石墨烯103和半導(dǎo)體102所形成的復(fù)合層之上，漏電極105在半導(dǎo)體層102之上。

所述的異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管，其核心的特征在于器件的源端部份由石墨烯103與碳納米管102的異質(zhì)結(jié)接觸構(gòu)成，且所述的異質(zhì)結(jié)源端接觸被器件的柵電極106覆蓋。

所述晶體管源端接觸的石墨烯103必須是載流子濃度能夠被柵電極所調(diào)控的薄層石墨烯，層數(shù)1-5層，優(yōu)選的為1-3層，晶體管的源端接觸材料也可以是其他二維半導(dǎo)體材料，包括如二硫化鉬、二硫化鎢、黑磷等等。

所述異質(zhì)結(jié)碳納米管場(chǎng)效應(yīng)晶體管的柵介質(zhì)層104的核心在于等效氧化厚度小于2納米。柵介質(zhì)材料可以是任意絕緣介質(zhì)材料，如氧化釔，氧化鉿，氧化鋯，氧化鉭，氧化鑭，氧化鑭鋁，氮化硅，氧化硅，環(huán)氧樹(shù)脂或聚甲基丙烯酸甲酯。

所述晶體管的源電極105A和漏電極105B的材料是金屬薄膜，包括鈀、銠、鉑、鈦、銅、鋁、金、鎢、鈧、釔等等，或者它們的合金材料，以及多層膜材料。晶體管的極性由源漏電極材料決定。如果采用功函數(shù)大于4.5電子伏特的金屬作為源漏電極，比如鈀、銠、鉑、銅、金等，晶體管呈現(xiàn)p型(空穴型)特性，如果采用功函數(shù)小于4.5電子伏特的金屬作為源漏電極，比如鈧、釔、鋁、鎢等，晶體管呈現(xiàn)n型(電子型)。

所述晶體管的柵電極106材料課題采用任何金屬，導(dǎo)電金屬硅化物，摻雜多晶硅，以及上述導(dǎo)電材料的疊層結(jié)構(gòu)，或者厚度范圍為20～100nm的高密度碳納米管導(dǎo)電膜。

所述襯底101材料可以是任何平整的絕緣基底，包括氧化硅，石英，玻璃，氧化鋁，聚對(duì)苯二甲酸乙二醇酯，聚萘二甲酸乙二醇酯，聚酰亞胺。

上述具有第一種異質(zhì)結(jié)結(jié)構(gòu)的石墨‐半導(dǎo)體異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管(GSHFET)的制備方法，如圖5-9所示，具體包括以下步驟：

1.在氧化硅絕緣襯底101上轉(zhuǎn)移碳納米管薄膜102，并將其圖形化為器件的導(dǎo)電溝道，如圖5中(A)和(B)所示。

2.在絕緣襯底101上的碳納米管薄膜102上轉(zhuǎn)移石墨烯層103，并將其進(jìn)行圖形化處理，得到源端部分石墨烯與碳納米管102形成異質(zhì)結(jié)，如圖6(A)和(B)所示。

3.沉積并圖形化源電極和漏電極105，源漏電極的典型長(zhǎng)度為100nm，如圖7(A)和(B)所示。

4.沉積2～10nm厚的柵介質(zhì)層104并圖形化處理，如圖8(A)和(B)所示。

5.沉積10nm～100nm厚金屬層作為柵電極，并用常規(guī)的光刻和等離子體刻蝕工藝形成器件的柵電極106，如圖9(A)和(B)所示。