本發(fā)明芯片涉及半導(dǎo)體器件制造領(lǐng)域，尤其涉及一種功率MOSFET元胞及其加工工藝。

背景技術(shù)：

當(dāng)前，傳統(tǒng)功率MOSFET（金屬氧化物半導(dǎo)體場效應(yīng)晶體管）的制作方法是在制作完柵極多晶硅，源區(qū)(N型區(qū)域)和P-Body（P型區(qū)域）之后直接進(jìn)行孔(contact)刻蝕和正面金屬制作，這種工藝結(jié)構(gòu)主要通過P/N結(jié)來耐壓，這種三角形電場存在導(dǎo)通電阻和擊穿電壓的矛盾問題，導(dǎo)通電阻隨著擊穿電壓呈指數(shù)上升，單位面積的導(dǎo)通電阻非常高。

為了獲得較低的單位面積導(dǎo)通電阻，目前出現(xiàn)了不同超結(jié)(CoolMOS)結(jié)構(gòu)，包含以英飛凌公司為代表的多層外延超結(jié)結(jié)構(gòu)，以東芝公司為代表的深溝槽超結(jié)結(jié)構(gòu)，多層外延是有多次反復(fù)外延生長和注入，這種容易受到外延生長質(zhì)量和套刻精度影響，深溝槽是通過在N型外延上面形成深溝槽然后填充P型外延，因?yàn)樯顪喜凵疃确浅Ｉ?，填充質(zhì)量很難保證，這些結(jié)構(gòu)都可以使得外延區(qū)域N型和P型電荷達(dá)到平衡，三角形電場轉(zhuǎn)變?yōu)樘菪坞妶?，降低單位面積的導(dǎo)通電阻，但是這些結(jié)構(gòu)的缺點(diǎn)是工藝非常復(fù)雜，工藝成本和控制難度大，工藝一致性非常差。

國家知識(shí)產(chǎn)權(quán)局2011-07-20公開的一項(xiàng)發(fā)明專利申請(qǐng)（申請(qǐng)?zhí)枺?010100273142，名稱：具有屏蔽柵的功率MOS器件結(jié)構(gòu)及其制備方法）具體公開了在溝槽型柵極多晶硅底部下方多制作了一個(gè)下層多晶硅柵極，這種結(jié)構(gòu)工藝控制難度較大，而且對(duì)兩層?xùn)艠O之間的氧化層的質(zhì)量和形成有較高的要求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明針對(duì)以上問題，提供了一種工藝簡單、成本低、控制難度小，與現(xiàn)有MOSFET元胞結(jié)構(gòu)相比，能耗更低且性能穩(wěn)定的一種帶屏蔽電極的功率MOSFET元胞及其加工工藝。

本發(fā)明的技術(shù)方案是：一種帶屏蔽電極的功率MOSFET元胞，包括外延層，所述外延層的第一主面上設(shè)有P型區(qū)域和N型區(qū)域，所述外延層的第二主面設(shè)有襯底，所述襯底上設(shè)有漏極金屬層；

所述外延層的第一主面設(shè)有柵極多晶硅層，所述柵極多晶硅層與所述外延層之間設(shè)有柵極氧化層；

所述柵極多晶體硅層的上方覆蓋源極金屬層，所述源極金屬層與所述柵極多晶硅層之間依次設(shè)有氧化硅層和絕緣介質(zhì)層；

所述外延層的側(cè)邊設(shè)有溝槽，所述溝槽內(nèi)填充源極多晶硅，所述源極多晶硅上表面低于N極區(qū)域，高于P極區(qū)域底部；

所述源極多晶硅與所述溝槽的側(cè)壁之間設(shè)有氧化硅層。

所述外延層上設(shè)有柵極溝槽，所述柵極溝槽內(nèi)填充柵極多晶硅形成柵極多晶硅層，所述柵極多晶硅層與所述柵極溝槽間設(shè)有柵極氧化層。

所述柵極多晶硅層突出的設(shè)在所述外延層上，所述柵極多晶硅層與所述外延層之間設(shè)有柵極氧化層。

所述柵極多晶硅層與所述外延層的上面平齊，所述柵極多晶硅層與所述外延層之間設(shè)有柵極氧化層。

所述溝槽的側(cè)壁的氧化硅層厚度和所述溝槽的底面的氧化硅層的厚度相同。

所述溝槽的內(nèi)壁的側(cè)面的氧化硅層的厚度小于所述溝槽的內(nèi)壁的底面的氧化硅層的厚度。

一種帶屏蔽電極的功率MOSFET元胞的加工工藝，包括以下步驟：1）、制作柵極氧化層和柵極多晶硅層、2）制造P型區(qū)域和N型區(qū)域、3）、制作絕緣介質(zhì)層、4）、在絕緣介質(zhì)層上方覆蓋源極金屬層、5）、在襯底第二主面覆蓋漏極金屬層的工序，

在步驟3）和4）之間還具有加工屏蔽電極的工序；

A、制作溝槽結(jié)構(gòu)，利用干法刻蝕在外延層上刻蝕溝槽；

B、在溝槽的內(nèi)壁上淀積氧化硅層，將本體通過氣態(tài)化學(xué)沉積形成氧化硅層；

C、填充多晶硅；

D、利用干法刻蝕進(jìn)行回刻，去除多余的多晶硅；多晶硅的上表面低于N型區(qū)域的下沿，不超過P型區(qū)域的上沿；

E、利用干法刻蝕去除多余的氧化硅層。

所述步驟A中溝槽的深度在8-35um，小于等于外延層的厚度。

所述步驟B中氧化硅層的厚度為1000?到5000?。

本發(fā)明中在本體的兩側(cè)設(shè)有溝槽，溝槽內(nèi)填充多晶硅，多晶硅與所述溝槽的外壁之間設(shè)有氧化硅層。使得源區(qū)（溝槽內(nèi)填充多晶硅的區(qū)域）會(huì)在溝槽的氧化層側(cè)壁感應(yīng)電荷，平衡外延中的電荷，達(dá)到電荷平衡，使得峰值電場從器件表面向內(nèi)部移動(dòng)，降低單位面積的導(dǎo)通電阻和開關(guān)電荷。使得芯片的功耗降低，減少芯片發(fā)熱，提升芯片的穩(wěn)定性。溝槽內(nèi)壁側(cè)面的氧化硅層的厚度可以小于所述溝槽底面的氧化硅層的厚度。使得芯片不易被擊穿，提升芯片抗過壓和抗過流的能力，從而提升芯片的使用壽命。根據(jù)需求氧化硅層生長（淀積）的時(shí)間，獲得不同厚度的氧化硅層，從而獲得不同的電性能，適用范圍廣。在整個(gè)加工過程中僅需控制時(shí)間這一單一參數(shù)，控制難度小。

附圖說明

圖1是本發(fā)明中晶圓的芯片排布的俯視圖，

圖2是本發(fā)明芯片結(jié)構(gòu)俯視圖，

圖3是本發(fā)明中芯片中帶屏蔽電極的功率MOSFET元胞的另一種排布方式俯視圖，

圖4是本發(fā)明中芯片中帶屏蔽電極的功率MOSFET元胞的第三種排布方式俯視圖，

圖5是圖2中A-A剖視圖，

圖6是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的一種結(jié)構(gòu)示意圖，

圖7是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的另一種結(jié)構(gòu)示意圖，

圖8是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的第三種結(jié)構(gòu)示意圖，

圖9是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的第四種結(jié)構(gòu)示意圖，

圖10是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的外延層襯底和外延層結(jié)構(gòu)剖視圖，

圖11是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的第一主面制作柵極柵極氧化層和柵極源極多晶硅的結(jié)構(gòu)剖視圖，

圖12是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的制造P型區(qū)域和N型區(qū)域的結(jié)構(gòu)剖視圖，

圖13是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的制作絕緣介質(zhì)層的結(jié)構(gòu)剖視圖，

圖14是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的絕緣介質(zhì)層選擇性刻蝕完阻擋窗口后結(jié)構(gòu)剖視圖，

圖15是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的刻蝕溝槽后的結(jié)構(gòu)剖視圖，

圖16是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的溝槽內(nèi)形成氧化硅層的結(jié)構(gòu)剖視圖，

圖17是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的在溝槽內(nèi)填充源極多晶硅并回刻完的的結(jié)構(gòu)剖視圖，

圖18是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的刻蝕完多余的氧化硅層后的結(jié)構(gòu)剖視圖，

圖19是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的覆蓋源極金屬層和漏極金屬層后的結(jié)構(gòu)剖視圖，

圖20是本發(fā)明中帶屏蔽電極的功率MOSFET元胞的使用效果圖。

圖中1是晶圓，2是芯片，20，是終端耐壓環(huán)，21是元胞陣列，211是外延層，2111是溝槽，2112是氧化硅層，2113是源極多晶硅層，212是柵極多晶硅層，213是柵極氧化層，214是N型區(qū)域，215是P型區(qū)域，216是絕緣介質(zhì)層，217是源極金屬層，218是襯底，219是漏極金屬層。

具體實(shí)施方式

本發(fā)明如圖1-20所示，一種帶屏蔽電極的功率MOSFET元胞，包括外延層211，所述外延層211的第一主面上設(shè)有P型區(qū)域215和N型區(qū)域214，所述外延層211的第二主面設(shè)有襯底218，所述襯底218上設(shè)有漏極金屬層219；所述外延層211的第一主面設(shè)有柵極多晶硅層212，所述柵極多晶硅層212與所述外延層211之間設(shè)有柵極氧化層213；所述柵極多晶體硅層212的上方覆蓋源極金屬層217，所述源極金屬層217與所述柵極多晶硅層212之間依次設(shè)有氧化硅層2112和絕緣介質(zhì)層216；所述外延層211的側(cè)邊設(shè)有溝槽2111，所述溝槽2111內(nèi)填充源極多晶硅，所述源極多晶硅上表面低于N極區(qū)域214，高于P極區(qū)域底部215；所述源極多晶硅與所述溝槽2111的側(cè)壁之間設(shè)有氧化硅層2112。巧妙的將屏蔽柵極結(jié)構(gòu)放在了接觸孔下方，降低了工藝制作難度，相應(yīng)的制造成本降低。

所述溝槽2111內(nèi)填充源極多晶硅，使得源區(qū)（溝槽內(nèi)填充源極多晶硅的區(qū)域）會(huì)在溝槽2111和氧化硅層212的側(cè)壁上形成感應(yīng)電荷，平衡外延中的電荷，達(dá)到電荷平衡，使得峰值電場從器件表面向內(nèi)部移動(dòng)，降低單位面積的導(dǎo)通電阻和開關(guān)電荷。使得芯片的功耗降低，減少芯片發(fā)熱，提升芯片的穩(wěn)定性。

所述外延層211上設(shè)有柵極溝槽，所述柵極溝槽內(nèi)填充柵極多晶硅形成柵極多晶硅層212，所述柵極多晶硅層212與所述柵極溝槽間設(shè)有柵極氧化層213。如圖6所示，是元胞的一種結(jié)構(gòu)示意圖，使得柵極與外延層211的上表面平齊，便于加工。如圖7所示，所述柵極多晶硅層212突出的設(shè)在所述外延層上，所述柵極多晶硅層212與所述外延層211之間設(shè)有柵極氧化層213?？梢愿鶕?jù)不同的應(yīng)用場合選擇不同結(jié)構(gòu)的元胞構(gòu)成的芯片，適用范圍廣。

所述溝槽2111的內(nèi)壁的氧化硅層2112的厚度等于所述溝槽2111的內(nèi)壁底面的氧化硅層2112的厚度。這樣能夠保證元胞能夠獲得均勻的電性能。但是，可以依據(jù)不同的使用場合，所述溝槽2111的內(nèi)壁的氧化硅層2112的厚度小于所述溝槽2111的內(nèi)壁底面的氧化硅層2112的厚度。使得芯片不易被擊穿，提升芯片抗過壓和抗過流的能力，從而提升芯片的使用壽命。根據(jù)需求選擇生長氧化硅層的時(shí)間，再經(jīng)過回刻工藝，可以使得溝槽2111的內(nèi)壁的氧化硅層2112的厚度小于所述溝槽2111的內(nèi)壁底面的氧化硅層2112的厚度，從而獲得不同的電性能，使芯片的適用范圍廣，提升芯片使用壽命和穩(wěn)定性。

一種包含帶屏蔽電極的功率MOSFET元胞的芯片，所述帶屏蔽電極的平面MOSFET元胞呈正方形、矩形、正六邊形或圓形均勻布設(shè)在所述芯片上。所述平面MOSFET元胞呈矩形時(shí)，單個(gè)平面MOSFET元胞呈與芯片寬度或長度相當(dāng)?shù)拈L條形均布在芯片上，或呈席紋狀均勻排列在芯片上?？梢愿鶕?jù)用戶的不同需求采用不同的排布形態(tài)，獲得不同的電性能。

如圖10-19所示，是帶屏蔽電極的功率MOSFET元胞的加工工藝分步結(jié)構(gòu)示意圖，為便于本領(lǐng)域技術(shù)人員理解以及便于敘述，采用兩個(gè)帶屏蔽電極的功率MOSFET元胞并列來敘述加工工藝，按如下步驟加工：

1）在外延層的第一主面制作柵極多晶硅層和柵極氧化層；

1.1）將本體放入爐管內(nèi)氧化形成氧化層；

1.2）在氧化層上淀積多晶硅形成柵極層；

1.3）利用干法刻蝕進(jìn)行選擇性刻蝕，去除多余氧化層和多晶硅；

2）注入并采用爐管退火形成P型區(qū)域和N型區(qū)域；

3）淀積絕緣介質(zhì)層；

3.1）在柵極層上淀積絕緣介質(zhì)，形成絕緣介質(zhì)層；

3.2）利用干法刻蝕進(jìn)行選擇性刻蝕，去除多余絕緣介質(zhì)；

A、制作溝槽結(jié)構(gòu)，利用干法刻蝕在外延層上刻蝕溝槽；溝槽深度在8-35μm，小于等于外延層的厚度。

B、在溝槽的內(nèi)壁上淀積氧化硅層，將本體通過氣態(tài)化學(xué)沉積形成氧化硅層；

C、填充多晶硅；

D、利用干法刻蝕進(jìn)行回刻，去除多余的多晶硅；多晶硅的上表面低于N型區(qū)域的下沿，不超過P型區(qū)域的上沿；

E、利用干法刻蝕去除多余的氧化硅層；需要去除溝槽內(nèi)壁多晶硅上部的氧化層，保證正面金屬與N型和P型區(qū)域形成歐姆接觸，從而形成完好的電性能，保證芯片穩(wěn)定性。

所述溝槽2111內(nèi)填充源極多晶硅，使得源區(qū)（溝槽內(nèi)填充源極多晶硅的區(qū)域）會(huì)在溝槽2111和氧化硅層212的側(cè)壁上形成感應(yīng)電荷，平衡外延中的電荷，達(dá)到電荷平衡，使得峰值電場從器件表面向內(nèi)部移動(dòng)，降低單位面積的導(dǎo)通電阻和開關(guān)電荷。使得芯片的功耗降低，減少芯片發(fā)熱，提升芯片的穩(wěn)定性。

4）在絕緣介質(zhì)層上方覆蓋源極金屬層；

5）在襯底第二主面覆蓋漏極金屬層，形成完整的元胞結(jié)構(gòu)，完畢。