本文件要求于2015年11月30日提交的名稱為“電子設(shè)備”的第10-2015-0168318號(hào)韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用并入本文。

技術(shù)領(lǐng)域

本專利文件涉及存儲(chǔ)電路或存儲(chǔ)器件以及它們在電子設(shè)備或電子系統(tǒng)中的應(yīng)用。

背景技術(shù)：

最近，隨著電子設(shè)備或裝置趨向于小型化、低功耗、高性能、多功能化等，需要能夠在諸如計(jì)算機(jī)、便攜式通信設(shè)備等的各種電子設(shè)備或裝置中儲(chǔ)存信息的電子設(shè)備，并且已經(jīng)對(duì)這種電子設(shè)備進(jìn)行了研究和開發(fā)。這種電子設(shè)備的示例包括能夠利用根據(jù)施加的電壓或電流而在不同的電阻狀態(tài)之間切換的特性來儲(chǔ)存數(shù)據(jù)以及能夠以各種配置實(shí)施的電子設(shè)備，例如，RRAM(電阻式隨機(jī)存取存儲(chǔ)器)、PRAM(相變隨機(jī)存取存儲(chǔ)器)、FRAM(鐵電隨機(jī)存取存儲(chǔ)器)、MRAM(磁性隨機(jī)存取存儲(chǔ)器)、電熔絲等。

技術(shù)實(shí)現(xiàn)要素：

本專利文件中公開的技術(shù)包括：存儲(chǔ)電路或器件和它們在電子設(shè)備或系統(tǒng)中的應(yīng)用，以及電子設(shè)備的各種實(shí)施方式，在實(shí)施方式中，電子設(shè)備包括能夠改善可變電阻元件的性能的半導(dǎo)體存儲(chǔ)器。

在一個(gè)實(shí)施方式中，電子設(shè)備可以包括半導(dǎo)體存儲(chǔ)器，半導(dǎo)體存儲(chǔ)器可以包括：下層，包括具有不同的晶體結(jié)構(gòu)的多個(gè)材料層；第一磁性層，形成在下層之上且具有可變的磁化方向；隧道阻擋層，形成在第一磁性層之上；以及第二磁性層，形成在隧道阻擋層之上且具有釘扎的磁化方向。

下層可以包括彼此具有不同的晶體結(jié)構(gòu)的第一材料層、第二材料層和第三材料層，其中第三材料層可以包括除塵層。下層可以具有順序地層疊了第一材料層、第二材料層和第三材料層的多層層疊結(jié)構(gòu)。第三材料層可以在預(yù)定范圍內(nèi)盡可能薄地形成。下層可以具有順序地層疊了第一材料層、第三材料層和第二材料層的多層層疊結(jié)構(gòu)。第三材料層可以在預(yù)定范圍內(nèi)盡可能厚地形成。下層可以包括：第一材料層，具有FCC(面心立方)晶體結(jié)構(gòu)；第二材料層具有氯化鈉(NaCl)晶體結(jié)構(gòu)；以及第三材料層，具有纖維鋅礦晶體結(jié)構(gòu)。第一材料層可以包括具有FCC晶體結(jié)構(gòu)的金屬氮化物。第一材料層可以包括氮化鋯(ZrN)、氮化鉿(HfN)、氮化鈦(TiN)或氮化鉬(MoN)。第二材料層可 以包括具有NaCl晶體結(jié)構(gòu)的金屬氧化物。第二材料層可以包括氧化鎂(MgO)或氧化鋯(ZrO)。第三材料層可以包括氮化鋁(AlN)、碘化銀(AgI)、氧化鋅(ZnO)、硫酸鎘(CdS)、硒化鎘(CdSe)、碳化硅(SiC)、氮化鎵(GaN)或氮化硼(BN)。

電子設(shè)備還可以包括微處理器，微處理器包括：控制單元，被配置為從微處理器的外部接收包括命令的信號(hào)，以及執(zhí)行命令的提取、解碼、或者控制微處理器的信號(hào)的輸入或輸出；操作單元，被配置為基于控制單元將命令解碼的結(jié)果來執(zhí)行運(yùn)算；以及存儲(chǔ)單元，被配置為儲(chǔ)存用于執(zhí)行運(yùn)算的數(shù)據(jù)、與執(zhí)行運(yùn)算的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)、或者對(duì)其執(zhí)行運(yùn)算的數(shù)據(jù)的地址，其中，半導(dǎo)體存儲(chǔ)器是微處理器中的存儲(chǔ)單元的部分。

電子設(shè)備還可以包括處理器，處理器包括：核心單元，被配置為通過使用數(shù)據(jù)而基于從處理器的外部輸入的命令來執(zhí)行與命令相對(duì)應(yīng)的運(yùn)算；高速緩沖存儲(chǔ)單元，被配置為儲(chǔ)存用于執(zhí)行運(yùn)算的數(shù)據(jù)、與執(zhí)行運(yùn)算的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)、或者對(duì)其執(zhí)行運(yùn)算的數(shù)據(jù)的地址；以及總線接口，連接在核心單元與高速緩沖存儲(chǔ)單元之間，并且被配置為在核心單元與高速緩沖存儲(chǔ)單元之間傳輸數(shù)據(jù)，其中，半導(dǎo)體存儲(chǔ)器為處理器中的高速緩沖存儲(chǔ)單元的部分。

電子設(shè)備還可以包括處理系統(tǒng)，處理系統(tǒng)包括：處理器，被配置為將由處理器接收到的命令解碼，以及基于將命令解碼的結(jié)果來控制針對(duì)信息的操作；輔助存儲(chǔ)器件，被配置為儲(chǔ)存用于解碼命令的程序和信息；主存儲(chǔ)器件，被配置為從輔助存儲(chǔ)器件調(diào)用程序和信息并儲(chǔ)存程序和信息，使得處理器在執(zhí)行程序時(shí)能夠使用程序和信息來執(zhí)行操作；以及接口器件，被配置為執(zhí)行處理器、輔助存儲(chǔ)器件和主存儲(chǔ)器件中的至少一個(gè)與外部之間的通信，其中，半導(dǎo)體存儲(chǔ)器為處理系統(tǒng)中的輔助存儲(chǔ)器件或主存儲(chǔ)器件的部分。

電子設(shè)備還可以包括數(shù)據(jù)儲(chǔ)存系統(tǒng)，數(shù)據(jù)儲(chǔ)存系統(tǒng)包括：儲(chǔ)存器件，被配置為儲(chǔ)存數(shù)據(jù)，并且無論電源如何均保存儲(chǔ)存的數(shù)據(jù)；控制器，被配置為根據(jù)從外部輸入的命令來控制數(shù)據(jù)輸入至儲(chǔ)存器件和從儲(chǔ)存器件輸出數(shù)據(jù)；暫時(shí)儲(chǔ)存器件，被配置為暫時(shí)地儲(chǔ)存在儲(chǔ)存器件與外部之間交換的數(shù)據(jù)；以及接口，被配置為執(zhí)行儲(chǔ)存器件、控制器和暫時(shí)儲(chǔ)存器件中的至少一個(gè)與外部之間的通信，其中，半導(dǎo)體存儲(chǔ)器為數(shù)據(jù)儲(chǔ)存系統(tǒng)中的儲(chǔ)存器件或暫時(shí)儲(chǔ)存器件的部分。

電子設(shè)備還可以包括存儲(chǔ)系統(tǒng)，存儲(chǔ)系統(tǒng)包括：存儲(chǔ)器，被配置為儲(chǔ)存數(shù)據(jù)，并且無論電源如何均保存儲(chǔ)存的數(shù)據(jù)；存儲(chǔ)器控制器，被配置為根據(jù)從外部輸入的命令來控制數(shù)據(jù)輸入至存儲(chǔ)器和從存儲(chǔ)器輸出數(shù)據(jù)；緩沖存儲(chǔ)器，被配置為緩沖在存儲(chǔ)器與外部之間交換的數(shù)據(jù)；以及接口，被配置為執(zhí)行存儲(chǔ)器、存儲(chǔ)器控制器和緩沖存儲(chǔ)器中的至少一個(gè)與外部之間的通信，其中，半導(dǎo)體存儲(chǔ)器為存儲(chǔ)系統(tǒng)中的存儲(chǔ)器或緩沖存儲(chǔ)器的部分。

在另一個(gè)實(shí)施方式中，電子設(shè)備可以包括可變電阻元件，可變電阻元件包括：自由磁性層，具有可變的磁化方向，并且在自由磁性層中對(duì)于不同的磁化方向呈現(xiàn)出不同的電阻值；以及下層，形成為與可變電阻元件的自由磁性層直接接觸，并且包括具有不同的晶體結(jié)構(gòu)的多個(gè)材料層。下層可以包括具有FCC(面心立方)晶體結(jié)構(gòu)的第一材料層，以及具有NaCl晶體結(jié)構(gòu)的第二材料層。

此外，在根據(jù)本實(shí)施方式的電子設(shè)備中，下層還可以包括除塵層，除塵層插入在第一材料層與第二材料層之間，并且具有纖維鋅礦晶體結(jié)構(gòu)。除塵層可以在預(yù)定范圍內(nèi)盡可能厚地形成。

此外，在根據(jù)本實(shí)施方式的電子設(shè)備中，下層還可以包括除塵層，除塵層插入在第二材料層和自由磁性層之間，并且具有纖維鋅礦晶體結(jié)構(gòu)。除塵層可以在預(yù)定范圍內(nèi)盡可能薄地形成。

除塵層可以包括氮化鋁(AlN)、碘化銀(AgI)、氧化鋅(ZnO)、硫酸鎘(CdS)、硒化鎘(CdSe)、碳化硅(SiC)、氮化鎵(GaN)或氮化硼(BN)。第一材料層可以包括具有FCC晶體結(jié)構(gòu)的金屬氮化物。第一材料層可以包括氮化鋯(ZrN)、氮化鉿(HfN)、氮化鈦(TiN)或氮化鉬(MoN)。第二材料層可以包括具有NaCl晶體結(jié)構(gòu)的金屬氧化物。第二材料層可以包括氧化鎂(MgO)或氧化鋯(ZrO)。自由磁性層可以是與下層不同的晶體結(jié)構(gòu)。第一磁性層可以具有BCC(體心立方)晶體結(jié)構(gòu)。

在附圖、說明書和權(quán)利要求書中更詳細(xì)地描述了這些和其它方面、實(shí)施方式以及相關(guān)的優(yōu)點(diǎn)。

附圖說明

圖1為圖示根據(jù)本公開的第一實(shí)施方式的可變電阻元件的截面圖。

圖2為圖示根據(jù)本公開的第二實(shí)施方式的可變電阻元件的截面圖。

圖3為圖示在自由層(free layer)中的磁各向異性場中的變化的示圖，所述的變化取決于根據(jù)本公開的圖1和圖2的兩個(gè)不同的實(shí)施方式的可變電阻元件的除塵層(dusting layer)的厚度。

圖4為圖示根據(jù)本公開的實(shí)施方式的存儲(chǔ)器件及其制造方法的截面圖。

圖5為圖示根據(jù)本公開的另一實(shí)施方式的存儲(chǔ)器件及其制造方法的截面圖。

圖6為基于公開的技術(shù)實(shí)施存儲(chǔ)電路的微處理器的配置圖的示例。

圖7為基于公開的技術(shù)實(shí)施存儲(chǔ)電路的處理器的配置圖的示例。

圖8為基于公開的技術(shù)實(shí)施存儲(chǔ)電路的系統(tǒng)的配置圖的示例。

圖9為基于公開的技術(shù)實(shí)施存儲(chǔ)電路的數(shù)據(jù)儲(chǔ)存系統(tǒng)的配置圖的示例。

圖10為基于公開的技術(shù)實(shí)施存儲(chǔ)電路的存儲(chǔ)系統(tǒng)的配置圖的示例。

具體實(shí)施方式

以下參照附圖詳細(xì)描述公開的技術(shù)的各種示例和實(shí)施方式。

附圖可以不必按比例繪制，并且在一些情況下，為了清楚地示出所描述的示例或者實(shí)施方式的某些特征可能已經(jīng)夸大附圖中的至少一些結(jié)構(gòu)的比例。在附圖和描述中呈現(xiàn)了多層結(jié)構(gòu)中具有兩層或多個(gè)層的特定示例，所示的這些層的相對(duì)位置關(guān)系或者布置層的順序反映了所述或所示示例的特定實(shí)施方式，并且不同的相對(duì)位置關(guān)系或者布置層的順序也是可能的。另外，所述或所示的多層結(jié)構(gòu)的示例可以不反映在該特定多層結(jié)構(gòu)中存在的所有層(例如，一個(gè)或更多個(gè)額外層可以存在于兩個(gè)所示層之間)。作為特定示例，當(dāng)所述或所示多層結(jié)構(gòu)中的第一層被稱為在第二層“上”或“之上”或者在襯底“上”或“之上”時(shí)，第一層不僅可以直接形成在第二層或襯底上，還可以表示在第一層與第二層或襯底之間可以存在一個(gè)或更多個(gè)其他中間層的結(jié)構(gòu)。

本公開的以下實(shí)施方式將要提供一種包括具有改善性能的可變電阻元件的半導(dǎo)體存儲(chǔ)器以及一種包括所述半導(dǎo)體存儲(chǔ)器的電子設(shè)備。在此，可變電阻元件可以意指一種能夠響應(yīng)于所施加的偏置(例如，電流或電壓)而在不同的電阻狀態(tài)之間切換的元件。因此，具有改善性能的可變電阻元件可以意指具有不同電阻狀態(tài)之間的改善的切換特性的可變電阻元件。

圖1為圖示根據(jù)本公開的實(shí)施方式的示例性可變電阻元件的截面圖，而圖2為圖示根據(jù)本公開的另一實(shí)施方式的示例性可變電阻元件的截面圖。

如圖1和圖2所示，根據(jù)本公開的實(shí)施方式的可變電阻元件100可以包括磁隧道結(jié)(MTJ)結(jié)構(gòu)，磁隧道結(jié)(MTJ)結(jié)構(gòu)包括具有可變磁化方向的第一磁性層、具有釘扎(pinned)磁化方向的第二磁性層以及插入在第一磁性層與第二磁性層之間的隧道阻擋層130。在此，第一磁性層可以為或包括自由層120，而第二磁性層可以為或包括釘扎層140。

在MTJ結(jié)構(gòu)中，因?yàn)樽杂蓪?20的磁化方向是可變的并且能夠通過將電流或電壓施加至MTJ而引起變化來改變，因此MTJ的電阻或MTJ中的電阻隨著可變電阻而變化，并且根據(jù)自由層120的磁化相對(duì)于釘扎層140的固定磁化方向的相對(duì)方向而呈現(xiàn)出不同的電阻值，使得MTJ針對(duì)自由層120的不同磁化方向而呈現(xiàn)出不同的電阻狀態(tài)。因此，自由層120的磁化方向和釘扎層140的磁化方向的不同的相對(duì)方向能夠用于表示不同的數(shù)據(jù)或數(shù)據(jù)位，并且自由層120可以根據(jù)其磁化方向來實(shí)際地儲(chǔ)存數(shù)據(jù)。因此，自由層120可以被稱為儲(chǔ)存層。自由層120的磁化方向可以通過自旋轉(zhuǎn)移力矩來改變。因 為釘扎層140的磁化方向是釘扎的，所以釘扎層140可以與自由層120相比較并且被稱為參考層。隧道阻擋層130可以用來通過電子隧穿來改變自由層120的磁化方向。在一些實(shí)施方式中，自由層120和釘扎層140可以具有與每層的表面垂直的磁化方向。例如，如附圖中箭頭所指示的，自由層120的磁化方向可以在向下方向和向上方向之間變化，而釘扎層140的磁化方向可以被固定為向上方向。在其它實(shí)施方式中，自由層和釘扎層可以配置為使它們的磁化方向平行于MTJ中的層。

響應(yīng)于施加至可變電阻元件100的電壓或電流，自由層120的磁化方向可以被改變以便與釘扎層140的磁化方向平行或反向平行。因此，可變電阻元件100可以在低電阻狀態(tài)與高電阻狀態(tài)之間切換，以儲(chǔ)存不同的數(shù)據(jù)。即，可變電阻元件100可以用作存儲(chǔ)元件。

自由層120和釘扎層140中的每個(gè)可以具有包括鐵磁材料的單層結(jié)構(gòu)或多層結(jié)構(gòu)。在此，與下述的下層110接觸的自由層120可以具有BCC(體心立方)晶體結(jié)構(gòu)。在這種結(jié)構(gòu)設(shè)計(jì)下，自由層120的磁各向異性可以由于下層110而被改善。

在一些實(shí)施方式中，自由層120和釘扎層140中的每個(gè)可以包括合金，所述合金的主要成分為鐵(Fe)、鎳(Ni)或鈷(Co)，諸如，鈷鐵硼(Co-Fe-B)合金、鈷鐵硼X(Co-Fe-B-X)合金(在此,X可以為或包括：鋁(Al)、硅(Si)、鈦(Ti)、釩(V)、鉻(Cr)、Ni、鎵(Ga)、鍺(Ge)、鋯(Zr)、鈮(Nb)、鉬(Mo)、鈀(Pd)、銀(Ag)、鉿(Hf)、鉭(Ta)、鎢(W)或鉑(Pt))、鐵鉑(Fe-Pt)合金、鐵鈀(Fe-Pd)合金、鈷鈀(Co-Pd)合金、鈷鉑(Co-Pt)合金、鐵鎳鉑(Fe-Ni-Pt)合金、鈷鐵鉑(Co-Fe-Pt)合金、鈷鎳鉑(Co-Ni-Pt)合金、鐵鈀(Fe-Pd)合金、鈷鈀(Co-Pd)合金、鈷鉑(Co-Pt)合金、鐵鎳鉑(Fe-Ni-Pt)合金、鈷鐵鉑(Co-Fe-Pt)合金或鈷鎳鉑(Co-Ni-Pt)合金等。自由層120和釘扎層140中的每個(gè)可以包括Co/Pt或Co/Pd等的層疊結(jié)構(gòu)，或者磁性材料和非磁性材料的交替層疊結(jié)構(gòu)。隧道阻擋層130可以包括絕緣氧化物，例如，氧化鎂(MgO)、氧化鈣(CaO)、氧化鍶(SrO)、氧化鈦(TiO)、氧化釩(VO)或氧化鈮(NbO)等。

在一些實(shí)施方式中，根據(jù)該實(shí)施方式的可變電阻元件100還可以包括執(zhí)行各種功能的一個(gè)或更多個(gè)的額外層，以改善MTJ結(jié)構(gòu)的性能。例如，可變電阻元件的一個(gè)實(shí)施方式包括下層110、間隔層150、磁校正層160和覆蓋層170。然而，本公開不限于此，其它實(shí)施方式也是可能的。

下層110可以用于改善設(shè)置在下層110之上的層(例如，自由層120)的特性。這是因?yàn)樵谀撤N程度上自由層120的材料和下層110之下的基礎(chǔ)材料(例如，襯底)趨向于為具有不同材料結(jié)構(gòu)的不同材料，且這種差異能夠不利地影響著自由層120的最終結(jié)構(gòu)?；谶@種差異，下層110被特別地設(shè)計(jì)為提供一種接口結(jié)構(gòu)，以減輕對(duì)自由層120 的這種不利影響。在這種設(shè)計(jì)下，由下層110改善的特性可以為自由層120的磁各向異性。下層110可以包括多個(gè)材料層，并且多個(gè)材料層的每個(gè)可以具有彼此不同的晶體結(jié)構(gòu)。此外，多個(gè)材料層的晶體結(jié)構(gòu)可以與自由層120的晶體結(jié)構(gòu)不同。在一些實(shí)施方式中，多個(gè)材料層中的任何一個(gè)可以包括除塵層。作為參考，在材料科學(xué)中，“除塵”經(jīng)常意指收集未直接彼此綁定的粒子或粒子簇以形成連續(xù)的材料層或結(jié)構(gòu)。反而，“除塵層”是一種由粒子或粒子簇組成的層，該粒子或粒子簇彼此相當(dāng)松散地定位而在它們之間沒有結(jié)合任何材料，或多或少像骯臟的房間中的表面上的灰塵層。例如，除塵層可以具有薄膜，該薄膜具有在一個(gè)原子直徑內(nèi)的非常小的厚度或者更小。例如，除塵層可以具有具有1nm或更小的厚度的薄膜。在一些實(shí)施方式中，除塵層可以具有間斷地布置了原子的薄膜。

在一些實(shí)施方式中，下層110可以包括第一材料層111、第二材料層112和第三材料層113，且第三材料層113可以為或包括除塵層。第二材料層112可以設(shè)置在第一材料層111之上，以及第三材料層113可以插入在第一材料層111與第二材料層112之間，諸如圖1中的配置，在其中，自由層120形成在第二材料層112的頂部上而不與第二材料層112下面的除塵層113直接接觸。在圖2的不同配置中，除塵層位于第一材料層111和第二材料層112的頂部上，并且在第二材料層112與自由層120之間，以直接地位于自由層120之下。針對(duì)下層110的這兩種不同的配置被設(shè)計(jì)用于在自由層120與下層110下面的材料結(jié)構(gòu)之間提供一種接口材料結(jié)構(gòu)。

第一材料層111可以用于改善關(guān)于設(shè)置在第一材料層111之上的層(例如，第二材料層112)的晶體取向。因此，第一材料層111可以具有FCC(面心立方)晶體結(jié)構(gòu)。在一些實(shí)施方式中,第一材料層111可以包括具有FCC晶體結(jié)構(gòu)的金屬氮化物。例如，第一材料層111可以包括氮化鋯(ZrN)、氮化鉿(HfN)、氮化鈦(TiN)或氮化鉬(MoN)。

第二材料層112可以用于改善關(guān)于設(shè)置在第二材料層112之上的層(例如，自由層120)的晶體取向。因此，第二材料層112可以具有NaCl晶體結(jié)構(gòu)。在一些實(shí)施方式中,第二材料層112可以包括具有NaCl晶體結(jié)構(gòu)的金屬氧化物。例如，第二材料層112可以包括氧化鎂(MgO)或氧化鋯(ZrO)。

第三材料層113可以用于減少設(shè)置在圖1和圖2的兩種設(shè)計(jì)中的第三材料層113之上和之下的層之間的晶格失配，但是第三材料層113在兩種不同的設(shè)計(jì)中具有不同的作用。對(duì)于兩種設(shè)計(jì)，第三材料層113可以具有纖維鋅礦晶體結(jié)構(gòu)。在一些實(shí)施方式中，第三材料層113可以包括具有纖維鋅礦晶體結(jié)構(gòu)的氮化鋁(AlN)、碘化銀(AgI)、氧化鋅(ZnO)、硫酸鎘(CdS)、硒化鎘(CdSe)、碳化硅(SiC)、氮化鎵(GaN)或氮化硼(BN)。

參見圖1中的下層110的第一實(shí)施方式，在其中，如可變電阻元件100的順序?qū)盈B 結(jié)構(gòu)以及具有包括第一材料層111、第三材料層113和第二材料層112的多層層疊結(jié)構(gòu)的下層110所示，第二材料層112與自由層120直接接觸，第三材料層113可以用于減少第一材料層111與第二材料層112之間的晶格失配。即，第三材料層113可以用于改善下層110的整體結(jié)構(gòu)的晶體取向。由于下層110可以用作關(guān)于自由層120的種子層，因此當(dāng)下層110的晶體取向被改善時(shí)，能夠改善自由層120的結(jié)晶度。因此，能夠改善自由層120的磁各向異性。在一些實(shí)施例中，當(dāng)例如可以為除塵層的第三材料層113插入在第一材料層111與第二材料層112之間時(shí)，第三材料層113優(yōu)選地具有在預(yù)定范圍內(nèi)的盡可能大的厚度。在此，預(yù)定范圍可以意指使第三材料層113能夠用作除塵層的厚度，例如1nm或更小的厚度。這將參照圖3來進(jìn)一步解釋。

然后，參見圖2中的下層110的第二實(shí)施方式，在其中，如可變電阻元件100的順序?qū)盈B結(jié)構(gòu)以及包括第一材料層111、第二材料層112和第三材料層113的多層層疊結(jié)構(gòu)的下層110所示，第三材料層113(例如，除塵層)與自由層120直接接觸，第三材料層113(例如，除塵層)可以用于減少第二材料層112與自由層120之間的晶格失配。因此，能夠減少下層110與自由層120之間的界面處的晶格失配，從而改善自由層120的結(jié)晶度。因此，能夠改善自由層120的磁各向異性。在一些實(shí)施方式中，當(dāng)?shù)谌牧蠈?13(例如，除塵層)插入在第二材料層112與自由層120之間時(shí)，第三材料層113優(yōu)選地具有在預(yù)定范圍內(nèi)的盡可能小的厚度。這也將參照圖3來進(jìn)一步解釋。

磁校正層160可以用于抵消或減小由釘扎層140產(chǎn)生的雜散場的影響。在這種情況下，釘扎層140的雜散場對(duì)自由層120的影響被降低，使得自由層120內(nèi)的偏置磁場能夠被減小。磁校正層160可以具有與釘扎層140的磁化方向反向平行的磁化方向。在實(shí)施方式中，當(dāng)釘扎層140的磁化方向?yàn)橄蛏戏较驎r(shí)，磁校正層160的磁化方向可以為向下方向。相反，當(dāng)釘扎層140的磁化方向?yàn)橄蛳路较驎r(shí)，磁校正層160的磁化方向可以為向上方向。同時(shí),磁校正層160可以具有與釘扎層140的磁化方向平行的磁化方向。

間隔層150可以插入在磁校正層160與釘扎層140之間，并且用于提供它們之間的層間交換耦合。間隔層150可以包括諸如鉻(Cr)、釕(Ru)、銥(Ir)或銠(Rh)等的金屬非磁性材料。

覆蓋層170可以用作用于將可變電阻元件100圖案化的硬掩模。覆蓋層170可以包括諸如金屬等的各種導(dǎo)電材料。

根據(jù)上述本公開的實(shí)施方式的可變電阻元件100包括下層110，下層110包括具有不同的晶體結(jié)構(gòu)的多個(gè)材料層，以改善可變電阻元件100的特性。

圖3為圖示自由層中的磁各向異性場的變化的示圖，該變化取決于根據(jù)本公開的實(shí)施方式的可變電阻元件中的除塵層的厚度。

在圖3中，水平軸線表示除塵層的厚度，即，第三材料層113的厚度，而垂直軸線表示自由層120中的標(biāo)準(zhǔn)化的磁各向異性場(HK)。為了獲得圖3所必要的數(shù)據(jù)，氮化鋁(AlN)已經(jīng)用于第三材料層113。對(duì)比示例表示下層110不包括第三材料層113的情況。

參見圖1至圖3，當(dāng)下層110具有多層層疊結(jié)構(gòu)(在該多層層疊結(jié)構(gòu)中，第一材料層111、第三材料層113和第二材料層112以第二材料層112與自由層120直接接觸的方式順序?qū)盈B)時(shí)，能夠確認(rèn)隨著第一材料層111與第二材料層112之間的第三材料層113的厚度在除塵層的厚度范圍(例如，從大約至大約)內(nèi)增加，自由層120的磁各向異性被改善。圖3中的測試結(jié)果表明了圖1中的下層110的這個(gè)方面。

在圖2的另一下層設(shè)計(jì)(在該下層設(shè)計(jì)中，下層110具有多層層疊結(jié)構(gòu)，該多層層疊結(jié)構(gòu)具有以第三材料層113直接位于自由層120下面且位于層111和112的頂部上的方式來順序?qū)盈B的第一材料層111、第二材料層112和第三材料層113)中，能夠確認(rèn)隨著第三材料層113的厚度在可以由除塵層表示的厚度范圍(即，預(yù)定范圍)內(nèi)減少，自由層120的磁各向異性被改善。圖3中的測試結(jié)果表明了圖1中的下層110的這個(gè)方面。

由圖3可以認(rèn)識(shí)到：自由層120的磁各向異性場的數(shù)值根據(jù)第三材料層113的位置而隨第三材料層113的厚度不同地變化。這是因?yàn)樵O(shè)置在第三材料層113之下的材料層的晶體結(jié)構(gòu)根據(jù)第三材料層113的位置而變化。當(dāng)?shù)谌牧蠈?13形成在第一材料層111之上時(shí)，設(shè)置在第三材料層113之下的第一材料層111具有FCC晶體結(jié)構(gòu)。然而，當(dāng)?shù)谌牧蠈?13形成在第二材料層112之上時(shí)，設(shè)置在第三材料層113之下的第二材料層112具有NaCl晶體結(jié)構(gòu)。同樣地，由于設(shè)置在第三材料層113之下的材料層的晶體結(jié)構(gòu)彼此不同，因此自由層120的結(jié)晶度在兩種情況下已經(jīng)被不同影響所影響。

根據(jù)實(shí)施方式，可以改善可變電阻元件的特性，因而改善包括可變電阻元件的半導(dǎo)體存儲(chǔ)器以及包括半導(dǎo)體器件的電子設(shè)備的特性。

為了形成單元陣列，可以提供多個(gè)根據(jù)本公開的實(shí)施方式的可變電阻元件，例如，圖1的可變電阻元件100。單元陣列可以包括諸如線或元件等的各種組件，以驅(qū)動(dòng)可變電阻元件100。這將參照圖4和圖5來示例性地描述。

圖4為圖示根據(jù)本公開的實(shí)施方式的示例性存儲(chǔ)器件及其制造方法的截面圖。

參見圖4，本實(shí)施方式的存儲(chǔ)器件可以包括襯底500、下接觸520、可變電阻元件100和上接觸550。襯底500可以包括所需的特定結(jié)構(gòu)(未示出)，例如，控制對(duì)可變電阻元件100的訪問的晶體管。下接觸520可以設(shè)置在襯底500之上，并且將可變電阻元件100的下端與襯底500的一部分(例如，晶體管的漏極)耦接。上接觸550可以設(shè)置在可變電阻元件100之上，并且將可變電阻元件100的上端與特定線(未示出)(例如， 位線)耦接。

以上的存儲(chǔ)器件可以通過以下過程來制造。

首先，可以提供在其中形成了晶體管的襯底500，然后，可以在襯底500之上形成第一層間電介質(zhì)層510。隨后，可以通過選擇性地刻蝕第一層間電介質(zhì)層510以形成暴露襯底500的一部分的孔且用導(dǎo)電材料填充孔來形成下接觸520。然后，可以通過在第一層間電介質(zhì)層510和下接觸520之上形成可變電阻元件100的材料層且選擇性地刻蝕材料層來形成可變電阻元件100?？梢酝ㄟ^用絕緣材料填充可變電阻元件100之中的空間來形成第二層間電介質(zhì)層530。然后，可以在可變電阻元件100和第二層間電介質(zhì)層530之上形成第三層間電介質(zhì)層540，然后，可以形成穿透第三層間電介質(zhì)層530并且耦接至可變電阻元件100的上端的上接觸550。

在本實(shí)施方式的存儲(chǔ)器件中，包括在可變電阻元件100中的所有層可以具有彼此對(duì)齊的側(cè)壁。這是因?yàn)榭勺冸娮柙?00可以通過使用單個(gè)掩模的刻蝕工藝來形成。

然而，與圖4的實(shí)施方式不同，可以獨(dú)立地將可變電阻元件100的一部分和可變電阻元件100的剩余部分圖案化。這將在圖5中示例性地示出。

圖5為圖示根據(jù)本公開的另一實(shí)施方式的存儲(chǔ)器件及其制造方法的截面圖。將主要描述與圖4的實(shí)施方式的區(qū)別。

參見圖5，在本實(shí)施方式的存儲(chǔ)器件中，可變電阻元件100的一部分(例如，下層110)可以具有與可變電阻元件100的剩余層的側(cè)壁不對(duì)齊的側(cè)壁。下層110可以具有與下接觸620的側(cè)壁對(duì)齊的側(cè)壁。

以上的存儲(chǔ)器件可以通過以下過程來制造。

首先，可以在襯底600之上形成第一層間電介質(zhì)層610，然后，可以通過選擇性地刻蝕第一層間電介質(zhì)層610來形成暴露襯底600的一部分的孔H。然后，可以形成填充在孔H的下部的下接觸620。具體地，可以通過以下過程來形成下接觸620：形成覆蓋在其中形成了孔H的產(chǎn)生結(jié)構(gòu)(resultant structure)的導(dǎo)電材料，以及通過回蝕工藝(etch back process)等去除導(dǎo)電材料的一部分，直到導(dǎo)電材料具有目標(biāo)的高度。然后，可以形成填充在孔H的剩余空間中的下層110，下接觸620形成在孔H中。例如，可以通過以下過程來形成下層110：形成包括輕金屬且覆蓋在其中形成了下接觸620的產(chǎn)生結(jié)構(gòu)的材料層，以及執(zhí)行平坦化工藝，例如，CMP(化學(xué)機(jī)械拋光)工藝直到暴露第一層間電介質(zhì)層610的頂表面為止。然后，可以通過形成用于除了下層110之外的可變電阻元件100的剩余層的材料層以及選擇性地刻蝕該材料層來形成可變電阻元件100的剩余部分。以下過程實(shí)質(zhì)上與圖4的實(shí)施方式相同。

在本實(shí)施方式中，由于減小了要被刻蝕的用于形成可變電阻元件100的厚度，因此 能夠減小刻蝕工藝的難度。

而且，在本實(shí)施方式中，描述了在孔H中填充下層110的情況。然而，其它實(shí)施方式也是可能的。例如，還能夠在孔H中填充可變電阻元件100的另一部分。

根據(jù)本公開的實(shí)施方式的半導(dǎo)體存儲(chǔ)器可以應(yīng)用于各種電子設(shè)備或電子系統(tǒng)。圖6至圖10示出了能夠?qū)嵤┍疚墓_的半導(dǎo)體存儲(chǔ)器的電子設(shè)備或電子系統(tǒng)的一些示例。

參見圖6，微處理器1000可以執(zhí)行用于控制和調(diào)整一系列如下過程的任務(wù)：從各種外部設(shè)備接收數(shù)據(jù)，處理數(shù)據(jù)，以及將處理結(jié)果輸出至外部設(shè)備。微處理器1000可以包括：存儲(chǔ)單元1010、操作單元1020、控制單元1030等。微處理器1000可以是各種數(shù)據(jù)處理單元，諸如，中央處理單元(CPU)、圖形處理單元(GPU)、數(shù)字信號(hào)處理器(DSP)以及應(yīng)用處理器(AP)。

存儲(chǔ)單元1010是在微處理器1000中儲(chǔ)存數(shù)據(jù)的部件，如處理器寄存器、寄存器等。存儲(chǔ)單元1010可以包括：數(shù)據(jù)寄存器、地址寄存器、浮點(diǎn)寄存器等。此外，存儲(chǔ)單元1010可以包括各種寄存器。存儲(chǔ)單元1010可以執(zhí)行暫時(shí)地儲(chǔ)存要通過操作單元1020執(zhí)行運(yùn)算的數(shù)據(jù)、執(zhí)行運(yùn)算的結(jié)果數(shù)據(jù)以及儲(chǔ)存用于執(zhí)行運(yùn)算的數(shù)據(jù)的地址的功能。

存儲(chǔ)單元1010可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件的一個(gè)或更多個(gè)。存儲(chǔ)單元1010可以包括半導(dǎo)體存儲(chǔ)器，該半導(dǎo)體存儲(chǔ)器包括可變電阻元件?？勺冸娮柙梢园ǎ合聦?，下層包括多個(gè)材料層，該多個(gè)材料層中的每個(gè)彼此具有不同的晶體結(jié)構(gòu)；第一磁性層，第一磁性層形成在下層之上且具有可變的磁化方向；隧道阻擋層，隧道阻擋層形成在第一磁性層之上；以及第二磁性層，第二磁性層形成在隧道阻擋層之上且具有釘扎的磁化方向。下層可以包括彼此具有不同的晶體結(jié)構(gòu)的第一材料層、第二材料層和第三材料層，其中第三材料層可以包括除塵層。通過提供下層，可以改善可變電阻元件的特性。因此，可以提供具有改善的操作特性的半導(dǎo)體存儲(chǔ)器。通過此，存儲(chǔ)單元1010和微處理器1000可以具有改善的可靠性。

操作單元1020可以根據(jù)控制單元1030將命令解碼的結(jié)果來執(zhí)行四則算術(shù)運(yùn)算或者邏輯運(yùn)算。操作單元1020可以包括至少一個(gè)算術(shù)邏輯單元(ALU)等。

控制單元1030可以從存儲(chǔ)單元1010、操作單元1020以及微處理器1000的外部設(shè)備接收信號(hào)，執(zhí)行命令的提取、解碼以及控制微處理器1000的信號(hào)的輸入和輸出，以及執(zhí)行由程序表示的處理。

根據(jù)本實(shí)施方式的微處理器1000可以額外地包括高速緩沖存儲(chǔ)單元1040，高速緩沖存儲(chǔ)單元1040能夠暫時(shí)地儲(chǔ)存要從外部設(shè)備而不是存儲(chǔ)單元1010輸入的數(shù)據(jù)或者要輸出至外部設(shè)備的數(shù)據(jù)。在這種情況下，高速緩沖存儲(chǔ)單元1040可以經(jīng)由總線接口1050與存儲(chǔ)單元1010、操作單元1020以及控制單元1030交換數(shù)據(jù)。

圖7為基于本文公開的技術(shù)實(shí)施存儲(chǔ)電路的處理器的配置圖的示例。

參見圖7，處理器1100可以通過包括除了微處理器執(zhí)行任務(wù)的功能之外的各種功能來改善性能并實(shí)現(xiàn)多功能性，該任務(wù)用于控制和調(diào)整一系列如下過程：從各種外部設(shè)備接收數(shù)據(jù)，處理數(shù)據(jù)，以及將處理結(jié)果輸出至外部設(shè)備。處理器1100可以包括：用作微處理器的核心單元1110、用于暫時(shí)地儲(chǔ)存數(shù)據(jù)的高速緩沖存儲(chǔ)單元1120、以及用于在內(nèi)部設(shè)備與外部設(shè)備之間傳輸數(shù)據(jù)的總線接口1130。處理器1100可以包括各種片上系統(tǒng)(SoC)，諸如，多核處理器、圖形處理單元(GPU)以及應(yīng)用處理器(AP)。

本實(shí)施方式的核心單元1110是對(duì)從外部設(shè)備輸入的數(shù)據(jù)執(zhí)行算術(shù)邏輯運(yùn)算的部件，且可以包括：存儲(chǔ)單元1111、操作單元1112以及控制單元1113。

存儲(chǔ)單元1111是在處理器1100中儲(chǔ)存數(shù)據(jù)的部件，如處理器寄存器、寄存器等。存儲(chǔ)單元1111可以包括：數(shù)據(jù)寄存器、地址寄存器、浮點(diǎn)寄存器等。此外，存儲(chǔ)單元1111可以包括各種寄存器。存儲(chǔ)單元1111可以執(zhí)行暫時(shí)地儲(chǔ)存要通過操作單元1112執(zhí)行運(yùn)算的數(shù)據(jù)、執(zhí)行運(yùn)算的結(jié)果數(shù)據(jù)以及儲(chǔ)存用于執(zhí)行運(yùn)算的數(shù)據(jù)的地址的功能。操作單元1112是在處理器1100中執(zhí)行運(yùn)算的部件。操作單元1112可以根據(jù)控制器1113將命令解碼的結(jié)果等來執(zhí)行四則算術(shù)運(yùn)算和邏輯運(yùn)算。操作單元1112可以包括至少一個(gè)算術(shù)邏輯單元(ALU)等?？刂茊卧?113可以從存儲(chǔ)單元1111、操作單元1112以及處理器1100的外部設(shè)備接收信號(hào)，執(zhí)行命令的提取、解碼、控制處理器1100的信號(hào)的輸入和輸出，以及執(zhí)行由程序表示的處理。

高速緩沖存儲(chǔ)單元1120是暫時(shí)地儲(chǔ)存數(shù)據(jù)以補(bǔ)償以高速操作的核心單元1110與以低速操作的外部設(shè)備之間的數(shù)據(jù)處理速度的差異的部件。高速緩沖存儲(chǔ)單元1120可以包括：主儲(chǔ)存部1121、二級(jí)儲(chǔ)存部1122以及三級(jí)儲(chǔ)存部1123。通常，高速緩沖存儲(chǔ)單元1120包括主儲(chǔ)存部1121和二級(jí)儲(chǔ)存部1122，且在需要高儲(chǔ)存容量的情況下可以包括三級(jí)儲(chǔ)存部1123。根據(jù)情況需要，高速緩沖存儲(chǔ)單元1120可以包括增加數(shù)量的儲(chǔ)存部。也就是說，可以根據(jù)設(shè)計(jì)來改變包括在高速緩沖存儲(chǔ)單元1120中的儲(chǔ)存部的數(shù)量。主儲(chǔ)存部1121、二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123儲(chǔ)存和區(qū)別數(shù)據(jù)的速度可以相同或不同。在各個(gè)儲(chǔ)存部1121、1122和1123的速度不同的情況下，主儲(chǔ)存部1121的速度可以最大。高速緩沖存儲(chǔ)單元1120中的主儲(chǔ)存部1121、二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123中的至少一個(gè)儲(chǔ)存部可以包括根據(jù)實(shí)施方式的一個(gè)或更多個(gè)上述半導(dǎo)體器件。例如，高速緩沖存儲(chǔ)單元1120可以包括半導(dǎo)體存儲(chǔ)器，該半導(dǎo)體存儲(chǔ)器包括可變電阻元件?？勺冸娮柙梢园ǎ合聦樱聦影ǘ鄠€(gè)材料層，該多個(gè)材料層中的每個(gè)彼此具有不同的晶體結(jié)構(gòu)；第一磁性層，第一磁性層形成在下層之上且具有可變的磁化方向；隧道阻擋層，隧道阻擋層形成在第一磁性層之上；以及第二磁性層，第二磁性層形成在隧道阻擋層之上且具有釘扎的磁化方向。下層可以包括彼此具有不同的晶體結(jié)構(gòu)的第一材料層、第二 材料層和第三材料層，其中第三材料層可以包括除塵層。通過提供下層，可以改善可變電阻元件的特性。因此，可以提供具有改善的操作特性的半導(dǎo)體存儲(chǔ)器。通過此，高速緩沖存儲(chǔ)單元1120和處理器1100可以具有改善的可靠性。

雖然，在圖7中示出了所有的主儲(chǔ)存部1121、二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123都配置在高速緩沖存儲(chǔ)單元1120的內(nèi)部，但是要注意的是，高速緩沖存儲(chǔ)單元1120的所有的主儲(chǔ)存部1121、二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123可以配置在核心單元1110的外部，并且可以補(bǔ)償核心單元1110與外部設(shè)備之間的數(shù)據(jù)處理速度的差異。同時(shí)，要注意的是，高速緩沖存儲(chǔ)單元1120的主儲(chǔ)存部1121可以設(shè)置在核心單元1110的內(nèi)部，而二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123可以配置在核心單元1110的外部，以加強(qiáng)對(duì)數(shù)據(jù)處理速度的差異進(jìn)行補(bǔ)償?shù)墓δ?。在另一個(gè)實(shí)施方式中，主儲(chǔ)存部1121和二級(jí)儲(chǔ)存部1122可以設(shè)置在核心單元1110的內(nèi)部，而三級(jí)儲(chǔ)存部1123可以設(shè)置在核心單元1110的外部。

總線接口1130是連接核心單元1110、高速緩沖存儲(chǔ)單元1120和外部設(shè)備且允許有效地傳輸數(shù)據(jù)的部件。

根據(jù)本實(shí)施方式的處理器1100可以包括多個(gè)核心單元1110，且多個(gè)核心單元1110可以共享高速緩沖存儲(chǔ)單元1120。多個(gè)核心單元1110和高速緩沖存儲(chǔ)單元1120可以被直接地連接或者經(jīng)由總線接口1130來連接?？梢圆捎门c核心單元1110的上述配置相同的方式來配置多個(gè)核心單元1110。在處理器1100包括多個(gè)核心單元1110的情況下，高速緩沖存儲(chǔ)單元1120的主儲(chǔ)存部1121可以對(duì)應(yīng)于多個(gè)核心單元1110的數(shù)量而配置在每個(gè)核心單元1110中，而二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123可以以經(jīng)由總線接口1130被共享的方式而配置在多個(gè)核心單元1110的外部。主儲(chǔ)存部1121的處理速度可以比二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123的處理速度大。在另一個(gè)實(shí)施方式中，主儲(chǔ)存部1121和二級(jí)儲(chǔ)存部1122可以對(duì)應(yīng)于多個(gè)核心單元1110的數(shù)量而配置在每個(gè)核心單元1110中，而三級(jí)儲(chǔ)存部1123可以以經(jīng)由總線接口1130被共享的方式而配置在多個(gè)核心單元1110的外部。

根據(jù)本實(shí)施方式的處理器1100還可以包括：嵌入式存儲(chǔ)單元1140，嵌入式存儲(chǔ)單元1140儲(chǔ)存數(shù)據(jù)；通信模塊單元1150，通信模塊單元1150能夠以有線或無線的方式將數(shù)據(jù)傳輸至外部設(shè)備和從外部設(shè)備接收數(shù)據(jù)；存儲(chǔ)器控制單元1160，存儲(chǔ)器控制單元1160驅(qū)動(dòng)外部存儲(chǔ)設(shè)備；以及媒體處理單元1170，媒體處理單元1170處理在處理器1100中處理的數(shù)據(jù)或者從外部輸入設(shè)備輸入的數(shù)據(jù)且將處理的數(shù)據(jù)輸出至外部接口設(shè)備等。此外，處理器1100可以包括多個(gè)各種模塊和器件。在這種情況下，增加的多個(gè)模塊可以經(jīng)由總線接口1130與核心單元1110和高速緩沖存儲(chǔ)單元1120交換數(shù)據(jù)以及彼此交換數(shù)據(jù)。

嵌入式存儲(chǔ)單元1140不僅可以包括易失性存儲(chǔ)器，還可以包括非易失性存儲(chǔ)器。 易失性存儲(chǔ)器可以包括：DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)、移動(dòng)DRAM、SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)、以及具有與上述存儲(chǔ)器相似功能的存儲(chǔ)器等。非易失性存儲(chǔ)器可以包括：ROM(只讀存儲(chǔ)器)、或非(NOR)快閃存儲(chǔ)器、與非(NAND)快閃存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器(STTRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)、具有相似功能的存儲(chǔ)器。

通信模塊單元1150可以包括能夠與有線網(wǎng)絡(luò)連接的模塊、能夠與無線網(wǎng)絡(luò)連接的模塊以及能夠與有線網(wǎng)絡(luò)和無線網(wǎng)絡(luò)二者連接的模塊。有線網(wǎng)絡(luò)模塊可以包括諸如經(jīng)由傳輸線來發(fā)送和接收數(shù)據(jù)的各種設(shè)備的局域網(wǎng)(LAN)、通用串行總線(USB)、以太網(wǎng)、電力線通信(PLC)等。無線通信模塊可以包括諸如在不需要傳輸線的情況下發(fā)送和接收數(shù)據(jù)的各種設(shè)備的紅外數(shù)據(jù)協(xié)會(huì)(IrDA)、碼分多址(CDMA)、時(shí)分多址(TDMA)、頻分多址(FDMA)、無線LAN、Zigbee、泛在傳感器網(wǎng)絡(luò)(USN)、藍(lán)牙、射頻識(shí)別(RFID)、長期演進(jìn)(LTE)、近場通信(NFC)、無線寬帶互聯(lián)網(wǎng)(Wibro)、高速下行鏈路分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)等。

存儲(chǔ)器控制單元1160管理和處理根據(jù)不同的通信標(biāo)準(zhǔn)操作的在處理器1100與外部儲(chǔ)存設(shè)備之間傳送的數(shù)據(jù)。存儲(chǔ)器控制單元1160可以包括各種存儲(chǔ)器控制器，例如可以控制IDE(集成設(shè)備電路)、SATA(串行高級(jí)技術(shù)附件)、SCSI(小型計(jì)算機(jī)系統(tǒng)接口)、RAID(獨(dú)立磁盤的冗余陣列)、SSD(固態(tài)盤)、eSATA(外部SATA)、PCMCIA(個(gè)人計(jì)算機(jī)存儲(chǔ)卡國際協(xié)會(huì))、USB(通用串行總線)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型快閃(CF)卡等的器件。

媒體處理單元1170可以處理在處理器1100中處理的數(shù)據(jù)或者從外部輸入設(shè)備以圖形、聲音和其它形式輸入的數(shù)據(jù)，以及將數(shù)據(jù)輸出至外部接口設(shè)備。媒體處理單元1170可以包括：圖形處理單元(GPU)、數(shù)字信號(hào)處理器(DSP)、高清晰度音頻設(shè)備(HD音頻)、高清晰度多媒體接口(HDMI)控制器等。

圖8為基于公開的技術(shù)實(shí)施存儲(chǔ)電路的系統(tǒng)的配置圖的示例。

參見圖8，系統(tǒng)1200作為用于處理數(shù)據(jù)的裝置可以執(zhí)行輸入、處理、輸出、通信、儲(chǔ)存等，以進(jìn)行對(duì)數(shù)據(jù)的一系列操控。系統(tǒng)1200可以包括：處理器1210、主存儲(chǔ)器件1220、輔助存儲(chǔ)器件1230、接口器件1240等。本實(shí)施方式的系統(tǒng)1200可以為使用處理器來操作的各種電子系統(tǒng)，諸如，計(jì)算機(jī)、服務(wù)器、PDA(個(gè)人數(shù)字助理)、便攜式計(jì)算機(jī)、上網(wǎng)本、無線電話、移動(dòng)電話、智能電話、數(shù)字音樂播放器、PMP(便攜式多媒體播放器)、照相機(jī)、全球定位系統(tǒng)(GPS)、攝像機(jī)、錄音機(jī)、遠(yuǎn)程信息處理、視聽(AV)系統(tǒng)、智能電視等。

處理器1210可以將輸入的命令解碼，處理針對(duì)儲(chǔ)存在系統(tǒng)1200中的數(shù)據(jù)的運(yùn)算、比較等，以及控制這些操作。處理器1210可以包括：微處理器單元(MPU)、中央處理單元(CPU)、單核/多核處理器、圖形處理單元(GPU)、應(yīng)用處理器(AP)、數(shù)字信號(hào)處理器(DSP)等。

主存儲(chǔ)器件1220為如下的儲(chǔ)存器，其在程序被執(zhí)行時(shí)能夠暫時(shí)地儲(chǔ)存、調(diào)用和執(zhí)行來自輔助存儲(chǔ)器件1230的程序代碼或數(shù)據(jù)，且即使在電源切斷時(shí)能夠保存儲(chǔ)存的內(nèi)容。主存儲(chǔ)器件1220可以包括根據(jù)實(shí)施方式的一個(gè)或更多個(gè)上述半導(dǎo)體器件。例如，主存儲(chǔ)器件1220可以包括半導(dǎo)體存儲(chǔ)器，該半導(dǎo)體存儲(chǔ)器包括可變電阻元件。可變電阻元件可以包括：下層，下層包括多個(gè)材料層，該多個(gè)材料層中的每個(gè)彼此具有不同的晶體結(jié)構(gòu)；第一磁性層，第一磁性層形成在下層之上且具有可變的磁化方向；隧道阻擋層，隧道阻擋層形成在第一磁性層之上；以及第二磁性層，第二磁性層形成在隧道阻擋層之上且具有釘扎的磁化方向。下層可以包括彼此具有不同的晶體結(jié)構(gòu)的第一材料層、第二材料層和第三材料層，其中第三材料層可以包括除塵層。通過提供下層，可以改善可變電阻元件的特性。因此，可以提供具有改善的操作特性的半導(dǎo)體存儲(chǔ)器。通過此，主存儲(chǔ)器件1220和系統(tǒng)1200可以具有改善的可靠性。

此外，主存儲(chǔ)器件1220還可以包括當(dāng)電源切斷時(shí)全部內(nèi)容被擦除的易失性存儲(chǔ)器類型的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等。與此不同，主存儲(chǔ)器件1220可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，而可以包括當(dāng)電源切斷時(shí)全部內(nèi)容被擦除的易失性存儲(chǔ)器類型的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等。

輔助存儲(chǔ)器件1230為用于儲(chǔ)存程序代碼或數(shù)據(jù)的存儲(chǔ)器件。雖然輔助存儲(chǔ)器件1230的速度比主存儲(chǔ)器件1220慢，但是輔助存儲(chǔ)器件1230能夠儲(chǔ)存更大量的數(shù)據(jù)。輔助存儲(chǔ)器件1230可以包括根據(jù)實(shí)施方式的一個(gè)或更多個(gè)上述半導(dǎo)體器件。例如，輔助存儲(chǔ)器件1230可以包括半導(dǎo)體存儲(chǔ)器，該半導(dǎo)體存儲(chǔ)器包括可變電阻元件。可變電阻元件可以包括：下層，下層包括多個(gè)材料層，該多個(gè)材料層中的每個(gè)彼此具有不同的晶體結(jié)構(gòu)；第一磁性層，第一磁性層形成在下層之上且具有可變的磁化方向；隧道阻擋層，隧道阻擋層形成在第一磁性層之上；以及第二磁性層，第二磁性層形成在隧道阻擋層之上且具有釘扎的磁化方向。下層可以包括彼此具有不同的晶體結(jié)構(gòu)的第一材料層、第二材料層和第三材料層，其中第三材料層可以包括除塵層。通過提供下層，可以改善可變電阻元件的特性。因此，可以提供具有改善的操作特性的半導(dǎo)體存儲(chǔ)器。通過此，輔助存儲(chǔ)器件1230和系統(tǒng)1200可以具有改善的可靠性。

此外，輔助存儲(chǔ)器件1230還可以包括數(shù)據(jù)儲(chǔ)存系統(tǒng)(參見圖9中的附圖標(biāo)記1300)，諸如，使用磁性的磁帶、磁盤、使用光學(xué)的光盤、使用磁性和光學(xué)二者的磁光盤、固態(tài) 盤(SSD)、USB存儲(chǔ)器(通用串行總線存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等。與此不同，輔助存儲(chǔ)器件1230可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，而可以包括諸如使用磁性的磁帶、磁盤、使用光學(xué)的光盤、使用磁性和光學(xué)二者的磁光盤、固態(tài)盤(SSD)、USB存儲(chǔ)器(通用串行總線存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等的數(shù)據(jù)儲(chǔ)存系統(tǒng)(參見圖9中的附圖標(biāo)記1300)。

接口器件1240可以執(zhí)行本實(shí)施方式的系統(tǒng)1200與外部設(shè)備之間的命令和數(shù)據(jù)的交換。接口器件1240可以為按鍵、鍵盤、鼠標(biāo)、揚(yáng)聲器、麥克風(fēng)、顯示器、各種人機(jī)接口設(shè)備(HID)、通信設(shè)備等。通信設(shè)備可以包括：能夠與有線網(wǎng)絡(luò)連接的模塊、能夠與無線網(wǎng)絡(luò)連接的模塊以及能夠與有線網(wǎng)絡(luò)和無線網(wǎng)絡(luò)二者連接的模塊。有線網(wǎng)絡(luò)模塊可以包括諸如經(jīng)由傳輸線來發(fā)送和接收數(shù)據(jù)的各種設(shè)備的局域網(wǎng)(LAN)、通用串行總線(USB)、以太網(wǎng)、電力線通信(PLC)等。無線通信模塊可以包括諸如在不需要傳輸線的情況下發(fā)送和接收數(shù)據(jù)的各種設(shè)備的紅外線數(shù)據(jù)協(xié)會(huì)(IrDA)、碼分多址(CDMA)、時(shí)分多址(TDMA)、頻分多址(FDMA)、無線LAN、Zigbee、泛在傳感器網(wǎng)絡(luò)(USN)、藍(lán)牙、射頻識(shí)別(RFID)、長期演進(jìn)(LTE)、近場通信(NFC)、無線寬帶互聯(lián)網(wǎng)(Wibro)、高速下行鏈路分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)等。

圖9為基于公開的技術(shù)實(shí)施存儲(chǔ)電路的數(shù)據(jù)儲(chǔ)存系統(tǒng)的配置圖的示例。

參見圖9，數(shù)據(jù)儲(chǔ)存系統(tǒng)1300可以包括：儲(chǔ)存器件1310，儲(chǔ)存器件1310具有非易失性特性作為用于儲(chǔ)存數(shù)據(jù)的組件；控制器1320，控制器1320控制儲(chǔ)存器件1310；接口1330，接口1330用于與外部設(shè)備連接；以及暫時(shí)儲(chǔ)存器件1340，暫時(shí)儲(chǔ)存器件1340用于暫時(shí)地儲(chǔ)存數(shù)據(jù)。數(shù)據(jù)儲(chǔ)存系統(tǒng)1300可以為諸如硬盤驅(qū)動(dòng)(HDD)、光盤只讀存儲(chǔ)器(CDROM)、數(shù)字多功能光盤(DVD)、固態(tài)盤(SSD)等的盤型，以及諸如USB存儲(chǔ)器(通用串行總線存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等的卡型。

儲(chǔ)存器件1310可以包括半永久性地儲(chǔ)存數(shù)據(jù)的非易失性存儲(chǔ)器。非易失性存儲(chǔ)器可以包括：ROM(只讀存儲(chǔ)器)、或非快閃存儲(chǔ)器、與非快閃存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)等。

控制器1320可以控制儲(chǔ)存器件1310與接口1330之間的數(shù)據(jù)交換。為此，控制器1320可以包括處理器1321，其用于執(zhí)行處理經(jīng)由接口1330從數(shù)據(jù)儲(chǔ)存系統(tǒng)1300的外部 輸入的命令等的操作。

接口1330執(zhí)行數(shù)據(jù)儲(chǔ)存系統(tǒng)1300與外部設(shè)備之間的命令和數(shù)據(jù)的交換。在數(shù)據(jù)儲(chǔ)存系統(tǒng)1300為卡型的情況下，接口1330可以與在諸如USB存儲(chǔ)器(通用串行總線存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等的設(shè)備中使用的接口兼容，或者與在類似于上述設(shè)備的設(shè)備中使用的接口兼容。在數(shù)據(jù)儲(chǔ)存系統(tǒng)1300為盤型的情況下，接口1330可以與諸如IDE(集成電路設(shè)備)、SATA(串行高級(jí)技術(shù)附件)、SCSI(小型計(jì)算機(jī)系統(tǒng)接口)、eSATA(外部SATA)、PCMCIA(個(gè)人計(jì)算機(jī)存儲(chǔ)卡國際協(xié)會(huì))、USB(通用串行總線)等的接口兼容，或者與類似于上述接口的接口兼容。接口1330可以與彼此具有不同類型的一個(gè)或更多個(gè)接口兼容。

暫時(shí)儲(chǔ)存器件1340能夠暫時(shí)地儲(chǔ)存數(shù)據(jù)以用于根據(jù)與外部設(shè)備、控制器和系統(tǒng)接口的多樣化和高性能而在接口1330與儲(chǔ)存器件1310之間高效地傳送數(shù)據(jù)。用于暫時(shí)地儲(chǔ)存數(shù)據(jù)的暫時(shí)儲(chǔ)存器件1340可以包括一個(gè)或更多個(gè)根據(jù)實(shí)施方式的上述半導(dǎo)體器件。例如，暫時(shí)儲(chǔ)存器件1340可以包括半導(dǎo)體存儲(chǔ)器，該半導(dǎo)體存儲(chǔ)器包括可變電阻元件。可變電阻元件可以包括：下層，下層包括多個(gè)材料層，該多個(gè)材料層中的每個(gè)彼此具有不同的晶體結(jié)構(gòu)；第一磁性層，第一磁性層形成在下層之上且具有可變的磁化方向；隧道阻擋層，隧道阻擋層形成在第一磁性層之上；以及第二磁性層，第二磁性層形成在隧道阻擋層之上且具有釘扎的磁化方向。下層可以包括彼此具有不同的晶體結(jié)構(gòu)的第一材料層、第二材料層和第三材料層，其中第三材料層可以包括除塵層。通過提供下層，可以改善可變電阻元件的特性。因此，可以提供具有改善的操作特性的半導(dǎo)體存儲(chǔ)器。通過此，暫時(shí)儲(chǔ)存器件1340和數(shù)據(jù)儲(chǔ)存系統(tǒng)1300可以具有改善的可靠性。

圖10為基于公開的技術(shù)實(shí)施存儲(chǔ)電路的存儲(chǔ)系統(tǒng)的配置圖的示例。

參見圖10，存儲(chǔ)系統(tǒng)1400可以包括：存儲(chǔ)器1410，存儲(chǔ)器1410具有非易失性特性作為用于儲(chǔ)存數(shù)據(jù)的組件；存儲(chǔ)器控制器1420，存儲(chǔ)器控制器1420控制存儲(chǔ)器1410；接口1430，接口1430用于與外部設(shè)備連接等。存儲(chǔ)系統(tǒng)1400可以為卡型，諸如固態(tài)盤(SSD)、USB存儲(chǔ)器(通用串行總線存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等。

用于儲(chǔ)存數(shù)據(jù)的存儲(chǔ)器1410可以包括一個(gè)或更多個(gè)根據(jù)實(shí)施方式的上述半導(dǎo)體器件。例如，存儲(chǔ)器1410可以包括半導(dǎo)體存儲(chǔ)器，該半導(dǎo)體存儲(chǔ)器包括可變電阻元件?？勺冸娮柙梢园ǎ合聦?，下層包括多個(gè)材料層，該多個(gè)材料層中的每個(gè)彼此具有不同的晶體結(jié)構(gòu)；第一磁性層，第一磁性層形成在下層之上且具有可變的磁化方向；隧道 阻擋層，隧道阻擋層形成在第一磁性層之上；以及第二磁性層，第二磁性層形成在隧道阻擋層之上且具有釘扎的磁化方向。下層可以包括彼此具有不同的晶體結(jié)構(gòu)的第一材料層、第二材料層和第三材料層，其中第三材料層可以包括除塵層。通過提供下層，可以改善可變電阻元件的特性。因此，可以提供具有改善的操作特性的半導(dǎo)體存儲(chǔ)器。通過此，存儲(chǔ)器1410和存儲(chǔ)系統(tǒng)1400可以具有改善的可靠性。

而且，根據(jù)本實(shí)施方式的存儲(chǔ)器1410還可以包括具有非易失性特性的ROM(只讀存儲(chǔ)器)、或非快閃存儲(chǔ)器、與非快閃存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)等。

存儲(chǔ)器控制器1420可以控制存儲(chǔ)器1410與接口1430之間的數(shù)據(jù)交換。為此，存儲(chǔ)器控制器1420可以包括處理器1421，處理器1421用于執(zhí)行處理經(jīng)由接口1430從存儲(chǔ)系統(tǒng)1400的外部輸入的命令的操作。

接口1430執(zhí)行存儲(chǔ)系統(tǒng)1400與外部設(shè)備之間的命令和數(shù)據(jù)的交換。接口1430可以與在諸如USB存儲(chǔ)器(通用串行總線存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等的設(shè)備中使用的接口兼容，或者與在類似于上述設(shè)備的設(shè)備中使用的接口兼容。接口1430可以與彼此具有不同類型的一個(gè)或更多個(gè)接口兼容。

根據(jù)本實(shí)施方式的存儲(chǔ)系統(tǒng)1400還可以包括緩沖存儲(chǔ)器1440以用于根據(jù)與外部設(shè)備、存儲(chǔ)器控制器和存儲(chǔ)器系統(tǒng)接口的多樣化和高性能而在接口1430與存儲(chǔ)器1410之間高效地傳送數(shù)據(jù)。例如，緩沖存儲(chǔ)器1440可以包括半導(dǎo)體存儲(chǔ)器，該半導(dǎo)體存儲(chǔ)器包括可變電阻元件。可變電阻元件可以包括：下層，下層包括多個(gè)材料層，該多個(gè)材料層中的每個(gè)彼此具有不同的晶體結(jié)構(gòu)；第一磁性層，第一磁性層形成在下層之上且具有可變的磁化方向；隧道阻擋層，隧道阻擋層形成在第一磁性層之上；以及第二磁性層，第二磁性層形成在隧道阻擋層之上且具有釘扎的磁化方向。下層可以包括彼此具有不同的晶體結(jié)構(gòu)的第一材料層、第二材料層和第三材料層，其中第三材料層可以包括除塵層。通過提供下層，可以改善可變電阻元件的特性。因此，可以提供具有改善的操作特性的半導(dǎo)體存儲(chǔ)器。通過此，緩沖存儲(chǔ)器1440和存儲(chǔ)系統(tǒng)1400可以具有改善的可靠性。

此外，根據(jù)本實(shí)施方式的緩沖存儲(chǔ)器1440還可以包括：具有易失性特性的SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)、DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)等；以及具有非易失性特性的相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器(STTRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)等。與此不同，緩沖存儲(chǔ)器1440可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，而可以包括：具有易失性特性的SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)、DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)等；以及具有非易失性特性的相變 隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器(STTRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)等。

本文件中公開的基于存儲(chǔ)器件的圖11至圖15中的電子設(shè)備或系統(tǒng)的以上示例的特征可以在各種設(shè)備、系統(tǒng)或應(yīng)用中實(shí)施。一些示例包括移動(dòng)電話或其它便攜式通信設(shè)備、平板電腦、筆記本或膝上型計(jì)算機(jī)、游戲機(jī)、智能電視機(jī)、TV機(jī)頂盒、多媒體服務(wù)器、具有或不具有無線通信功能的數(shù)字照相機(jī)、具有無線通信能力的手表或其它可佩戴設(shè)備。

盡管本專利文件包含很多細(xì)節(jié)，但是這些細(xì)節(jié)不應(yīng)當(dāng)解釋為是對(duì)于任何發(fā)明的范圍或者要求保護(hù)的范圍的限制，而是應(yīng)當(dāng)解釋為對(duì)可以是特定于具體發(fā)明的具體實(shí)施例的特征的描述。本專利文件中的在各個(gè)實(shí)施例的上下文中描述的某些特征也可以在單個(gè)實(shí)施例中結(jié)合實(shí)施。相反地，在單個(gè)實(shí)施例的上下文中描述的各種特征也可以單獨(dú)地實(shí)施在多個(gè)實(shí)施例中或者采用任何適合的子組合來實(shí)施。此外，盡管在上面特征可能被描述為用作某些組合，且甚至最初這樣被要求保護(hù)，但是要求保護(hù)的組合中的一個(gè)或更多個(gè)特征在一些情況下可能從該組合中被去除，并且該要求保護(hù)的組合可以涉及子組合或者子組合的變體。

類似地，盡管在附圖中以特定的次序描繪了操作，但是這不應(yīng)當(dāng)理解為需要以所示的特定次序或者順序次序來執(zhí)行這種操作或者執(zhí)行全部所示的操作來實(shí)現(xiàn)期望的結(jié)果。此外，在本專利文件中所述的實(shí)施例中的各種系統(tǒng)部件的分離不應(yīng)當(dāng)理解為在所有的實(shí)施例中需要這種分離。

僅描述了一些實(shí)施方式和示例?；谠搶＠募兴枋龊蛨D示的內(nèi)容能夠作出其它的實(shí)施方式、改進(jìn)和變體。