技術(shù)特征：

技術(shù)總結(jié)
一種改善半導(dǎo)體器件性能的方法，包括：提供基底，所述基底表面形成有柵極結(jié)構(gòu)；形成覆蓋所述柵極結(jié)構(gòu)側(cè)壁表面的第一側(cè)墻；在所述第一側(cè)墻兩側(cè)的基底內(nèi)形成源漏摻雜區(qū)；在形成所述源漏摻雜區(qū)之后，刻蝕去除所述第一側(cè)墻，暴露出柵極結(jié)構(gòu)側(cè)壁表面；在所述暴露出的柵極結(jié)構(gòu)側(cè)壁表面形成第二側(cè)墻，所述第二側(cè)墻的材料的相對介電常數(shù)小于第一側(cè)墻的材料的相對介電常數(shù)；形成覆蓋所述源漏摻雜區(qū)以及第二側(cè)墻的層間介質(zhì)層。本發(fā)明位于柵極結(jié)構(gòu)側(cè)壁表面的第二側(cè)墻的材料具有低k，且避免了形成源漏摻雜區(qū)的工藝對第二側(cè)墻造成損傷，使得第二側(cè)墻的材料性能穩(wěn)定，從而形成的半導(dǎo)體器件的運(yùn)行速率。

技術(shù)研發(fā)人員：李勇
受保護(hù)的技術(shù)使用者：中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
技術(shù)研發(fā)日：2016.05.05
技術(shù)公布日：2017.11.14