本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種改善半導(dǎo)體器件性能的方法。

背景技術(shù)：

隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，半導(dǎo)體工藝節(jié)點遵循摩爾定律的發(fā)展趨勢不斷減小。為了適應(yīng)工藝節(jié)點的減小，不得不不斷縮短mosfet場效應(yīng)管的溝道長度。溝道長度的縮短具有增加芯片的管芯密度，增加mosfet場效應(yīng)管的開關(guān)速度等好處。

然而，隨著器件溝道長度的縮短，器件源極與漏極間的距離也隨之縮短，這樣一來柵極對溝道的控制能力變差，柵極電壓夾斷(pinchoff)溝道的難度也越來越大，使得亞閾值漏電(subthresholdleakage)現(xiàn)象，即所謂的短溝道效應(yīng)(sce：short-channeleffects)更容易發(fā)生。

因此，為了更好的適應(yīng)器件尺寸按比例縮小的要求，半導(dǎo)體工藝逐漸開始從平面mosfet晶體管向具有更高功效的三維立體式的晶體管過渡，如鰭式場效應(yīng)管(finfet)。finfet中，柵至少可以從兩側(cè)對超薄體(鰭部)進(jìn)行控制，具有比平面mosfet器件強(qiáng)得多的柵對溝道的控制能力，能夠很好的抑制短溝道效應(yīng)；且finfet相對于其他器件，具有更好的現(xiàn)有的集成電路制作技術(shù)的兼容性。

然而，現(xiàn)有技術(shù)形成的半導(dǎo)體器件的運(yùn)行速率有待提高。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是提供一種改善半導(dǎo)體器件性能的方法，提高形成的半導(dǎo)體器件的運(yùn)行速率。

為解決上述問題，本發(fā)明提供一種改善半導(dǎo)體器件性能的方法，包括：提供基底，所述基底表面形成有柵極結(jié)構(gòu)；形成覆蓋所述柵極結(jié)構(gòu)側(cè)壁表面的第一側(cè)墻；在所述第一側(cè)墻兩側(cè)的基底內(nèi)形成源漏摻雜區(qū)；在形成所述源 漏摻雜區(qū)之后，刻蝕去除所述第一側(cè)墻，暴露出柵極結(jié)構(gòu)側(cè)壁表面；在所述暴露出的柵極結(jié)構(gòu)側(cè)壁表面形成第二側(cè)墻，所述第二側(cè)墻的材料的相對介電常數(shù)小于第一側(cè)墻的材料的相對介電常數(shù)；形成覆蓋所述源漏摻雜區(qū)以及第二側(cè)墻的層間介質(zhì)層。

可選的，所述第二側(cè)墻還位于源漏摻雜區(qū)上方以及柵極結(jié)構(gòu)頂部。

可選的，采用原子層沉積工藝形成所述第二側(cè)墻。可選的，所述第二側(cè)墻的材料為低k介質(zhì)材料?？蛇x的，所述第二側(cè)墻的材料為摻碳氧化硅、摻氟氧化硅或摻硼氧化硅?？蛇x的，在形成所述層間介質(zhì)層之前，還包括，形成覆蓋所述第二側(cè)墻表面的過渡層，所述過渡層的材料與所述第二側(cè)墻的材料不同。

可選的，在形成所述層間介質(zhì)層之前，還包括，形成覆蓋所述過渡層表面的刻蝕停止層?？蛇x的，所述過渡層的材料為氧化硅；所述刻蝕停止層的材料為氮化硅?？蛇x的，所述第一側(cè)墻的材料為氧化硅、氮化硅或氮氧化硅。可選的，所述第一側(cè)墻包括偏移側(cè)墻以及位于偏移側(cè)墻側(cè)壁表面的掩膜側(cè)墻。

可選的，所述偏移側(cè)墻的厚度為2nm～3nm；所述掩膜側(cè)墻的厚度為3nm～6nm。

可選的，所述源漏摻雜區(qū)包括位于偏移側(cè)墻兩側(cè)的基底內(nèi)的輕摻雜源漏區(qū)、以及位于掩膜側(cè)墻兩側(cè)的基底內(nèi)的重?fù)诫s源漏區(qū)。

可選的，形成所述源漏摻雜區(qū)以及第一側(cè)墻的工藝步驟包括：形成覆蓋所述柵極結(jié)構(gòu)側(cè)壁表面的偏移側(cè)墻；以所述偏移側(cè)墻為掩膜，在所述偏移側(cè)墻兩側(cè)的基底內(nèi)形成輕摻源漏區(qū)；接著，在所述偏移側(cè)墻側(cè)壁表面形成掩膜側(cè)墻；以所述掩膜側(cè)墻為掩膜，在所述掩膜側(cè)墻兩側(cè)的基底內(nèi)形成重?fù)诫s源漏區(qū)。

可選的，所述重?fù)诫s源漏區(qū)內(nèi)形成有應(yīng)力層。

可選的，所述應(yīng)力層的材料為sige、segeb、sib、sic、sicp或sip。

可選的，形成所述重?fù)诫s源漏區(qū)的工藝步驟包括：刻蝕位于所述掩膜側(cè)墻兩側(cè)的部分厚度的基底，在所述基底內(nèi)形成開口；形成填充滿所述開口的 應(yīng)力層，在形成所述應(yīng)力層的過程中采用原位自摻雜處理形成所述重?fù)诫s源漏區(qū)；或者，在形成所述應(yīng)力層后，對所述應(yīng)力層進(jìn)行摻雜處理形成所述重?fù)诫s源漏區(qū)。

可選的，所述基底包括第一區(qū)域和第二區(qū)域，其中，第一區(qū)域為pmos區(qū)域或nmos區(qū)域，第二區(qū)域為pmos區(qū)域或nmos區(qū)域；所述柵極結(jié)構(gòu)包括，位于第一區(qū)域基底表面的第一柵極結(jié)構(gòu)，以及位于第二區(qū)域基底表面的第二柵極結(jié)構(gòu)；所述源漏摻雜區(qū)包括，位于第一側(cè)墻兩側(cè)的第一區(qū)域的基底內(nèi)的第一源漏摻雜區(qū)，以及位于第一側(cè)墻兩側(cè)的第二區(qū)域的基底內(nèi)的第二源漏摻雜區(qū)。

可選的，形成所述第一側(cè)墻、第二側(cè)墻和第一源漏摻雜區(qū)、第二源漏摻雜區(qū)的工藝步驟包括：在所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)側(cè)壁表面形成偏移側(cè)墻；在所述偏移側(cè)墻兩側(cè)的第一區(qū)域基底內(nèi)形成第一輕摻雜源漏區(qū)；在所述偏移側(cè)墻兩側(cè)的第二區(qū)域的基底內(nèi)形成第二輕摻雜源漏區(qū)；形成覆蓋所述偏移側(cè)墻側(cè)壁表面、第一輕摻雜源漏區(qū)表面、以及第二輕摻雜源漏區(qū)表面的掩膜層；刻蝕位于偏移側(cè)墻兩側(cè)的第一區(qū)域的掩膜層以及部分厚度的基底的掩膜層，形成覆蓋所述偏移側(cè)墻側(cè)壁表面的掩膜側(cè)墻；在所述掩膜側(cè)墻兩側(cè)的第一區(qū)域的基底內(nèi)形成第一重?fù)诫s源漏區(qū)；在所述掩膜側(cè)墻兩側(cè)的第二區(qū)域的基底內(nèi)形成第二重?fù)诫s源漏區(qū)。

可選的，所述基底包括：襯底、位于襯底表面的分立的鰭部、以及位于襯底表面以及鰭部部分側(cè)壁表面的隔離層，其中，所述柵極結(jié)構(gòu)橫跨鰭部，且覆蓋鰭部的部分頂部和側(cè)壁表面，所述源漏摻雜區(qū)位于柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)。

可選的，所述柵極結(jié)構(gòu)為偽柵；在形成所述層間介質(zhì)層之后，還包括步驟，刻蝕去除所述柵極結(jié)構(gòu)，在所述層間介質(zhì)層內(nèi)形成凹槽；形成填充滿所述凹槽的實際柵極結(jié)構(gòu)。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

本發(fā)明提供的改善半導(dǎo)體器件性能的方法的技術(shù)方案中，在柵極結(jié)構(gòu)側(cè)壁表面形成第一側(cè)墻，以第一側(cè)墻為掩膜形成源漏摻雜區(qū)；在形成所述源漏 摻雜區(qū)之后去除所述第一側(cè)墻，接著在柵極結(jié)構(gòu)側(cè)壁表面形成第二側(cè)墻，且第二側(cè)墻的材料的相對介電常數(shù)小于第一側(cè)墻的材料的相對介電常數(shù)，因此形成的第二側(cè)墻未經(jīng)歷前述形成源漏摻雜區(qū)的離子注入工藝或熱退火處理工藝，使得第二側(cè)墻的材料性質(zhì)穩(wěn)定，因此第二側(cè)墻的材料始終具有較低的相對介電常數(shù)，因此柵極結(jié)構(gòu)與位于柵極結(jié)構(gòu)頂部的導(dǎo)電插塞構(gòu)成的等效電容的電容值小，從而提高半導(dǎo)體器件的運(yùn)行速率。

進(jìn)一步，所述第二側(cè)墻還位于源漏摻雜區(qū)上方以及柵極結(jié)構(gòu)頂部，從而降低了形成第二側(cè)墻的工藝難度，減小工藝步驟，節(jié)約了生產(chǎn)成本。

更進(jìn)一步，采用原子層沉積工藝形成所述第二側(cè)墻，提高第二側(cè)墻的厚度均勻性以及臺階覆蓋能力，繼而提高第二側(cè)墻對柵極結(jié)構(gòu)側(cè)壁的保護(hù)能力。

附圖說明

圖1至圖11為本發(fā)明實施例提供的半導(dǎo)體器件形成過程的剖面結(jié)構(gòu)示意圖。

具體實施方式

由背景技術(shù)可知，現(xiàn)有技術(shù)形成的半導(dǎo)體器件的運(yùn)行速率有待提升。

經(jīng)研究，半導(dǎo)體器件中柵極結(jié)構(gòu)、位于柵極結(jié)構(gòu)上方的導(dǎo)電插塞、以及位于柵極結(jié)構(gòu)側(cè)壁上的側(cè)墻之間構(gòu)成一個等效電容，半導(dǎo)體器件的運(yùn)行速率與該等效電容的電容值成反比例關(guān)系。因此，降低所述等效電容的電容值，能夠有效的提高半導(dǎo)體器件的運(yùn)行速率。所述等效電容可以看作平板電容結(jié)構(gòu)，側(cè)墻為兩平板之間的介電層，根據(jù)平板電容的電容值公式可知，所述等效電容的電容值與側(cè)墻的材料的相對介電常數(shù)成正比例關(guān)系；為此，通過采用低k介質(zhì)材料作為側(cè)墻的材料，能夠降低該等效電容的電容值。

進(jìn)一步研究發(fā)現(xiàn)，由于半導(dǎo)體器件的形成工藝過程中包括多道離子注入工藝以及熱退火工藝。在形成低k側(cè)墻之后，所述低k側(cè)墻暴露在多道離子注入工藝以及熱退火工藝中，這將造成低k側(cè)墻的材料性能發(fā)生變化，低k側(cè)墻的材料的相對介電常數(shù)變大，因此上述等效電容的電容值變大，繼而影響半導(dǎo)體器件的運(yùn)行速率。

為解決上述問題，本發(fā)明提供一種改善半導(dǎo)體器件性能的方法，包括，提供基底，所述基底表面形成有柵極結(jié)構(gòu)；形成覆蓋所述柵極結(jié)構(gòu)側(cè)壁表面的第一側(cè)墻；在所述第一側(cè)墻兩側(cè)的基底內(nèi)形成源漏摻雜區(qū)；在形成所述源漏摻雜區(qū)之后，刻蝕去除所述第一側(cè)墻，暴露出柵極結(jié)構(gòu)側(cè)壁表面；在所述暴露出的柵極結(jié)構(gòu)側(cè)壁表面形成第二側(cè)墻，所述第二側(cè)墻的材料的相對介電常數(shù)小于第一側(cè)墻的材料的相對介電常數(shù)；形成覆蓋所述源漏摻雜區(qū)以及第二側(cè)墻的層間介質(zhì)層。

本發(fā)明中，在柵極結(jié)構(gòu)側(cè)壁表面形成第一側(cè)墻，以第一側(cè)墻為掩膜形成源漏摻雜區(qū)；在形成所述源漏摻雜區(qū)之后去除所述第一側(cè)墻，接著在柵極結(jié)構(gòu)側(cè)壁表面形成第二側(cè)墻，且第二側(cè)墻的材料的相對介電常數(shù)小于第一側(cè)墻的材料的相對介電常數(shù)，因此形成的第二側(cè)墻未經(jīng)歷前述形成源漏摻雜區(qū)的離子注入工藝或熱退火處理工藝，使得第二側(cè)墻的材料性質(zhì)穩(wěn)定，因此第二側(cè)墻的材料始終具有較低的相對介電常數(shù)，因此柵極結(jié)構(gòu)與位于柵極結(jié)構(gòu)頂部的導(dǎo)電插塞構(gòu)成的等效電容的電容值小，從而提高半導(dǎo)體器件的運(yùn)行速率。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細(xì)的說明。

圖1至圖11為本發(fā)明實施例提供的半導(dǎo)體器件形成過程的剖面結(jié)構(gòu)示意圖。

參考圖1，提供基底。

以形成的半導(dǎo)體器件為cmos器件為例，所述基底包括第一區(qū)域i和第二區(qū)域ii，所述第一區(qū)域i為nmos區(qū)域或pmos區(qū)域，所述第二區(qū)域ii為nmos區(qū)域或pmos區(qū)域，所述第一區(qū)域i和第二區(qū)域ii的區(qū)域類型不同。本實施例中，所述第一區(qū)域i為nmos區(qū)域，所述第二區(qū)域ii為pmos區(qū)域。在其他實施例中，所述第一區(qū)域為pmos區(qū)域，第二區(qū)域為nmos區(qū)域。在另一實施例中，所述基底還能夠僅包括pmos區(qū)域或nmos區(qū)域，相應(yīng)形成的半導(dǎo)體器件為pmos管或nmos管。

本實施例中，以形成的半導(dǎo)體器件為鰭式場效應(yīng)管為例，所述基底包括：襯底101、以及位于襯底101表面的鰭部102。

在另一實施例中，所述半導(dǎo)體器件為平面晶體管，所述基底為平面基底，所述平面基底為硅襯底、鍺襯底、硅鍺襯底或碳化硅襯底、絕緣體上硅襯底或絕緣體上鍺襯底、玻璃襯底或iii-v族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)，柵極結(jié)構(gòu)形成于所述平面基底表面。

所述襯底101的材料為硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦，所述襯底101還能夠為絕緣體上的硅襯底或者絕緣體上的鍺襯底；所述鰭部102的材料包括硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦。本實施例中，所述襯底101為硅襯底，所述鰭部102的材料為硅。

本實施例中，形成所述襯底101、鰭部102的工藝步驟包括：提供初始襯底；在所述初始襯底表面形成圖形化的硬掩膜層；以所述硬掩膜層為掩膜刻蝕所述初始襯底，刻蝕后的初始襯底作為襯底101，位于襯底101表面的凸起作為鰭部102。

所述基底還包括，位于襯底101表面的隔離層103，所述隔離層103覆蓋鰭部102部分側(cè)壁表面，且所述隔離層103頂部低于鰭部102頂部。所述隔離層103起到電隔離相鄰鰭部102的作用，所述隔離層103的材料為絕緣材料，例如為氧化硅、氮化硅、氮氧化硅或碳氮氧化硅。本實施例中，所述隔離層103的材料為氧化硅。

繼續(xù)參考圖1，在所述基底表面形成柵極結(jié)構(gòu)。

本實施例中，在所述第一區(qū)域i基底表面形成第一柵極結(jié)構(gòu)110，在所述第二區(qū)域ii基底表面形成第二柵極結(jié)構(gòu)120。具體的，所述第一柵極結(jié)構(gòu)110位于第一區(qū)域i部分隔離層103表面，且橫跨第一區(qū)域i鰭部102，還覆蓋第一區(qū)域i鰭部102部分頂部表面和側(cè)壁表面；所述第二柵極結(jié)構(gòu)120位于第二區(qū)域ii部分隔離層103表面，且橫跨第二區(qū)域ii鰭部102，還覆蓋第二區(qū)域ii鰭部102部分頂部表面和側(cè)壁表面。

在一個實施例中，所述第一柵極結(jié)構(gòu)110為偽柵結(jié)構(gòu)(dummygate)，后續(xù)會去除所述第一偽柵結(jié)構(gòu)110，然后在所述第一柵極結(jié)構(gòu)110所在的位置重新形成半導(dǎo)體器件的第一實際柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)110為單層結(jié)構(gòu)或疊層結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)110包括偽柵層，或者所述第一柵極結(jié)構(gòu)110 包括偽氧化層以及位于偽氧化層表面的偽柵層，其中，偽柵層的材料為多晶硅或無定形碳，所述偽氧化層的材料為氧化硅或氮氧化硅。

在另一實施例中，所述第一柵極結(jié)構(gòu)110還能夠為半導(dǎo)體器件的實際柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)110包括柵介質(zhì)層以及位于柵介質(zhì)層表面的柵電極層，其中，柵介質(zhì)層的材料為氧化硅或高k柵介質(zhì)材料，所述柵電極層的材料為多晶硅或金屬材料，所述金屬材料包括ti、ta、tin、tan、tial、tialn、cu、al、w、ag或au中的一種或多種。

所述第二柵極結(jié)構(gòu)120也能夠為偽柵結(jié)構(gòu)，或者為半導(dǎo)體器件的實際柵極結(jié)構(gòu)。

本實施例中，以所述第一柵極結(jié)構(gòu)110為偽柵結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)120為偽柵結(jié)構(gòu)作為示例。形成所述第一柵極結(jié)構(gòu)110和第二柵極結(jié)構(gòu)120的工藝步驟包括：在所述隔離層103表面形成偽柵膜，所述偽柵膜橫跨鰭部102，且覆蓋鰭部102頂部表面和側(cè)壁表面；在所述偽柵膜表面形成硬掩膜層104，所述硬掩膜層104定義出待形成的第一柵極結(jié)構(gòu)110和第二柵極結(jié)構(gòu)120的圖形；以所述硬掩膜層104為掩膜，圖形化所述偽柵膜，在所述第一區(qū)域i隔離層103表面形成第一柵極結(jié)構(gòu)110，在所述第二區(qū)域ii隔離層103表面形成第二柵極結(jié)構(gòu)120。

本實施例中，保留位于第一柵極結(jié)構(gòu)110頂部表面以及第二柵極結(jié)構(gòu)120頂部表面的硬掩膜層104，使得所述硬掩膜層104在后續(xù)工藝過程中相應(yīng)對第一柵極結(jié)構(gòu)110以及第二柵極結(jié)構(gòu)120頂部起到保護(hù)作用。所述硬掩膜層104的材料為氮化硅、氮氧化硅、碳化硅或氮化硼。

后續(xù)的工藝步驟包括，在所述柵極結(jié)構(gòu)側(cè)壁表面形成第一側(cè)墻，在所述第一側(cè)墻兩側(cè)的基底內(nèi)形成源漏摻雜區(qū)。

參考圖2，在所述柵極結(jié)構(gòu)側(cè)壁表面形成偏移側(cè)墻105。

本實施例中，在所述第一柵極結(jié)構(gòu)110側(cè)壁表面以及第二柵極結(jié)構(gòu)120側(cè)壁表面形成偏移側(cè)墻105。由于后續(xù)會刻蝕去除位于第一柵極結(jié)構(gòu)110兩側(cè)的部分厚度的鰭部102，且刻蝕去除位于第二柵極結(jié)構(gòu)120兩側(cè)的部分厚度的鰭部102，為此，為了節(jié)約工藝成本減小工藝步驟，所述偏移側(cè)墻105除位于 柵極結(jié)構(gòu)側(cè)壁表面外，還位于柵極結(jié)構(gòu)頂部表面以及基底表面。具體的，在所述鰭部102頂部和側(cè)壁表面、隔離層103表面、第一柵極結(jié)構(gòu)110頂部和側(cè)壁表面、以及第二柵極結(jié)構(gòu)120頂部和側(cè)壁表面形成所述偏移側(cè)墻105。

采用化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝形成所述偏移側(cè)墻105；所述偏移側(cè)墻105的材料為氧化硅、氮化硅或氮氧化硅。

本實施例中，采用化學(xué)氣相沉積工藝形成所述偏移側(cè)墻105，所述偏移側(cè)墻105的材料為氮化硅。所述偏移側(cè)墻105的厚度為2nm～3nm。

在其他實施例中，所述偏移側(cè)墻還可以僅覆蓋于第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)側(cè)壁表面，具體的，形成所述偏移側(cè)墻的工藝步驟包括：形成覆蓋所述柵極結(jié)構(gòu)頂部和側(cè)壁表面、以及基底表面的偏移側(cè)墻膜；采用無掩膜刻蝕工藝回刻蝕所述偏移側(cè)墻膜，刻蝕去除位于柵極結(jié)構(gòu)頂部表面、以及基底表面的偏移側(cè)墻膜，形成覆蓋所述第一柵極結(jié)構(gòu)側(cè)壁表面和第二柵極結(jié)構(gòu)側(cè)壁表面的偏移側(cè)墻，所述偏移側(cè)墻還覆蓋鰭部側(cè)壁表面。

在形成所述偏移側(cè)墻105之后，還包括步驟：對所述第一柵極結(jié)構(gòu)110兩側(cè)的第一區(qū)域i鰭部102進(jìn)行第一輕摻雜處理，在所述偏移側(cè)墻105兩側(cè)的第一區(qū)域i基底內(nèi)形成第一輕摻雜源漏區(qū)，所述第一輕摻雜處理的摻雜離子為n型離子；對所述第二柵極結(jié)構(gòu)120兩側(cè)的第二區(qū)域ii鰭部102進(jìn)行第二輕摻雜處理，在所述偏移側(cè)墻105兩側(cè)的第二區(qū)域ii基底內(nèi)形成第二輕摻雜源漏區(qū)，所述第二輕摻雜處理的摻雜離子為p型離子；接著，對所述基底進(jìn)行熱退火處理。

需要說明的是，本實施例中，位于第一區(qū)域i基底內(nèi)的第一源漏摻雜區(qū)包括第一輕摻雜源漏區(qū)以及第一重?fù)诫s源漏區(qū)，位于第二區(qū)域ii基底內(nèi)的第二源漏摻雜區(qū)包括第二輕摻雜源漏區(qū)以及第二重?fù)诫s源漏區(qū)。在其他實施例中，位于第一區(qū)域基底內(nèi)的第一源漏摻雜區(qū)僅包括第一重?fù)诫s源漏區(qū)，位于第二區(qū)域基底內(nèi)的第二源漏摻雜區(qū)僅包括第二重?fù)诫s源漏區(qū)時，則可以省略前述形成偏移側(cè)墻的工藝步驟，相應(yīng)后續(xù)在柵極結(jié)構(gòu)側(cè)壁表面形成的第一側(cè)墻為單層結(jié)構(gòu)。

后續(xù)的工藝步驟包括：在所述偏移側(cè)墻105側(cè)壁表面形成掩膜側(cè)墻；接 著，在所述第一柵極結(jié)構(gòu)110兩側(cè)的鰭部102內(nèi)形成第一源漏摻雜區(qū)；在所述第二柵極結(jié)構(gòu)120兩側(cè)的鰭部102內(nèi)形成第二源漏摻雜區(qū)。本實施例摻雜中，以第一源漏摻雜區(qū)中形成有第一應(yīng)力層，所述第二源漏摻雜區(qū)中形成有第二應(yīng)力層作為示例。以下將結(jié)合附圖進(jìn)行詳細(xì)說明。

參考圖3，在所述基底上、偏移側(cè)墻105表面以及柵極結(jié)構(gòu)上形成掩膜層106。

具體到本實施例中，所述掩膜層106覆蓋于偏移側(cè)墻105表面。在其他實施例中，所述偏移側(cè)墻僅覆蓋第一柵極結(jié)構(gòu)側(cè)壁表面和第二柵極結(jié)構(gòu)側(cè)壁表面時，則所述掩膜層覆蓋于鰭部表面、隔離層表面、柵極結(jié)構(gòu)頂部表面以及偏移側(cè)墻表面。

所述掩膜層106的作用包括；后續(xù)在刻蝕第一區(qū)域i部分厚度的鰭部102時，所述掩膜層106作為掩膜，使得形成的第一開口與前述形成的第一輕摻雜源漏區(qū)之間具有一定距離，避免第一輕摻雜區(qū)被完全刻蝕去除；并且，后續(xù)刻蝕第一區(qū)域i的掩膜層106形成掩膜側(cè)墻，所述掩膜側(cè)墻作為形成第一重?fù)诫s源漏區(qū)的掩膜。后續(xù)在刻蝕第二區(qū)域ii部分厚度的鰭部102時，所述掩膜層106作為掩膜，使得形成的第二開口與前述形成的第二輕摻雜源漏區(qū)之間具有一定距離，避免第二輕摻雜源漏區(qū)被完全刻蝕去除；并且，后續(xù)刻蝕第二區(qū)域ii的掩膜層106形成掩膜側(cè)墻，所述掩膜側(cè)墻作為形成第二重?fù)诫s源漏區(qū)的掩膜。

所述掩膜層106的材料與鰭部102的材料不同；所述掩膜層106的材料為氧化硅、氮化硅或氮氧化硅。本實施例中，所述掩膜層106的材料為氮化硅，所述掩膜層106的厚度為3nm～6nm。

參考圖4，刻蝕位于第二柵極結(jié)構(gòu)120兩側(cè)的第二區(qū)域ii部分厚度鰭部102，在所述第二區(qū)域ii鰭部102內(nèi)形成第一開口201。

本實施例中，在刻蝕形成所述第一開口201之前，還刻蝕位于第二區(qū)域ii的掩膜層106，形成覆蓋第二區(qū)域ii偏移側(cè)墻105側(cè)壁的掩膜側(cè)墻116。所述掩膜側(cè)墻的厚度為3nm～6nm。

具體的，形成所述第一開口201的工藝步驟包括：形成覆蓋第一區(qū)域i 的第一圖形層107，所述第一圖形層107還覆蓋部分第二區(qū)域ii的掩膜層106，且暴露出位于第二柵極結(jié)構(gòu)120兩側(cè)的部分掩膜層106表面；以所述第一圖形層107為掩膜，刻蝕所述第二柵極結(jié)構(gòu)120兩側(cè)的掩膜層106形成偏移側(cè)墻116，接著刻蝕所述偏移側(cè)墻116兩側(cè)的部分厚度的鰭部102，形成所述第一開口201。

在一個具體實施例中，采用各向異性刻蝕工藝刻蝕去除部分厚度的鰭部102，所述各向異性刻蝕工藝為反應(yīng)離子刻蝕，所述反應(yīng)離子刻蝕工藝的工藝參數(shù)為：反應(yīng)氣體包括cf4、sf6和ar，cf4流量為50sccm至100sccm，sf6流量為10sccm至100sccm，ar流量為100sccm至300sccm，源功率為50瓦至1000瓦，偏置功率為50瓦至250瓦，腔室壓強(qiáng)為50毫托至200毫托，腔室溫度為20度至90度。

本實施例中，所述第一開口201的深度為10nm～40nm。

在形成所述第一開口201之后，去除所述第一圖形層107。本實施例中，所述第一圖形層107的材料為光刻膠，采用濕法去膠或灰化工藝去除所述第一圖形層107。

參考圖5，形成填充滿所述第一開口201(參考圖4)的第一應(yīng)力層211。

本實施例中，所述第二區(qū)域ii為pmos區(qū)域，所述第一應(yīng)力層211的材料為sige、sib或sigeb。

所述第一應(yīng)力層211為第二區(qū)域ii的溝道區(qū)提供壓應(yīng)力作用，從而提高第二區(qū)域ii載流子遷移率。本實施例中，采用選擇性外延工藝形成所述第一應(yīng)力層211，在形成所述第一應(yīng)力層211的過程中進(jìn)行原位自摻雜處理，在掩膜側(cè)墻116兩側(cè)的第二區(qū)域ii鰭部102內(nèi)形成第二重?fù)诫s源漏區(qū)。接著，對所述基底進(jìn)行熱退火處理。

在其他實施例中，還可以在形成第一應(yīng)力層之后，對所述第一應(yīng)力層進(jìn)行摻雜處理，在所述掩膜側(cè)墻兩側(cè)的第二區(qū)域鰭部內(nèi)形成第二重?fù)诫s源漏區(qū)。

本實施例中，所述第二柵極結(jié)構(gòu)側(cè)壁的第一側(cè)墻包括偏移側(cè)墻105以及位于偏移側(cè)墻105側(cè)壁表面的掩膜側(cè)墻116。在其他實施例中，所述第二柵極結(jié)構(gòu)側(cè)壁的第一側(cè)墻還可以僅包括掩膜側(cè)墻。

在形成所述第一應(yīng)力層211之后，還可以對所述第一應(yīng)力層211頂部表面進(jìn)行氧化處理，在所述第一應(yīng)力層211表面形成氧化層。

參考圖6，刻蝕位于第一柵極結(jié)構(gòu)110兩側(cè)的第一區(qū)域i部分厚度的鰭部102，在所述第一區(qū)域i鰭部102內(nèi)形成第二開口202。

在刻蝕形成所述第二開口202之前，刻蝕位于第一區(qū)域i的掩膜層106，形成覆蓋第一區(qū)域i的偏移側(cè)墻105側(cè)壁表面的掩膜側(cè)墻116。

具體的，形成覆蓋第二區(qū)域ii的第二圖形層108，所述第二圖形層108還覆蓋部分第一區(qū)域i的掩膜層106，且暴露出位于第一柵極結(jié)構(gòu)110兩側(cè)的部分掩膜層106表面；以所述第二圖形層108為掩膜，刻蝕所述第一柵極結(jié)構(gòu)110兩側(cè)的掩膜層106形成掩膜側(cè)墻116，繼續(xù)刻蝕位于掩膜側(cè)墻116兩側(cè)的部分厚度的鰭部102，形成所述第二開口202；接著，去除所述第二圖形層108。

參考圖7，形成填充滿所述第二開口202(參考圖6)的第二應(yīng)力層212。

本實施例中，所述第一區(qū)域i為nmos區(qū)域，所述第二應(yīng)力層212的材料為sicp、sic或sip。所述第二應(yīng)力層212為第一區(qū)域i的溝道區(qū)提供拉應(yīng)力作用，從而提高第一區(qū)域i載流子遷移率。本實施例中，采用選擇性外延工藝形成所述第二應(yīng)力層212，在形成所述第二應(yīng)力層212的過程中進(jìn)行原位自摻雜處理，在掩膜側(cè)墻106兩側(cè)的第一區(qū)域i鰭部102內(nèi)形成第一重?fù)诫s源漏區(qū)。接著，對所述基底進(jìn)行熱退火處理。

在其他實施例中，還可以在形成第二應(yīng)力層之后，對所述第二應(yīng)力層進(jìn)行摻雜處理，在所述掩膜側(cè)墻兩側(cè)的第一區(qū)域鰭部內(nèi)形成第一重?fù)诫s源漏區(qū)。

本實施例中，所述第一柵極結(jié)構(gòu)側(cè)壁的第一側(cè)墻包括偏移側(cè)墻105以及位于偏移側(cè)墻105側(cè)壁表面的掩膜側(cè)墻116。在其他實施例中，所述第一柵極結(jié)構(gòu)側(cè)壁的第一側(cè)墻還可以僅包括掩膜側(cè)墻。

在形成所述第二應(yīng)力層212之后，還可以對所述第二應(yīng)力層212頂部表面進(jìn)行氧化處理，在所述第二應(yīng)力層212表面形成氧化層。

參考圖8，去除所述第一側(cè)墻，暴露出柵極結(jié)構(gòu)側(cè)壁表面。

本實施例中，去除所述掩膜側(cè)墻116(參考圖7)以及偏移側(cè)墻105(參考圖7)，同時還刻蝕去除剩余掩膜層106(參考圖7)，暴露出第一柵極結(jié)構(gòu)110側(cè)壁表面以及第二柵極結(jié)構(gòu)120側(cè)壁表面。

采用濕法刻蝕工藝，刻蝕去除所述掩膜側(cè)墻116、偏移側(cè)墻105以及剩余掩膜層106。本實施例中，所述掩膜側(cè)墻116的材料為氮化硅，所述偏移側(cè)墻105的材料為氮化硅，所述濕法刻蝕工藝采用的刻蝕液體為磷酸溶液。

在其他實施例中，在去除所述第一側(cè)墻的過程中，還可以刻蝕去除位于柵極結(jié)構(gòu)頂部的硬掩膜層。

參考圖9，在所述暴露出的柵極結(jié)構(gòu)側(cè)壁表面形成第二側(cè)墻301，所述第二側(cè)墻301的材料的相對介電常數(shù)小于第一側(cè)墻的材料的相對介電常數(shù)。

本實施例中，在所述暴露出的第一柵極結(jié)構(gòu)110側(cè)壁表面以及暴露出的第二柵極結(jié)構(gòu)120側(cè)壁表面形成第二側(cè)墻301。

為了降低形成所述第二側(cè)墻301的工藝難度，減少工藝步驟，本實施例中，所述第二側(cè)墻301除位于第一柵極結(jié)構(gòu)110側(cè)壁表面和第二柵極結(jié)構(gòu)120側(cè)壁表面外，還位于源漏摻雜區(qū)上方以及柵極結(jié)構(gòu)頂部上方。具體的，所述第二側(cè)墻301位于第一源漏摻雜區(qū)表面、第一柵極結(jié)構(gòu)110頂部表面、第二源漏摻雜區(qū)表面以及第二柵極結(jié)構(gòu)120頂部表面。在其他實施例中，所述第二側(cè)墻還可以僅覆蓋第一柵極結(jié)構(gòu)側(cè)壁表面和第二柵極結(jié)構(gòu)側(cè)壁表面，形成所述第二側(cè)墻的工藝步驟包括：形成覆蓋第一源漏摻雜區(qū)、第二源漏摻雜區(qū)、第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的第二側(cè)墻膜；采用無掩膜刻蝕工藝，回刻蝕所述第二側(cè)墻膜，刻蝕去除第一柵極結(jié)構(gòu)頂部、第二柵極結(jié)構(gòu)頂部、第一源漏摻雜區(qū)表面以及第二源漏摻雜區(qū)表面的第二側(cè)墻膜，形成所述第二側(cè)墻。

所述第二側(cè)墻301的材料為低k介質(zhì)材料，其中，低k介質(zhì)材料指的是相對介電常數(shù)小于氧化硅相對介電常數(shù)的材料。所述第二側(cè)墻301的材料為摻碳氧化硅、摻氟氧化硅或摻硼氧化硅。

采用化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝形成所述第二側(cè)墻301。本實施例中，采用原子層沉積工藝形成所述第二側(cè)墻301，使得形成的第二側(cè)墻301具有較高的臺階覆蓋性(step-coverage)，第二側(cè)墻301 對第一柵極結(jié)構(gòu)110與鰭部102之間拐角處、以及第二柵極結(jié)構(gòu)120與鰭部102之間的拐角處的覆蓋性好；并且，形成的所述第二側(cè)墻301的厚度均勻性好，因此第一柵極結(jié)構(gòu)110側(cè)壁表面的第二側(cè)墻301的厚度均勻，且第二柵極結(jié)構(gòu)120側(cè)壁表面的第二側(cè)墻301的厚度均勻，使得第二側(cè)墻301對第一柵極110以及第二柵極120的保護(hù)能力強(qiáng)。

所述第二側(cè)墻301的厚度不宜過薄，否則第二側(cè)墻301對第一柵極結(jié)構(gòu)110和第二柵極結(jié)構(gòu)120的保護(hù)能力弱；且為了滿足器件小型化微型化的發(fā)展趨勢，所述第二側(cè)墻301的厚度也不宜過厚。本實施例中，所述第二側(cè)墻301的厚度為2nm～6nm。

參考圖10，形成覆蓋所述第二側(cè)墻301表面的過渡層302；形成覆蓋所述過渡層302表面的刻蝕停止層303。

所述過渡層302的材料與所述第二側(cè)墻301的材料不同。所述過渡層302的作用為，提高第二側(cè)墻301與后續(xù)形成的層間介質(zhì)層之間的粘附性，改善第二側(cè)墻301與層間介質(zhì)層之間的界面性能。本實施例中，所述過渡層302的材料為氧化硅，采用原子層沉積工藝形成所述過渡層302，所述過渡層302的厚度為1nm～3nm。

所述刻蝕停止層303的材料與后續(xù)形成的層間介質(zhì)層的材料不同，在后續(xù)刻蝕層間介質(zhì)層形成暴露出源漏摻雜區(qū)的接觸通孔時，所述刻蝕停止層303起到刻蝕停止的作用，避免對源漏摻雜區(qū)造成過刻蝕損傷。本實施例中，所述刻蝕停止層303的材料為氮化硅，采用原子層沉積工藝形成所述刻蝕停止層303，所述刻蝕停止層303的厚度為3nm～10nm。

參考圖11，形成覆蓋所述源漏摻雜區(qū)以及第二側(cè)墻301的層間介質(zhì)層304。

本實施例中，形成所述層間介質(zhì)層304的工藝步驟包括：在所述第一源漏摻雜區(qū)上方、第二源漏摻雜區(qū)上方、以及第二側(cè)墻301上形成層間介質(zhì)膜，所述層間介質(zhì)膜頂部高于第一柵極結(jié)構(gòu)110頂部以及第二柵極結(jié)構(gòu)120頂部；對所述層間介質(zhì)膜頂部表面進(jìn)行平坦化處理，去除高于第一柵極結(jié)構(gòu)110頂部以及第二柵極結(jié)構(gòu)120頂部的層間介質(zhì)膜，形成所述層間介質(zhì)層304，且還 去除位于第一柵極結(jié)構(gòu)110頂部表面以及第二柵極結(jié)構(gòu)120頂部表面的硬掩膜層104(參考圖9)。

在去除高于第一柵極結(jié)構(gòu)110頂部和第二柵極結(jié)構(gòu)120頂部的層間介質(zhì)膜時，還去除高于第一柵極結(jié)構(gòu)110頂部的刻蝕停止層303、過渡層302以及第二側(cè)墻301，去除高于第二柵極結(jié)構(gòu)120頂部的刻蝕停止層303、過渡層302以及第二側(cè)墻301。

本實施例中，所述層間介質(zhì)層304的材料為氧化硅。

本實施例中，所述第一柵極結(jié)構(gòu)110為偽柵結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)120為偽柵結(jié)構(gòu)，在形成所述層間介質(zhì)層304之后，還包括步驟：刻蝕去除所述第一柵極結(jié)構(gòu)110和第二柵極結(jié)構(gòu)120，在所述第一區(qū)域i的層間介質(zhì)層304內(nèi)形成第一凹槽，在所述第二區(qū)域ii的層間介質(zhì)層304內(nèi)形成第二凹槽；形成填充滿所述第一凹槽的第一實際柵極結(jié)構(gòu)；形成填充滿所述第二凹槽的第二實際柵極結(jié)構(gòu)。

后續(xù)的工藝步驟包括還包括，在所述第一實際柵極結(jié)構(gòu)頂部表面形成第一導(dǎo)電插塞；在所述第二實際柵極結(jié)構(gòu)頂部表面形成第二導(dǎo)電插塞。

本實施例中，在柵極結(jié)構(gòu)側(cè)壁表面形成第一側(cè)墻，以第一側(cè)墻為掩膜形成源漏摻雜區(qū)；在形成所述源漏摻雜區(qū)之后去除所述第一側(cè)墻，接著在柵極結(jié)構(gòu)側(cè)壁表面形成第二側(cè)墻，且第二側(cè)墻的材料的相對介電常數(shù)小于第一側(cè)墻的材料的相對介電常數(shù)，因此形成的第二側(cè)墻未經(jīng)歷前述形成源漏摻雜區(qū)的離子注入工藝或熱退火處理工藝，使得第二側(cè)墻的材料性質(zhì)穩(wěn)定，因此第二側(cè)墻的材料始終具有較低的相對介電常數(shù)，因此柵極結(jié)構(gòu)與位于柵極結(jié)構(gòu)頂部的導(dǎo)電插塞構(gòu)成的等效電容的電容值小，從而提高半導(dǎo)體器件的運(yùn)行速率。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。