本申請(qǐng)要求2015年6月25日提交的美國(guó)臨時(shí)申請(qǐng)第62/184,653號(hào)的優(yōu)先權(quán)，其全部?jī)?nèi)容結(jié)合于此作為參考。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例涉及半導(dǎo)體領(lǐng)域，更具體地涉及用于MRAM MTJ頂部電極連接的技術(shù)。

背景技術(shù)：

許多現(xiàn)代電子器件包含電子存儲(chǔ)器。電子存儲(chǔ)器可以是易失性存儲(chǔ)器或非易失性存儲(chǔ)器。非易失性存儲(chǔ)器能夠在斷電的情況下存儲(chǔ)數(shù)據(jù)，而易失性存儲(chǔ)器在斷電的情況下丟失它的存儲(chǔ)數(shù)據(jù)。磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)由于具有優(yōu)于目前的電子存儲(chǔ)器的優(yōu)勢(shì)而對(duì)于下一代非易失性電子存儲(chǔ)器是一種有前景的候選者。與目前的非易失性存儲(chǔ)器(諸如閃速隨機(jī)存取存儲(chǔ)器)相比較，MRAM通常更快并且具有更好的耐用性。與目前的易失性存儲(chǔ)器(諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM))相比較，MRAM通常具有類(lèi)似的性能和密度，但具有更低的功耗。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種集成電路，包括：半導(dǎo)體襯底；設(shè)置在所述半導(dǎo)體襯底上方的互連結(jié)構(gòu)，并且所述互連結(jié)構(gòu)包括以交替的方式堆疊在彼此上方的多個(gè)介電層和多個(gè)金屬層，其中，所述多個(gè)金屬層包括下部金屬層和設(shè)置在所述下部金屬層上方的上部金屬層；設(shè)置在所述下部金屬層上方并與所述下部金屬層電接觸的底部電極；設(shè)置在底部電極的上表面上方的磁性隧道結(jié)(MTJ)；以及設(shè)置在所述磁性隧道結(jié)的上表面上方并且與所述上部金屬層的 下表面直接電接觸的頂部電極。

本發(fā)明的實(shí)施例還提供了一種設(shè)置在半導(dǎo)體襯底上的磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元，所述磁阻式隨機(jī)存取存儲(chǔ)器單元包括：設(shè)置在所述半導(dǎo)體襯底上方的底部電極；設(shè)置在所述底部電極上方的磁性隧道結(jié)(MTJ)；設(shè)置在所述磁性隧道結(jié)的上表面上方的頂部電極；以及金屬線(xiàn)，所述金屬線(xiàn)設(shè)置在所述頂部電極上方并且與所述頂部電極直接物理接觸和電接觸，而在所述金屬線(xiàn)和所述頂部電極之間無(wú)通孔或接觸件。

本發(fā)明的實(shí)施例還提供了一種用于制造磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元的方法，所述方法包括：形成設(shè)置在介電層的上表面上方的蝕刻停止層，其中，所述蝕刻停止層展示出使下面的金屬線(xiàn)的上表面的至少一部分暴露的開(kāi)口；在所述蝕刻停止層上方形成底部電極層，所述底部電極層向下延伸穿過(guò)所述開(kāi)口以物理連接和電連接至所述下面的金屬線(xiàn)；在所述底部電極層上方形成磁性隧道結(jié)(MTJ)層；在所述磁性隧道結(jié)層上方形成頂部電極；以及形成與所述頂部電極的上部直接電接觸和物理接觸的上部金屬層。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的實(shí)施例。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚地討論，各個(gè)部件的尺寸可以任意地增加或減少。

圖1示出了根據(jù)本發(fā)明的包括磁性隧道結(jié)(MTJ)的MRAM單元的一些實(shí)施例的截面圖。

圖2示出了包括MRAM單元的集成電路的一些實(shí)施例的截面圖。

圖3示出了圖2的包括MRAM單元的集成電路的一些實(shí)施例的頂視圖。

圖4示出了圖2的集成電路的MRAM單元的放大的截面圖。

圖5至圖20示出了作為一系列截面圖的一系列漸進(jìn)式制造步驟。

圖21示出了在示出本構(gòu)思的一些實(shí)施例的流程圖中的方法。

具體實(shí)施方式

本發(fā)明提供了許多用于實(shí)現(xiàn)本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗?。以?描述組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸而形成的實(shí)施例，并且也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可以在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是出于簡(jiǎn)明和清楚的目的，而其本身并未指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為便于描述，本文可以使用諸如“在...下方”、“在...下面”、“下部”、“在...上面”、“上部”等的空間相對(duì)術(shù)語(yǔ)，以描述如圖所示的一個(gè)元件或部件與另一元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)位置術(shù)語(yǔ)旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并且本文使用的空間相對(duì)描述符可以同樣地作相應(yīng)的解釋。

磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元包括上部和下部電極以及布置在上部和下部電極之間的磁性隧道結(jié)(MTJ)。在傳統(tǒng)的MRAM單元中，上部電極通過(guò)接觸件或通孔耦合至上面的金屬層(如，金屬1、金屬2、金屬3等)。雖然這種耦合接觸件或通孔的使用被廣泛地采用，但是該MRAM單元加上其上方的該接觸件或通孔的總高度相對(duì)于相鄰金屬層之間(例如，在金屬2層和金屬3層之間)的一般垂直間隔來(lái)說(shuō)更大。為了使該高度與相鄰金屬層之間的垂直間隔更符合，本發(fā)明提供技術(shù)以將頂部電極直接耦合至上面的金屬線(xiàn)而不需要其間的通孔或接觸件。

參考圖1，提供根據(jù)一些實(shí)施例的MRAM單元100的截面圖。MRAM單元100包括底部電極102和頂部電極104，其被磁性隧道結(jié)(MTJ)106彼此分離。底部和頂部電極102、104設(shè)置在下部金屬層114和上部金屬層116之間，并且被介電材料(諸如層間介電(ILD)層或金屬間介電(IMD)層124)圍繞。

MTJ 106包括下部鐵磁電極108和上部鐵磁電極110，其被隧穿阻擋層112彼此分離。在一些實(shí)施例中，下部鐵磁電極108可以具有固定的或者“釘扎的”磁取向，而上部鐵磁電極110具有可以在每個(gè)都代表不同的數(shù)據(jù)狀態(tài)(諸如，不同的二進(jìn)制狀態(tài))的兩個(gè)或多個(gè)的不同磁極性之間轉(zhuǎn)換的變化的或“自由的”磁取向。然而，在其他實(shí)施方式中，MTJ 106可以被垂直“翻轉(zhuǎn)”，從而使得 下部鐵磁電極具有“自由的”磁取向，而上部鐵磁電極110具有“釘扎的”磁取向。

注意，不是接觸件或通孔將頂部電極104耦合至上面的金屬層116，而是頂部電極104本身與上面的金屬層116直接電接觸。在一些實(shí)施例中，頂部電極104和上面的金屬層116在相鄰的MRAM側(cè)壁間隔件126之間延伸的平面界面122處相遇(meet)。因?yàn)樵陧敳侩姌O104和上面的金屬層116之間沒(méi)有通孔或接觸件，所以MRAM單元100的總高度更容易與后段制程(BEOL)工藝流程兼容。

在一些實(shí)施例中，MRAM側(cè)壁間隔件126具有上部127，該上部向上突出超過(guò)頂部電極104的上表面并且至上部金屬層116的下部表面區(qū)域中的凹槽內(nèi)。MRAM側(cè)壁間隔件126還可以具有以靠近頂部電極104的第一距離d₁彼此分離的內(nèi)部上側(cè)壁128。MRAM側(cè)壁間隔件的內(nèi)部側(cè)壁可以朝向它們的底部向外傾斜(taper)，因此內(nèi)部下側(cè)壁130以靠近底部電極102的第二距離d₂(d₂＞d₁)彼此間隔開(kāi)。MRAM側(cè)壁間隔件126的外部下側(cè)壁132可以為垂直或基本垂直的，并且可以在凸臺(tái)(ledge)135或肩部區(qū)域處與MRAM側(cè)壁間隔件126的外部上側(cè)壁134相遇(meet)。MRAM側(cè)壁間隔件的外部上側(cè)壁134可以向內(nèi)傾斜，并且例如如圖所示，MRAM側(cè)壁間隔件126的上表面136可以是圓形或是錐形。諸如二氧化硅襯里的介電襯里138能共形覆蓋MRAM側(cè)壁間隔件的下部和上部外側(cè)壁并且能夠在介電保護(hù)層140上方延伸。介電襯里138可以具有向上延伸至外部上側(cè)壁134和上部金屬層116之間的凹槽內(nèi)的垂直突起142。應(yīng)該意識(shí)到，圖1的部件可以由于頂部電極104和上部金屬層116之間的直接接觸而提供下部和上部金屬層114、116之間的減小的間隔，并且也可以適合于簡(jiǎn)化制造技術(shù)。

圖2示出了集成電路200的一些實(shí)施例的截面圖，該集成電路包括設(shè)置在集成電路200的互連結(jié)構(gòu)204中的MRAM單元202a、202b。集成電路200包括襯底206。例如，襯底206可以是塊狀襯底(例如，塊狀硅襯底)或絕緣體上硅(SOI)襯底。示出的實(shí)施例描繪了一個(gè)或多個(gè)淺溝槽隔離(STI)區(qū)域208，其包括襯底206內(nèi)的電介質(zhì)填充的溝槽。

兩個(gè)字線(xiàn)晶體管210、212設(shè)置在STI區(qū)域208之間。字線(xiàn)晶體管210、212分別包括字線(xiàn)柵電極214、216；分別包括字線(xiàn)柵極電介質(zhì)218、220；字線(xiàn)側(cè)壁間隔件222；以及源極/漏極區(qū)域224。源極/漏極區(qū)域224在襯底206內(nèi)設(shè)置在字線(xiàn)柵電極214、216和STI區(qū)域208之間，并且被摻雜以具有與分別位于柵極電介質(zhì)218、220下面的溝道區(qū)域的第二導(dǎo)電類(lèi)型相反的第一導(dǎo)電類(lèi)型。例如，字線(xiàn)柵電極214、216可以是摻雜的多晶硅或金屬，諸如鋁、銅或它們的組合。例如，字線(xiàn)柵極電介質(zhì)218、220可以是氧化物，諸如二氧化硅或高k介電材料。例如，字線(xiàn)側(cè)壁間隔件222可以由氮化硅(例如，Si₃N₄)制成。

互連結(jié)構(gòu)204布置在襯底206上方并且將器件(例如，晶體管210、212)彼此耦合?；ミB結(jié)構(gòu)204包括以交替的方式層疊在彼此上方的多個(gè)IMD層226、228、230、以及多個(gè)金屬化層232、234、236。例如，IMD層226、228、230可以由諸如未摻雜的硅酸鹽玻璃或氧化物(諸如二氧化硅)的低k電介質(zhì)或極低k介電層制成。金屬化層232、234、236包括形成在溝槽內(nèi)并且由諸如銅或鋁的金屬制成的金屬線(xiàn)238、240、241、242。接觸件244從底部金屬化層232延伸至源極/漏極區(qū)域224和/或柵電極214、216；并且通孔246在金屬化層232、234、236之間延伸。接觸件244和通孔246延伸穿過(guò)介電保護(hù)層250、252(其可以由介電材料制成并且可以作為制造期間的蝕刻停止層)。例如，介電保護(hù)層250、252可以由諸如SiC的極低k介電材料制成。例如，接觸件244和通孔246、248可以由諸如銅或鎢的金屬制成。

被配置為存儲(chǔ)各自數(shù)據(jù)狀態(tài)的MRAM單元202a、202b布置在相鄰金屬層之間的互連結(jié)構(gòu)204內(nèi)。MRAM單元202a包括由導(dǎo)電材料制成的底部電極254和頂部電極256。在其頂部和底部電極254、256之間，MRAM單元202a包括MTJ 258。MRAM單元202a還包括MRAM側(cè)壁間隔件260。金屬線(xiàn)242具有與頂部電極256的頂面共面并且直接電接觸(例如，歐姆耦合)的最低表面。

圖3描繪了圖2的集成電路200如在圖2至圖3中示出的剖線(xiàn)中表明的頂視圖的一些實(shí)施例。如圖可見(jiàn)，當(dāng)在一些實(shí)施例中被從上方觀察時(shí)，MRAM單元202a、202b可以具有正方形、矩形或圓形形狀。在其他的實(shí)施例中，然 而，例如由于很多蝕刻工藝的實(shí)際情況，所以示出的正方形形狀的角部可以變圓，導(dǎo)致具有圓角的正方形或矩形形狀或具有圓形或橢圓形的MRAM單元202a、202b。MRAM單元202a、202b分別布置在金屬線(xiàn)240、241上方，并且具有分別與金屬線(xiàn)242直接電連接的頂部電極256，并且之間無(wú)通孔或接觸件。

現(xiàn)在參考圖4，提供了圖2的MRAM單元202的放大的截面圖。如圖所示，MRAM單元202a包括底部電極254和頂部電極256以及設(shè)置在底部電極254和頂部電極256之間的MTJ 258。底部電極254向下延伸穿過(guò)介電保護(hù)層252中的開(kāi)口中以與下面的金屬線(xiàn)240電接觸。

在示出的實(shí)施例中，MTJ 258包括下部鐵磁電極266(其可以具有釘扎的磁取向)和上部鐵磁電極268(其具有自由的磁取向)。隧穿阻擋層270設(shè)置在下部和上部鐵磁電極266、268之間；并且覆蓋層272設(shè)置在上部鐵磁電極268上方。下部鐵磁電極266可以是包括頂部釘扎鐵磁層274、底部釘扎鐵磁層276和夾在頂部和底部釘扎鐵磁層274、276之間的金屬層278的合成反鐵磁(SAF)結(jié)構(gòu)。

在一些實(shí)施例中，上部鐵磁電極268包括Fe、Co、Ni、FeCo、CoNi、CoFeB、FeB、FePt、FePd等。在一些實(shí)施例中，覆蓋層272包括WO₂、NiO、MgO、Al₂O₃、Ta₂O₅、MoO₂、TiO₂、GdO、Al、Mg、Ta、Ru等。在一些實(shí)施例中，隧穿阻擋層270在上部鐵磁電極268和下部鐵磁電極266之間提供電隔離，同時(shí)在適當(dāng)?shù)臈l件下仍允許電子隧穿通過(guò)隧穿阻擋層270。例如，隧穿阻擋層270可以包括氧化鎂(MgO)、氧化鋁(例如，Al₂O₃)、NiO、GdO、Ta₂O₅、MoO₂、TiO₂、WO₂等。

在操作中，通常通過(guò)測(cè)量MTJ 258的電阻來(lái)讀取上部(例如，自由的)鐵磁電極268的可變磁極性。由于磁性隧道效應(yīng)，所以MTJ 258的電阻隨著可變磁極性而變化。此外，在操作中，通常使用自旋轉(zhuǎn)移力矩(STT)效應(yīng)來(lái)改變或切換可變磁極性。根據(jù)STT效應(yīng)，電流流經(jīng)MTJ 258，以感應(yīng)自下部(例如，釘扎的)鐵磁電極266至上部(例如，自由的)鐵磁電極268的電子流。隨著電子穿過(guò)下部鐵磁電極266，電子的自旋被極化。當(dāng)自旋極化的電子到達(dá)上部鐵磁電極268時(shí)，自旋極化的電子將力矩施加于可變磁極性并且切換 自由鐵磁電極(例如，上部電極268)的狀態(tài)。用于讀取或改變可變磁極性的可選方法也是經(jīng)得起檢驗(yàn)的。例如，在一些替代方法中，釘扎和/或自由鐵磁電極266/268的磁極性垂直于介于隧穿阻擋層270和釘扎和/或自由鐵磁電極266/268之間的界面，使MTJ 258成為垂直MTJ。

有利地，由于頂部電極256本身和上面的金屬線(xiàn)242直接電接觸，所以MRAM單元202a、202b的總高度相對(duì)于以前的方法可以被減小。與以前的方法相比，這種減小的高度使得MRAM單元202a、202b更容易與BEOL工藝流程兼容。因此，MRAM單元202a、202b的形成提供了具有減小的制造成本的更好的MRAM操作。

參考圖5至圖20，提供了在制造的各個(gè)階段中的具有MRAM單元的半導(dǎo)體結(jié)構(gòu)的一些實(shí)施例的截面圖。雖然圖5至圖20被描述為一系列步驟，但是應(yīng)該理解，這些操作不限制于此，在其他的實(shí)施例中可以改變這些步驟的順序，并且公開(kāi)的方法也可適用于其他結(jié)構(gòu)。在其他結(jié)構(gòu)中，一些示出的和/或描述的步驟可以被整體地或部分地省略。

圖5示出了示出設(shè)置在襯底(未在圖5中示出，但先前在圖2中示出)上方的互連結(jié)構(gòu)204的一部分的一些實(shí)施例的截面圖?；ミB結(jié)構(gòu)204包括IMD層208和水平延伸穿過(guò)IMD層228的金屬線(xiàn)240。IMD層228可以是氧化物，諸如二氧化硅、低k介電材料或極低k介電材料。例如，金屬線(xiàn)240可以由金屬制成，諸如鋁、銅或它們的組合。在一些實(shí)施例中，襯底可以是塊狀硅襯底或絕緣體上半導(dǎo)體(SOI)襯底(例如，絕緣體上硅襯底)。例如，襯底也可以是二元半導(dǎo)體襯底(例如，GaAs)、三元半導(dǎo)體襯底(例如，AlGaAs)或更高階數(shù)的半導(dǎo)體襯底。例如，在許多示例中，襯底表現(xiàn)為半導(dǎo)體晶圓，并且可以具有直徑：1inch(25mm)；2inch(51mm)；3inch(76mm)；4inch(100mm)；5inch(130mm)或125mm(4.9inch)；150mm(5.9inch，通常稱(chēng)為“6inch”)；200mm(7.9inch通常稱(chēng)為“8inch”)；300mm(11.8inch，通常稱(chēng)為“12inch”)；或450mm(17.7inch，通常稱(chēng)為“18inch”)。在處理完成之后，例如在MRAM單元形成之后，這種晶圓可以可選地和其他晶圓或管芯一起堆疊，并且然后被切割成對(duì)應(yīng)于單獨(dú)IC的單獨(dú)的管芯。

介電保護(hù)層252形成在IMD層228上方并且形成在金屬線(xiàn)240上方。介電保護(hù)層252由諸如氧化物或ELK電介質(zhì)的介電材料制成，并且作為蝕刻停止層。在一些實(shí)施例中，介電保護(hù)層252包括具有約的厚度的SiC。底部電極層254形成在介電保護(hù)層252上方，并且向下延伸通過(guò)在介電保護(hù)層252中的開(kāi)口以與金屬線(xiàn)240的上部電接觸。例如，底部電極層254可以是導(dǎo)電材料，諸如氮化鈦、氮化鉭、鈦、鉭或上述材料中的一種或多種的組合。此外，在一些實(shí)施例中，例如，底部電極層254的厚度可以為約10nm至100nm。

磁性隧道結(jié)(MTJ)堆疊件258’形成在底部電極層254的上表面上方，并且頂部電極層256形成在MTJ堆疊件268’上方。例如，頂部電極層256可以是導(dǎo)電材料，諸如氮化鈦、氮化鉭、鈦、鉭或上述材料中的一種或多種的組合。此外，例如，頂部電極層256的厚度可以為約10nm至100nm。掩模502設(shè)置在頂部電極層256的上表面上方。在一些實(shí)施例中，掩模502包括光刻膠掩模，但是也可以是諸如氮化物標(biāo)記(nitride mark)的硬掩模。在示出的實(shí)施例中，掩模502是包括SiON層504、SiO₂層506和Si₃N₃層508的硬掩模。MTJ 258和/或頂部電極256的側(cè)壁可以以相對(duì)于穿過(guò)底部電極254的上表面的法線(xiàn)測(cè)量的除了90度以外的角度傾斜。

如圖6所示，側(cè)壁間隔件層260’形成在底部電極254的橫向部分上方，加襯于MTJ 258’的側(cè)壁，加襯于頂部電極256的側(cè)壁，并且在掩模502的側(cè)壁和上表面上方延伸。在一些實(shí)施例中，側(cè)壁間隔件260’可以以任何合適的沉積技術(shù)形成并且通常共形形成。此外，例如，側(cè)壁間隔層260’可以由氮化硅、碳化硅、Si₃N₄、SiON或它們一種或多種的組合形成。甚至，例如，側(cè)壁間隔層260’可以形成為具有大約的厚度。然后諸如共形氧化物的介電襯里602形成在側(cè)壁間隔件層260’上方。

在圖7中，在側(cè)壁間隔件層260’中執(zhí)行第一蝕刻700以回蝕刻側(cè)壁間隔件260’從而去除側(cè)壁間隔件層260’的橫向延伸件，從而形成側(cè)壁間隔件260。在一些實(shí)施例中，這種第一蝕刻700是單向或垂直蝕刻。第一蝕刻700也可以去除SiON層504，并且停止在SiO₂層506上。在很多情況下，第一蝕刻700還減小SiO₂層506的高度，并且因此圖5中的SiO₂層506的原始厚度足以允許用于第一蝕刻700的足夠的余量。

在圖8中，進(jìn)行第二蝕刻800以選擇性地從氮化硅層508上方去除剩余的SiO₂間隔件506。第二蝕刻800可以具有與第一蝕刻700不同的蝕刻化學(xué)劑，并且通常對(duì)于SiO₂層506的SiO₂材料具有選擇性。因此，第二蝕刻800使得氮化硅間隔件260和下部氮化硅層508基本上完整，并且在一些情況中可以“圓化”氮化硅間隔件260的頂面。因此，每個(gè)MRAM側(cè)壁間隔件的最上部表面可以是圓的或錐形的以從在各個(gè)MRAM間隔件中的峰部806的兩側(cè)向下延伸。

在圖9中，諸如二氧化硅襯里的介電襯里138可以共形沉積在介電保護(hù)層252的橫向部分上方、MRAM側(cè)壁間隔件260的側(cè)壁和上表面上方以及剩余的氮化硅層508上方。然后例如，諸如極低k介電層的IMD層230可以通過(guò)化學(xué)汽相沉積(CVD)、等離子體汽相沉積(PVD)和旋涂技術(shù)或熱氧化形成在介電襯里138上方。

在圖10中，進(jìn)行化學(xué)機(jī)械拋光或化學(xué)機(jī)械平坦化(CMP)工藝以平坦化IMD層230的上表面。

在圖11中，進(jìn)行光刻以圖案化一個(gè)或多個(gè)掩模(未示出)，并且進(jìn)行一個(gè)或多個(gè)相應(yīng)的蝕刻以形成溝槽開(kāi)口1100和通孔開(kāi)口1102。在一些實(shí)施例中，這些開(kāi)口可以是雙鑲嵌開(kāi)口。

在圖12中，諸如鋁或銅的金屬用于填充溝槽和開(kāi)口。因此，在存儲(chǔ)區(qū)域中，溝槽被以與頂部電極256的上部區(qū)域直接接觸的金屬線(xiàn)242填充，從而在金屬線(xiàn)242和頂部電極256之間提供歐姆連接而無(wú)接觸件或通孔。在集成電路的另一區(qū)域中，諸如在形成CMOS邏輯器件的邏輯區(qū)域中，金屬線(xiàn)1200通過(guò)通孔1202耦合至下面的金屬線(xiàn)1204。然后執(zhí)行CMP操作以平坦化金屬線(xiàn)的上表面和IMD層230的上表面，從而導(dǎo)致圖12的結(jié)構(gòu)。

圖13至圖16示出了頂部電極上方的掩模包括SiO₂間隔件層1306和SiON覆蓋層1304的替代實(shí)施例。與先前的圖5至圖8相比，圖13至圖16的實(shí)施例省略了先前示出的頂部電極256上方的氮化硅蝕刻停止層508。這種省略可以稍微簡(jiǎn)化處理，這可以減少成本。

更具體地，在圖13中，形成IMD層228、金屬線(xiàn)240、介電保護(hù)層252和底部電極層254。磁性隧道結(jié)(MTJ)堆疊件258’形成在底部電極層254的 上表面上方，覆蓋層形成在MTJ堆疊件258’上方并且頂部電極層256形成在覆蓋層上方。包括SiON覆蓋層1304和SiO₂間隔件層1306的掩模1302設(shè)置在頂部電極層256的上表面上方。

在圖14中，側(cè)壁間隔件層260’形成在底部電極254的橫向部分上方，加襯于MTJ 258’的側(cè)壁、頂部電極256的側(cè)壁，并且在掩模1302的側(cè)壁和上表面上方延伸。然后，諸如共形氧化物的氧化物襯里602形成在側(cè)壁間隔件層260’上方。

在圖15中，在側(cè)壁間隔件層260’中執(zhí)行第一蝕刻1500以回蝕刻側(cè)壁間隔件層260’從而去除側(cè)壁間隔件層260’的橫向延伸件，從而形成側(cè)壁間隔件260。在一些實(shí)施例中，這種第一蝕刻1500是單向或垂直蝕刻。第一蝕刻1500也可以去除SiON覆蓋層504，并且停止在SiO₂間隔件層1306上。在很多情況下，第一蝕刻1500還減小SiO₂間隔層1306的高度，并且因此圖6中的SiO₂間隔件層1306的原始厚度足以允許用于第一蝕刻1500的足夠的余量。

在圖16中，進(jìn)行第二蝕刻1600以選擇性地從頂部電極256上方并且從氮化硅間隔件260’上方去除剩余的SiO₂間隔件1306。該第二蝕刻1600可以具有與第一蝕刻1500不同的蝕刻化學(xué)劑，并且通常對(duì)于SiO₂層1306的SiO₂材料具有選擇性。因此，第二蝕刻1600留下氮化硅間隔件260并且暴露頂部電極256的上表面，并且在一些實(shí)施例中可以“圓化”氮化硅間隔件260的頂面。在圖16之后，可以進(jìn)行類(lèi)似于圖9至圖12的工藝，但是圖9的介電襯里138與頂部電極256的上表面直接接觸。

圖17至圖20示出了另一可選的實(shí)施例。接著先前描述的圖9，圖17形成先前的圖9的結(jié)構(gòu)上方的氧化物層1702。在圖18中，進(jìn)行CMP操作以平坦化氧化物層1702；并且在圖19中，形成溝槽開(kāi)口和通孔開(kāi)口。在圖20中，沉積金屬以填充溝槽開(kāi)口和通孔開(kāi)口，從而形成金屬線(xiàn)2002、2004。氧化物層1702在邏輯區(qū)域2006上方更厚并且在存儲(chǔ)器區(qū)域2008上方更薄。因此，圖20中的最終結(jié)構(gòu)在金屬線(xiàn)的側(cè)壁上展示了在不同高度的低k電介質(zhì)230和氧化物1702。

圖21示出了根據(jù)一些實(shí)施例的形成MRAM單元的方法2100。盡管本文將示出和/或描述的該方法和其他方法示出為一系列步驟或事件，但是應(yīng)該理 解，本發(fā)明不限于示出的順序或步驟。因此，在一些實(shí)施例中，可以以示出的順序不同的順序和/或可以同時(shí)進(jìn)行步驟。此外，在一些實(shí)施例中，示出的步驟或事件可以被細(xì)分成多個(gè)步驟或事件，其可以在分離的時(shí)間或與其他步驟或子步驟同時(shí)進(jìn)行。在一些實(shí)施例中，可以省略一些示出的步驟或事件，并且可以包括其他未示出的步驟或事件。

在一些實(shí)施例中，例如，步驟2102至2108可以對(duì)應(yīng)于先前在圖5中示出的結(jié)構(gòu)。在步驟2102中，在介電層的上表面上方形成蝕刻停止層。蝕刻停止層展示處使下面的金屬線(xiàn)的上表面的至少一部分暴露的開(kāi)口。在步驟2104中，在蝕刻停止層上方形成底部電極層。底部電極層向下延伸穿過(guò)開(kāi)口以與下面的金屬層物理和電接觸。在步驟2106中，在底部電極層上方形成磁性隧道結(jié)(MTJ)層。在步驟2108中，在磁性隧道結(jié)層上方形成頂部電極層。在步驟2110中，該步驟對(duì)應(yīng)于對(duì)于先前圖12示出的實(shí)例，形成上部金屬層以與頂部電極直接物理和電接觸。

一些實(shí)施例涉及包括磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元的集成電路。集成電路包括半導(dǎo)體襯底和設(shè)置在半導(dǎo)體襯底上方的互連結(jié)構(gòu)?；ミB結(jié)構(gòu)包括以交替的方式堆疊在彼此上方的多個(gè)介電層和多個(gè)金屬層。多個(gè)金屬層包括下部金屬層和設(shè)置在下部金屬層上方的上部金屬層。底部電極設(shè)置在下部金屬層上方并與下部金屬層電接觸。磁性隧道結(jié)(MTJ)設(shè)置在底部電極的上表面上方。頂部電極設(shè)置在MTJ的上表面上方并且與上部金屬層的下表面直接電接觸。

應(yīng)該理解，在書(shū)面描述中，以及在下面的權(quán)利要求中，術(shù)語(yǔ)“第一”、“第二”、“第三”等只是用于簡(jiǎn)化描述以在圖和一系列圖的不同元件之間區(qū)分的通用標(biāo)識(shí)符。就它們本身而言，這些術(shù)語(yǔ)不暗示對(duì)于這些元件的任何時(shí)間順序或結(jié)構(gòu)近似性，并且不旨在描述示出的不同的實(shí)施例中和/或未示出的實(shí)施例中的相應(yīng)元件。例如，結(jié)合第一附圖描述的“第一介電層”沒(méi)有必要對(duì)應(yīng)于結(jié)合另一附圖描述的“第一介電層”，并且沒(méi)有必要對(duì)應(yīng)于未示出的實(shí)施例中的“第一介電層”。

本發(fā)明的實(shí)施例提供了一種集成電路，包括：半導(dǎo)體襯底；設(shè)置在所述半導(dǎo)體襯底上方的互連結(jié)構(gòu)，并且所述互連結(jié)構(gòu)包括以交替的方式堆疊在彼此上 方的多個(gè)介電層和多個(gè)金屬層，其中，所述多個(gè)金屬層包括下部金屬層和設(shè)置在所述下部金屬層上方的上部金屬層；設(shè)置在所述下部金屬層上方并與所述下部金屬層電接觸的底部電極；設(shè)置在底部電極的上表面上方的磁性隧道結(jié)(MTJ)；以及設(shè)置在所述磁性隧道結(jié)的上表面上方并且與所述上部金屬層的下表面直接電接觸的頂部電極。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，集成電路還包括：沿著所述頂部電極和所述磁性隧道結(jié)的外部側(cè)壁設(shè)置的磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件，其中，所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件具有向上延伸超過(guò)所述頂部電極的上表面并且至在所述上部金屬層的下表面中的凹槽內(nèi)的上部。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件的最上部表面被圓化或錐化。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，集成電路還包括：磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件，所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件具有以在所述頂部電極旁邊的第一距離分離的內(nèi)部上側(cè)壁，并且所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件具有以第二距離間隔開(kāi)的內(nèi)部下側(cè)壁，其中，所述第二距離大于所述第一距離。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件的外部下側(cè)壁垂直或垂直，并且所述外部下側(cè)壁在凸臺(tái)或肩部區(qū)域處與所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件的外部上側(cè)壁相遇。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，集成電路還包括：共形覆蓋所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件的外部側(cè)壁的介電襯里。

本發(fā)明的實(shí)施例還提供了一種設(shè)置在半導(dǎo)體襯底上的磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元，所述磁阻式隨機(jī)存取存儲(chǔ)器單元包括：設(shè)置在所述半導(dǎo)體襯底上方的底部電極；設(shè)置在所述底部電極上方的磁性隧道結(jié)(MTJ)；設(shè)置在所述磁性隧道結(jié)的上表面上方的頂部電極；以及金屬線(xiàn)，所述金屬線(xiàn)設(shè)置在所述頂部電極上方并且與所述頂部電極直接物理接觸和電接觸，而在所述金屬線(xiàn)和所述頂部電極之間無(wú)通孔或接觸件。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，磁阻式隨機(jī)存取存儲(chǔ)器單元還包括：沿著所述頂部電極和所述磁性隧道結(jié)的外部側(cè)壁設(shè)置的磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件，其中，所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件具有向上延伸超過(guò)所述頂 部電極的上表面并且至所述金屬線(xiàn)的下表面區(qū)域中的上部。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述磁阻式隨機(jī)存取存儲(chǔ)器間隔件具有停留在所述底部電極的上表面上的最下部表面。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件具有以在所述頂部電極旁邊的第一距離分離的最內(nèi)部上側(cè)壁，并且所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件具有以第二距離間隔開(kāi)的內(nèi)部最下部側(cè)壁，其中，所述第二距離大于所述第一距離。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述最下部側(cè)壁以相對(duì)于穿過(guò)所述底部電極的上表面的法線(xiàn)測(cè)量的除了90度以外的角度傾斜。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，每個(gè)磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件的最上部表面都被圓化或錐化以從在所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件中的峰部的兩側(cè)向下延伸，并且其中，介電襯里共形覆蓋所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件的外部側(cè)壁。

本發(fā)明的實(shí)施例還提供了一種用于制造磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)單元的方法，所述方法包括：形成設(shè)置在介電層的上表面上方的蝕刻停止層，其中，所述蝕刻停止層展示出使下面的金屬線(xiàn)的上表面的至少一部分暴露的開(kāi)口；在所述蝕刻停止層上方形成底部電極層，所述底部電極層向下延伸穿過(guò)所述開(kāi)口以物理連接和電連接至所述下面的金屬線(xiàn)；在所述底部電極層上方形成磁性隧道結(jié)(MTJ)層；在所述磁性隧道結(jié)層上方形成頂部電極；以及形成與所述頂部電極的上部直接電接觸和物理接觸的上部金屬層。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，形成所述頂部電極還包括：在所述磁性隧道結(jié)層上方形成頂部電極層；在所述頂部電極層上方形成硬掩模；以及圖案化所述磁性隧道結(jié)層和頂部電極層以去除所述磁性隧道結(jié)層和所述頂部電極層兩者的未被所述硬掩模覆蓋的部分，以形成所述頂部電極和磁性隧道結(jié)；形成沿著所述頂部電極和所述磁性隧道結(jié)的外部側(cè)壁設(shè)置并且在所述硬掩模的上表面上方延伸的共形磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件層。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述硬掩模包括SiO₂層和所述SiO₂層上方的SiON層。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：在所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè) 壁間隔件層上執(zhí)行第一蝕刻，以去除所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件層的橫向部分并且保留所述頂部電極上方的SiO₂層以及保留所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件層的沿著所述SiO₂層的側(cè)壁向上延伸的部分。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述硬掩模包括介于所述SiO₂層和所述頂部電極之間的氮化硅層。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，其中，所述SiO₂層的最下部部分直接鄰接所述頂部電極的上表面。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：執(zhí)行第二蝕刻以選擇性地去除所述SiO₂層，留下所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件層的向上延伸經(jīng)過(guò)所述頂部電極的上表面的所述部分。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，方法還包括：在所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件層的所述部分和所述頂部電極上方形成介電層；以及在所述介電層中形成溝槽開(kāi)口和通孔開(kāi)口，其中，所述溝槽開(kāi)口暴露所述頂部電極的上表面和所述磁阻式隨機(jī)存取存儲(chǔ)器側(cè)壁間隔件層的一部分；以及以直接鄰接所述頂部電極的上表面的導(dǎo)電材料填充所述溝槽開(kāi)口和所述通孔開(kāi)口。

以上論述了若干實(shí)施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的實(shí)施例。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改用于實(shí)施與本文所介紹的實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。