本發(fā)明涉及封裝技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體芯片封裝構(gòu)件，具有較佳的散熱效能。

背景技術(shù)：

過去形成半導(dǎo)體芯片封裝構(gòu)件的方法中，芯片(或芯片封裝)透過焊料接合電連接到封裝基板。芯片放置在封裝基板上并對準(zhǔn)放置位點(diǎn)，使得焊球?qū)?zhǔn)基板上的接墊或預(yù)焊料?；逋ǔＳ捎袡C(jī)材料或?qū)訅翰牧辖M成。后續(xù)再利用加熱回焊，形成芯片與封裝基板之間的電連接。

對于芯片封裝，有電氣性能和散熱控制兩大挑戰(zhàn)。在電氣性能方面，芯片封裝必須維持信號完整性和半導(dǎo)體元件的操作頻率。在散熱控制的方面，則要求芯片封裝能有效消散由半導(dǎo)體芯片產(chǎn)生的熱。

通常，會利用導(dǎo)熱膠將散熱器或散熱蓋黏貼在基板和芯片上。上述散熱器或散熱蓋通常由高導(dǎo)熱性材料制成，并且具有基本上與封裝基板相同的尺寸。散熱器的目的是分散操作期間所產(chǎn)生的熱，以降低封裝構(gòu)件內(nèi)的應(yīng)力。

隨著半導(dǎo)體技術(shù)的飛速發(fā)展，芯片上的輸入/輸出(I/O)墊的數(shù)量急劇增加，且芯片消耗的功率也增加。僅靠安裝在覆晶芯片的非主動面上的散熱器已無法有效地消散來自芯片(或芯片封裝的基板側(cè))主動面的熱。因此，有必要在該技術(shù)領(lǐng)域中提供一種具有較佳散熱效能的芯片封裝構(gòu)件。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明實施例提供了一種半導(dǎo)體芯片封裝構(gòu)件，具有較佳的散熱效能。

本發(fā)明提供了一種半導(dǎo)體芯片封裝構(gòu)件，包含有：基板，具有芯片安裝面；

多個焊接墊，設(shè)于該芯片安裝面上；第一虛設(shè)接墊，設(shè)于該芯片安裝面上；第二虛設(shè)接墊，與該第一虛設(shè)接墊間隔開，并且設(shè)于該芯片安裝面上；防焊屏蔽，設(shè)于該芯片安裝面上，并部分覆蓋該多個焊接墊中的每個焊接墊、該第一 虛設(shè)接墊與該第二虛設(shè)接墊；芯片封裝，安裝在該芯片安裝面上，并透過設(shè)于該多個焊接墊上的多個錫球電連接該基板；分立元件，設(shè)于該芯片封裝與該基板之間，該分立元件具有第一連接端與第二連接端；第一焊錫，將該第一連接端、該第一虛設(shè)接墊與該芯片封裝連接起來；以及第二焊錫，將該第二連接端、該第二虛設(shè)接墊與該芯片封裝連接起來。

其中，該第一連接端經(jīng)由該第一焊錫電連接至該芯片封裝上的第一接墊。

其中，該第二連接端經(jīng)由該第二焊錫電連接至該芯片封裝上的第二接墊。

其中，該第一接墊對準(zhǔn)該第一虛設(shè)接墊，和/或，該第二接墊對準(zhǔn)該第二虛設(shè)接墊。

其中，該第一接墊未對準(zhǔn)該第一虛設(shè)接墊，和/或，該第二接墊未對準(zhǔn)該第二虛設(shè)接墊。

其中，該分立元件包含基板側(cè)電容、解耦電容、電阻或電感。

其中，在該防焊屏蔽中另設(shè)有溝槽，介于該第一虛設(shè)接墊與該第二虛設(shè)接墊之間。

其中，該芯片封裝包含：具有主動面的半導(dǎo)體芯片，圍繞該半導(dǎo)體芯片的成型模料和設(shè)于該主動面上以及該成型模料上的重布線層結(jié)構(gòu)。

其中，該重布線層結(jié)構(gòu)包含有至少一個介電層、至少一個金屬層、重布接墊、該第一接墊與該第二接墊。

其中，該介電層中另設(shè)有溝槽，介于該第一接墊與該第二接墊之間。

其中，該芯片封裝為多芯片封裝，該多芯片封裝包含有重布線層結(jié)構(gòu)、成型模料和至少兩個并排設(shè)置在該重布線層結(jié)構(gòu)上的半導(dǎo)體芯片，該成型模料覆蓋該至少兩個半導(dǎo)體芯片以及該重布線層結(jié)構(gòu)。

其中，該芯片封裝為封裝上封裝，該封裝上封裝包含有下芯片封裝以及上芯片封裝，該上芯片封裝堆疊在該下芯片封裝上。

其中，該封裝上封裝包含對應(yīng)該下芯片封裝的重布線層結(jié)構(gòu)，該第一焊錫與該第二焊錫電連接至該重布線層結(jié)構(gòu)，以及該封裝上封裝還包含成型模料，該成型模料覆蓋該下芯片封裝內(nèi)的芯片以及該重布線層結(jié)構(gòu)的表面。

本發(fā)明的有益效果是：

以上的半導(dǎo)體芯片封裝構(gòu)件，芯片封裝產(chǎn)生的熱，可以經(jīng)由焊錫及分立元件有效的傳導(dǎo)至封裝基板，以達(dá)到散熱目的。

附圖說明

所附附圖用以方便對本發(fā)明更進(jìn)一步的了解，其構(gòu)成本說明書的一部分。所附附圖與說明書內(nèi)容一同闡述本發(fā)明實施例，這樣有助于解釋本發(fā)明的原理原則。在附圖中：

圖1為依據(jù)本發(fā)明例示的實施例所繪示的半導(dǎo)體芯片封裝構(gòu)件的橫截面示意圖；

圖2至圖4例示封裝基板上的散熱(虛設(shè))接墊與基板側(cè)(land side)電容的其它不同配置；

圖5是依據(jù)本發(fā)明另一例示性實施例所繪示的半導(dǎo)體芯片封裝構(gòu)件的橫截面示意圖；及

圖6是依據(jù)本發(fā)明又另一例示性實施例所繪示的半導(dǎo)體芯片封裝構(gòu)件的橫截面示意圖。

具體實施方式

在下文中，將參照附圖說明細(xì)節(jié)，該些附圖中之內(nèi)容亦構(gòu)成說明書細(xì)節(jié)描述的一部分，并且以可實行該實施例之特例描述方式來繪示。

下文實施例已描述足夠的細(xì)節(jié)以使本領(lǐng)域技術(shù)人員得以具以實施。當(dāng)然，亦可實行其他的實施例，或是在不悖離文中所述實施例的前提下作出任何結(jié)構(gòu)性、邏輯性、及電性上的改變。因此，下文之細(xì)節(jié)描述不應(yīng)被視為是限制，反之，其中所包含的實施例將由隨附的權(quán)利要求來加以界定。

請參閱圖1，其為依據(jù)本發(fā)明例示的實施例所繪示的半導(dǎo)體芯片封裝構(gòu)件的橫截面示意圖。如圖1所示，半導(dǎo)體芯片封裝構(gòu)件1可以包含芯片封裝100，透過呈陣列排列的錫球250，直接安裝在封裝基板200的芯片安裝面200a上。

根據(jù)本發(fā)明例示的實施例，芯片封裝100可以包含被成型模料12所包覆環(huán)繞的半導(dǎo)體芯片10。半導(dǎo)體芯片10的主動面10a上分布有多個輸入/輸出(I/O)墊102，該多個輸入/輸出(I/O)墊102未被成型模料12所覆蓋。根據(jù)本發(fā)明例示的實施例，所述主動面10a朝下面向封裝基板200。半導(dǎo)體芯片10的非主動面10b可以被成型模料12所覆蓋，但不限于此。

根據(jù)本發(fā)明例示的實施例，圍繞在半導(dǎo)體芯片10周圍的成型模料12的表面大致上與主動面10a齊平。在周圍的成型模料12與主動面10a上，形成有重布線層(RDL)結(jié)構(gòu)20，藉此扇出I/O墊102。重布線層結(jié)構(gòu)20包含有至少一 個介電層120、至少一個金屬層110以及位于芯片封裝100的基板側(cè)(land side)的重布接墊(redistributed pad)112。

設(shè)置于封裝基板200的焊接墊212上的錫球250建立起芯片封裝100與封裝基板200之間的電連接。上述配置也就是已知的扇出晶圓級封裝(fan-out wafer level package，F(xiàn)OWLP)配置。

需理解的是，圖1中顯示的芯片封裝100的結(jié)構(gòu)僅為例示說明。在某些其它實施例中，芯片封裝100可以被未封裝的硅芯片或晶粒(die)所取代。在某些其它實施例中，芯片封裝100可以由多晶粒的芯片封裝取代，例如，由扇出晶圓級封裝或其它類型的芯片封裝所取代。

在某些實施例中，錫球250之間還可以施以環(huán)氧樹脂或樹脂類底膠(圖未示)。在某些實施例中，錫球250可以由銅柱(copper pillar)等連接結(jié)構(gòu)所取代。在某些實施例中，封裝基板200可以由印刷電路板(PCB)所取代。

根據(jù)本發(fā)明例示的實施例，半導(dǎo)體芯片封裝構(gòu)件1另包含有至少一個分立元件(discrete device)150，安裝在芯片封裝100的基板側(cè)。例如，分立元件150包含但不限于：基板側(cè)電容、解耦電容、電阻或電感。

根據(jù)本發(fā)明例示的實施例，分立元件150，例如基板側(cè)電容，具有第一連接端151與第二連接端152，經(jīng)由重布線層結(jié)構(gòu)20分別電耦合至V_SS與V_DD電壓。根據(jù)本發(fā)明例示的實施例，第一連接端151與第二連接端152可藉由焊錫(solder)154分別連接至重布線層結(jié)構(gòu)20中的對應(yīng)接墊111。

根據(jù)本發(fā)明例示的實施例，透過焊錫154，分立元件150的第一連接端151與第二連接端152還電連接至封裝基板200的對應(yīng)接墊211。所述接墊211用于散熱，且可以是虛設(shè)接墊(dummy pad)或稱為無功能接墊，此處的虛設(shè)接墊可以指該接墊不與封裝基板上的線路電連接。例如，虛設(shè)接墊211可以是完全與封裝基板200上的金屬繞線電性隔離，但不限于此。

根據(jù)本發(fā)明例示的實施例，虛設(shè)接墊211及焊接墊212可以部分被防焊屏蔽202所覆蓋。例如，防焊屏蔽202可以覆蓋各個虛設(shè)接墊211及各個焊接墊212的外圍區(qū)域，而顯露出各個虛設(shè)接墊211及各個焊接墊212的中央?yún)^(qū)域。

藉由提供這樣的配置，芯片封裝100產(chǎn)生的熱，可以經(jīng)由焊錫154及分立元件150有效的傳導(dǎo)至封裝基板200，以達(dá)到散熱目的。

圖2至圖4例示封裝基板200上的散熱(虛設(shè))接墊211與基板側(cè)電容的其它不同配置。為簡化說明，圖中僅顯示出半導(dǎo)體芯片封裝構(gòu)件的一些部件， 例如，重布線層結(jié)構(gòu)20、封裝基板200的上半部，以及分立元件150。

如圖2所示，芯片封裝100上的重布線層結(jié)構(gòu)20的接墊111對準(zhǔn)封裝基板200上的虛設(shè)接墊211。參考圖2，此處的對準(zhǔn)可以是指接墊111靠近分立元件150中心線的一側(cè)壁與虛設(shè)接墊211中靠近分立元件150中心線(或溝槽202a)的一側(cè)壁對齊。為了避免焊錫154的溢流，在兩個焊接墊211之間的防焊屏蔽202上，可以另提供有凹陷處或溝槽202a。若有施加底膠，溝槽202a即被底膠所填滿。

如圖3所示，芯片封裝100上的重布線層結(jié)構(gòu)20的接墊111同樣對準(zhǔn)封裝基板200上的虛設(shè)接墊211。為了避免焊錫154的溢流，在兩個接墊111之間的介電層120上，可以另提供凹陷處或溝槽120a。若有施加底膠，溝槽120a即被底膠所填滿。

如圖4所示，芯片封裝100上的重布線層結(jié)構(gòu)20的接墊111未對準(zhǔn)封裝基板200上的虛設(shè)接墊211，而有一些錯位。例如，接墊111靠近分立元件150中心線的一側(cè)壁與對應(yīng)的虛設(shè)接墊211中靠近分立元件150中心線的一側(cè)壁之間存在一偏置距離。藉由增加虛設(shè)接墊211之間的距離，可以避免焊錫154的溢流。

圖5繪示的是本發(fā)明另一例示性實施例，其中相同的區(qū)域、層或元件仍沿用相同的符號來表示。如圖5所示，根據(jù)本發(fā)明另一例示的實施例，提供的是一半導(dǎo)體芯片封裝構(gòu)件1a，其包含多芯片封裝100a，具有至少兩個半導(dǎo)體芯片30、40并排設(shè)置在重布線層結(jié)構(gòu)20上。半導(dǎo)體芯片30、40分別在其主動面上設(shè)置有多個I/O墊302及I/O墊402。

同樣的，在成型模料12的表面與半導(dǎo)體芯片30、40的主動面上，形成有重布線層結(jié)構(gòu)20，藉此扇出I/O墊302及402。重布線層結(jié)構(gòu)20包含有至少一個介電層120、至少一個金屬層110以及位于多芯片封裝100a的基板側(cè)的重布接墊112。

半導(dǎo)體芯片封裝構(gòu)件1a另包含有至少一個分立元件150，安裝在多芯片封裝100a的基板側(cè)。例如，分立元件150包含但不限于：基板側(cè)電容、解耦電容、電阻或電感。

根據(jù)本發(fā)明另一例示的實施例，分立元件150，例如基板側(cè)電容，同樣具有第一連接端151與第二連接端152，經(jīng)由重布線層結(jié)構(gòu)20分別電耦合至V_SS與V_DD電壓。根據(jù)本發(fā)明另一例示的實施例，第一連接端151與第二連接端152可 藉由焊錫154分別連接至重布線層結(jié)構(gòu)20中的對應(yīng)接墊111。

根據(jù)本發(fā)明另一例示的實施例，透過焊錫154，分立元件150的第一連接端151與第二連接端152還電連接至封裝基板200的對應(yīng)接墊211。所述接墊211用于散熱，且可以是虛設(shè)的接墊。例如，虛設(shè)接墊211可以是完全與封裝基板200上的其它金屬繞線電性隔離，但不限于此。

根據(jù)本發(fā)明另一例示的實施例，虛設(shè)接墊211及焊接墊212可以部分被一防焊屏蔽202所覆蓋。例如，防焊屏蔽202可以覆蓋各個虛設(shè)接墊211及各個焊接墊212的外圍區(qū)域，而顯露出各個虛設(shè)接墊211及各個焊接墊212的中央?yún)^(qū)域。

藉由提供這樣的配置，多芯片封裝100a產(chǎn)生的熱，可以經(jīng)由焊錫154及分立元件150有效的傳導(dǎo)至封裝基板200，以達(dá)到散熱目的。

圖6繪示的是本發(fā)明又另一例示性實施例，其中相同的區(qū)域、層或元件仍沿用相同的符號來表示。如圖6所示，根據(jù)本發(fā)明又另一例示的實施例，提供的是半導(dǎo)體芯片封裝構(gòu)件1b，其包含下芯片封裝(lower chip package)100b，具有至少一個半導(dǎo)體芯片50，設(shè)置在下重布線層結(jié)構(gòu)20a上。半導(dǎo)體芯片50在其主動面上設(shè)置有多個I/O墊502。下重布線層結(jié)構(gòu)20a可以形成在半導(dǎo)體芯片50的主動面上以及周圍的成型模料12上，以扇出I/O墊502。下重布線層結(jié)構(gòu)20a可以包含至少一個介電層120、至少一個金屬層110以及位于下芯片封裝100b的基板側(cè)的重布接墊112。

在下芯片封裝100b的上方，堆疊有上芯片封裝100c，其中下芯片封裝100b與上芯片封裝100c共同構(gòu)成封裝上封裝(package-on-package，PoP)500。上芯片封裝100c可以包含至少一個半導(dǎo)體芯片60，其被成型模料13所包覆。舉例來說，半導(dǎo)體芯片60可以是內(nèi)存芯片，例如動態(tài)隨機(jī)存取存儲器芯片，但不限于此。上芯片封裝100c可以透過多個錫球350以及多個穿模導(dǎo)孔(through mold vias，TMV)420與下芯片封裝100b電連接。另外，還可選擇在上芯片封裝100c與下芯片封裝100b之間另形成上重布線層結(jié)構(gòu)20b。

半導(dǎo)體芯片封裝構(gòu)件1b同樣包含有至少一個分立元件150，安裝在封裝上封裝500的基板側(cè)。例如，分立元件150包含但不限于：基板側(cè)電容、解耦電容、電阻或電感。

根據(jù)本發(fā)明另一例示的實施例，分立元件150，例如基板側(cè)電容，同樣具有第一連接端151與第二連接端152，經(jīng)由下重布線層結(jié)構(gòu)20a分別電耦合至V_SS 與V_DD電壓。根據(jù)本發(fā)明另一例示的實施例，第一連接端151與第二連接端152可藉由焊錫154分別連接至下重布線層結(jié)構(gòu)20a中的對應(yīng)接墊111。

根據(jù)本發(fā)明另一例示的實施例，透過焊錫154，分立元件150的第一連接端151與第二連接端152還電連接至封裝基板200的對應(yīng)接墊211。所述接墊211用于散熱，且可以是虛設(shè)的接墊。例如，虛設(shè)接墊211可以是完全與封裝基板200上的其它金屬繞線電性隔離，但不限于此。

虛設(shè)接墊211及焊接墊212可以部分被防焊屏蔽202所覆蓋。例如，防焊屏蔽202可以覆蓋各個虛設(shè)接墊211及各個焊接墊212的外圍區(qū)域，而顯露出各個虛設(shè)接墊211及各個焊接墊212的中央?yún)^(qū)域。

藉由提供這樣的配置，封裝上封裝500產(chǎn)生的熱，可以經(jīng)由焊錫154及分立元件150有效的傳導(dǎo)至封裝基板200，以達(dá)到散熱目的。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。