本發(fā)明屬于半導體技術領域，具體地講，涉及一種同時制作pmos管和nmos管的方法、cmos及其制作方法、振蕩器。

背景技術：

印刷電子器件是通過新興的印刷電子技術而來，雖然在性能上不如硅基半導體微電子器件，但由于其簡單的印刷制作工藝和對基板材料的無選擇性，使其在大面積、柔性化、低成本電子器件應用領域有硅基半導體微電子電子器件無法比擬的優(yōu)勢。目前硅基電子正面臨著最嚴重的問題之一就是器件尺寸受限于硅材料的自身結構帶來的小尺寸器件的制作和均勻性問題。而目前利用氣相沉積生長的單根半導體碳納米管構建的晶體管遷移率也可以在1000以上。

反相器是可以將輸入信號以相反的形式輸出的一種邏輯門電路，可以應用在音頻放大、時鐘振蕩器等模擬電路中。采用互補場效應晶體管(cmos)結構的集成電路擁有集成度高、功耗低等優(yōu)勢，由此可見，如何簡單地制備基于納米材料且穩(wěn)定性好，增益高，噪聲容限大的cmos電路，是納米集成電路真正走向應用亟需解決的問題。

因此，現有技術還有待于改進和發(fā)展。

技術實現要素：

為了解決上述現有技術中存在的問題，本發(fā)明提供了一種穩(wěn)定性好，增益高，噪聲容限大，功耗低的cmos及其制作方法、振蕩器及同時制作pmos管和nmos管的方法、。

本發(fā)明提供了一種同時制作pmos管和nmos管的方法，其包括：

在基板上形成第一源極和第一漏極以及第二源極和第二漏極；其中，所述第一漏極與所述第二漏極相鄰；

在所述第一源極和所述第一漏極之間形成p型半導體碳納米管，同時在所述第二源極和所述第二漏極之間形成n型半導體碳納米管；

在所述第一源極、所述第一漏極、所述第二源極、所述第二漏極、所述p型半導體碳納米管及所述n型半導體碳納米管上形成介電層；

在所述介電層上形成第一柵極及第二柵極；其中，所述第一柵極與所述p型半導體碳納米管相對，所述第二柵極與所述n型半導體碳納米管相對，以形成在同一基板上的pmos管和nmos管。

進一步地，利用氣溶膠打印或噴墨打印或噴涂或浸泡或滴涂的方式將p型碳納米管墨水沉積在所述第一源極和所述第二漏極之間以形成所述p型半導體碳納米管，同時將n型碳納米管墨水沉積在所述第二源極和所述第二漏極之間以形成所述n型半導體碳納米管。

進一步地，所述p型或n型碳納米管墨水的制作方法包括：

將有機共軛化合物與碳納米管混合；

利用高壓均質機或者微射流設備或者超聲器對混合后的有機共軛化合物與碳納米管進行作用，以形成碳納米管溶液；

對所述碳納米管溶液進行高速離心作用，以獲得所述碳納米管墨水。

進一步地，當所述有機共軛化合物為聚[(9,9'-二己基-2,7-芴)-并-(9,10-蒽)]或聚[(9,9-二辛基芴-2,7-二基)-co-(6,6'-{2,2':6',2”-三聯吡啶})]或聚[2,7-(9,9-二辛基芴)-4,7-雙(噻吩-2-基)苯并-2,1,3-噻二唑]或聚-(9,9-二辛基并噻吩)時，獲得所述p型碳納米管墨水。

進一步地，當所述有機共軛化合物為聚[3-(5-甲基–[2,2'：3',2”：5',2”'-2”'-四噻吩]-5”'-基)-6-(5-甲基噻吩吡啶-2-基)-2,5-雙(2-辛基十二烷基)吡咯并[3,4-c]吡咯-1,4(2h,5h)-二酮]或聚芴-二噻吩基吡咯并吡咯二酮，獲得所述n型碳納米管墨水。

進一步地，利用氧化鉿或氧化鋁或氧化鋯或氧化釔或氮化硅形成所述介電層。

本發(fā)明還提供了一種cmos的制作方法，包括：用上述的同時制作pmos管和nmos管的方法形成pmos管和nmos管；

在所述pmos管的第一漏極和所述nmos管的第二漏極之間形成第一導電層，以使所述第一漏極與所述第二漏極連接；

連接所述pmos管的第一介電層和所述nmos管的第二介電層；

在所述pmos管的第一柵極和所述nmos管的第二柵極之間形成第二導電層，以使所述第一柵極與所述第二柵極連接。

本發(fā)明還提供了一種cmos，其包括：

基板；

在基板上的第一源極和第一漏極以及第二源極和第二漏極；其中，所述第一漏極與所述第二漏極相鄰；

在所述第一漏極與所述第二漏極之間的第一導電層；其中，所述第一導電層分別連接所述第一漏極和所述第二漏極；

在所述第一源極和所述第一漏極之間的p型半導體碳納米管，且在所述第二源極和所述第二漏極之間的n型半導體碳納米管；

在所述第一源極、所述第一漏極、所述第二源極、所述第二漏極、所述p型半導體碳納米管以及所述n型半導體碳納米管的介電層；

在所述介電層上的第一柵極及第二柵極；其中，所述第一柵極與所述p型半導體碳納米管相對，所述第二柵極與所述n型半導體碳納米管相對；

在所述第一柵極與所述第二柵極之間的第二導電層，其中，所述第二導電層分別連接所述第一柵極和所述第二柵極。

進一步地，所述p型半導體碳納米管、所述n型半導體碳納米管由不同的有機共軛化合物與碳納米管分離形成。

本發(fā)明還提供了一種振蕩器，所述振蕩器包括多個由上述的cmos的制作方法制成的cmos；或所述振蕩器包括多個上述的cmos。

本發(fā)明的有益效果：本發(fā)明提供的同時制作pmos管和nmos管的方法、cmos及其制作方法、振蕩器，通過采用半導體碳納米管作為有源導電層，實現了在同一柔性基板上通過印刷的途徑同時制備pmos管和nmos管，以形成穩(wěn)定性好、增益高、噪聲容限大、功耗低的cmos，并且該cmos的制作方法大大降低了cmos制作的工藝復雜性和成本，提高了器件性能的均勻性，為規(guī)模集成電路提供了全新的設計思路和有效的實施方法。

附圖說明

通過結合附圖進行的以下描述，本發(fā)明的實施例的上述和其它方面、特點和優(yōu)點將變得更加清楚，附圖中：

圖1是根據本發(fā)明的第一實施例的cmos反相器的結構示意圖；

圖2是根據本發(fā)明的第一實施例的cmos反相器的電路原理圖；

圖3是根據本發(fā)明的第一實施例的cmos反相器的pmos管和nmos管的轉移特性曲線圖；

圖4是根據本發(fā)明的第一實施例的在不同電源電壓vdd條件下cmos反相器的輸入-輸出電壓曲線圖；

圖5是根據本發(fā)明的第一實施例的在不同電源電壓vdd條件下cmos反相器的增益曲線圖；

圖6是根據本發(fā)明的第二實施例的cmos環(huán)形振蕩器的電路原理圖；

圖7是根據本發(fā)明的第二實施例的cmos環(huán)形振蕩器的性能曲線圖；

圖8是根據本發(fā)明的第三實施例的同時制作pmos管和nmos管的方法的流程圖。

圖9是根據本發(fā)明的第四實施例的cmos反相器的制作方法的流程圖；

圖10是根據本發(fā)明的第四實施例的碳納米管墨水的制作方法的流程圖；

圖11是根據本發(fā)明的第五實施例的cmos反相器的制作方法的流程圖。

具體實施方式

以下，將參照附圖來詳細描述本發(fā)明的實施例。然而，可以以許多不同的形式來實施本發(fā)明，并且本發(fā)明不應該被解釋為限制于這里闡述的具體實施例。相反，提供這些實施例是為了解釋本發(fā)明的原理及其實際應用，從而本領域的其他技術人員能夠理解本發(fā)明的各種實施例和適合于特定預期應用的各種修改。相同的標號在整個說明書和附圖中可用來表示相同的元件。

實施例一

圖1是根據本發(fā)明的第一實施例的cmos反相器的結構示意圖。

參照圖1，根據本發(fā)明實施例的cmos反相器100，包括：基板31、第一源極11、第一漏極12、第二源極21、第二漏極22、第一導電層32、p型半導 體碳納米管13、n型半導體碳納米管23、介電層33、第一柵極14、第二柵極24、第二導電層34。

其中，所述第一源極11和第一漏極12以及第二源極21和第二漏極22設置在基板31上，所述第一漏極12與所述第二漏極22相鄰。所述第一導電層32設置在所述第一漏極12與所述第二漏極22之間；所述第一導電層32分別連接所述第一漏極12和所述第二漏極22。所述p型半導體碳納米管13在所述第一源極11和所述第一漏極12之間，所述n型半導體碳納米管23設置在所述第二源極21和所述第二漏極22之間。所述介電層33設置在所述第一源極11、所述第一漏極12、所述第二源極21、所述第二漏極22、所述p型半導體碳納米管13及所述n型半導體碳納米管23之上；所述第一柵極14及第二柵極24設置在所述介電層33上，所述第一柵極14與所述p型半導體碳納米管13相對，所述第二柵極24與所述n型半導體碳納米管23相對。所述第二導電層34設置在所述第一柵極14與所述第二柵極24之間的，所述第二導電層34分別連接所述第一柵極14和所述第二柵極24。

更具體地，所述基板31、第一源極11、第一漏極12、p型半導體碳納米管13、介電層33、第一柵極14組成了具有p型場效應的pmos管10。所述基板31、第二源極21、第二漏極22、n型半導體碳納米管23、介電層33、第二柵極24組成了具有n型場效應的nmos管20。pmos管10、nmos管20連接形成cmos反相器100。

圖2是根據本發(fā)明的第一實施例的cmos反相器的電路原理圖。

參照圖2，t1表示的是nmos管20，表現出n型的特性；t2表示的pmos管10，表現出p型的特性。其中，所述pmos管10的第一漏極12和所述nmos管20的第二漏極22串聯，所述第一漏極12和第二漏極22之間的電位差為反相器的輸出電壓vout。所述pmos管10的第一柵極14和nmos管20的第二柵極24串聯，第一柵極14和第二柵極24產生的電壓為反相器的輸入電壓vin，所述nmos管20的第二源極21與電源vdd連接用于為所述cmos反相器100提供電源，所述pmos管10的第一源極11與接地端gnd電性連接。

圖3是根據本發(fā)明的第一實施例的cmos反相器的pmos管和nmos管的轉移特性曲線圖。

其中，t1、t2下方指向左邊方向的箭頭表示該t1和t2的y軸數據取對數；t1、t2下方指向右邊方向的箭頭表示該t1和t2的y軸數據沒有取對數。

由于pmos管的漏極電流隨著柵電壓增加而增加，而nmos管剛好相反)。由圖3可知，t1表示(nmos管)，表現出n型的特性；t2表示(pmos管)，表現出p型的特性，且兩個晶體管的遲滯較小，開關比較高，輸出電流較大。

圖4是根據本發(fā)明的第一實施例的cmos反相器在不同電源電壓vdd條件下反相器的輸入-輸出電壓曲線圖。

如圖4所示，在同樣的輸出電壓條件下，有兩條接近重合的曲線用于表示電壓來回掃描時的兩個狀態(tài)，對于完美的晶體管器件，這兩條曲線會出現重合，但由于器件中存在一些缺陷，cmos反相器表現出部分回滯，且這兩條曲線越接近重合，則該晶體管器件的性能越好。由圖4可知，本實施例的cmos反相器性能好。

進一步地，由圖4也可得知，根據本發(fā)明的實施例的cmos反相器，當輸入電壓vin位于邏輯0時，輸出電壓vout位于邏輯1；當輸入電壓vin位于邏輯1時，輸出電壓vout位于邏輯0。

圖5是根據本發(fā)明的第一實施例的cmos反相器在不同電源電壓vdd條件下的增益曲線圖。

由圖5可知，根據本發(fā)明的實施例的cmos反相器在vdd＝1.5v時達到最大增益30。這些結果表明，采用本發(fā)明的實施例提供的cmos反相器的制作方法可以制備出性能優(yōu)異的cmos反相器。

實施例二

圖6是根據本發(fā)明的第二實施例的cmos環(huán)形振蕩器的電路原理圖。

參照圖6，所述cmos環(huán)形振蕩器為3階的環(huán)形振蕩器，包括四個依次串聯的如上所述的cmos反相器100結構，然后用氣溶膠打銀的方式將反相器的輸出端vout和輸入端vin首尾相接，再將四個反相器的第二源極21與電源端vdd連接，所有第一漏極12與接地端gnd電性連接，最后將位于首端的反相器的輸入端vin與第3個反相器的輸出端vout連接，從而形成一個cmos環(huán)形振蕩器。

圖7是根據本發(fā)明的第二實施例的cmos環(huán)形振蕩器電路的性能曲線圖。

由圖7可知，根據本發(fā)明的實施例的3階環(huán)形振蕩器的振蕩頻率為3.3khz。

實施例三

根據本發(fā)明的實施例，還提供了一種同時制作pmos管和nmos管的方法。

圖8是根據本發(fā)明的第三實施例的同時制作pmos管和nmos管的方法的流程圖。

如圖8所示，所述同時制作pmos管和nmos管的方法具體包括以下操作：

在操作110中，在基板上形成第一源極和第一漏極以及第二源極和第二漏極；其中，所述第一漏極與所述第二漏極相鄰。

在操作120中，在所述第一源極和所述第一漏極之間形成p型半導體碳納米管，同時在所述第二源極和所述第二漏極之間形成n型半導體碳納米管。

在操作130中，在所述第一源極、所述第一漏極、所述第二源極、所述第二漏極、所述p型半導體碳納米管及所述n型半導體碳納米管上形成介電層。

在操作140中，在所述介電層上形成第一柵極及第二柵極；其中，所述第一柵極與所述p型半導體碳納米管相對，所述第二柵極與所述n型半導體碳納米管相對，以形成在同一基板上的pmos管和nmos管。

下面將結合cmos反相器的結構和同時制作pmos管和nmos管的方法來對該cmos反相器的制作方法作詳細的說明。

實施例四

根據本發(fā)明的實施例，還提供了一種cmos反相器的制作方法。

具體地，該cmos反相器的制作方法包括用第三實施例的同時制作pmos管和nmos管的方法來獲得pmos管和nmos管，并且將所述pmos管和nmos管電性連接以得到穩(wěn)定性好，增益高，噪聲容限大，功耗低cmos反相器。但本發(fā)明并不限制于此，例如，作為本發(fā)明的另一實施例，用上述同時制作pmos管和nmos管的方法來獲得pmos管和nmos管后，也可以通過電性連接以得到環(huán)形振蕩器等cmos器件。

圖9是根據本發(fā)明的第四實施例的cmos反相器的制作方法的流程圖。

結合圖1和圖9，所述cmos反相器的制作方法具體包括以下操作：

在操作210中，在基板31上形成pmos管10的第一源極11和第一漏極12以及nmos管20的第二源極21和第二漏極22；其中，所述第一漏極12與所述第二漏極22相鄰。具體地，在本實施例，在所述基板31上通過光刻以及 電子束蒸發(fā)技術，沉積所述pmos管10源極的第一源極11、第一漏極12以及所述nmos管20的第二源極21、第二漏極22。優(yōu)選地，在本實施例中，基板31的材質可以為pet、pen或pi、玻璃、硅片和石英等；所述第一源極11、第一漏極12、第二源極21、第二漏極22優(yōu)選為50nm的納米金。當然本發(fā)明并不限制于此，這僅是本發(fā)明的一個實施例，例如，也可以通過納米壓印銀電極陣列，然后化學鍍或電鍍金，得到金電極陣列，進而得到第一源極11、第一漏極12、第二源極21、第二漏極22。

在操作220中，在所述第一漏極12與所述第二漏極22之間形成第一導電層32，以使所述第一漏極12與所述第二漏極22連接。優(yōu)選地，所述第一導電層32采用印刷方式或蒸鍍等方式制作，且所述第一導電層32的材質為納米銀或金或銅或導電碳漿或碳納米管或石墨烯或pss：pedot等。但本發(fā)明并不限制于此。

在操作230中，在所述第一源極11和所述第一漏極12之間形成p型半導體碳納米管13，同時在所述第二源極21和所述第二漏極22之間形成n型半導體碳納米管23。具體地，在本實施例中，利用氣溶膠打印、或噴墨打印、或噴涂、或浸泡或滴涂的方式將p型碳納米管墨水形成在所述第一源極11和所述第一漏極12之間，以形成所述p型半導體碳納米管13；同樣地，通過同樣的方法將將n型碳納米管墨水形成在所述第二源極21和所述第二漏極22之間，以形成所述n型半導體碳納米管23。在本實施例中，優(yōu)選采用打印的方式沉積p型或n型碳納米管墨水，經過多次打印后，所述第一源極11和第一漏極12或第二源極21和第二漏極22之間的電流可以達到10^-5至10^-4a。

具體地，如圖10所示，所述p型或n型碳納米管墨水的制作方法包括：

在操作231中，將有機共軛化合物聚合物與碳納米管混合。

在操作232中，利用高壓均質機或者微射流設備或者超聲器對混合后的有機共軛化合物與碳納米管進行作用，以形成碳納米管溶液。

在操作233中，對所述碳納米管溶液進行高速離心作用，以獲得所述碳納米管墨水。

當然本發(fā)明并不限制于此。

更具體地，當所述有機共軛化合物為聚[(9,9'-二己基-2,7-芴)-并-(9,10-蒽)]或聚[(9,9-二辛基芴-2,7-二基)-co-(6,6'-{2,2':6',2”-三聯吡啶})]或聚[2,7-(9,9- 二辛基芴)-4,7-雙(噻吩-2-基)苯并-2,1,3-噻二唑]或聚-(9,9-二辛基并噻吩)時，通過上述碳納米管墨水的制作方法獲得所述p型碳納米管墨水。

當所述有機共軛化合物為聚[3-(5-甲基–[2,2'：3',2”：5',2”'-2”'-四噻吩]-5”'-基)-6-(5-甲基噻吩吡啶-2-基)-2,5-雙(2-辛基十二烷基)吡咯并[3,4-c]吡咯-1,4(2h,5h)-二酮]或聚芴-二噻吩基吡咯并吡咯二酮時，通過上述碳納米管墨水的制作方法獲得所述n型碳納米管墨水。

具體地，在本實施例中，優(yōu)選采用pfo-bt有機共軛化合物制備p型碳納米管墨水、采用p-dppb5t有機共軛化合物制備n型碳納米管墨水。制備出來的pmos管10能夠表現出p型晶體管曲線特性，nmos管20能夠表現出n型晶體管曲線特性，所述性能優(yōu)良的pmos管、nmos管為cmos反相器100的構建奠定了基礎。

根據本發(fā)明的cmos反相器的制作方法，還包括以下操作：

在操作240中，在所述第一源極11、所述第一漏極12、所述第二源極21、所述第二漏極22、所述p型半導體碳納米管13及所述p型半導體碳納米管23上形成介電層33。具體地，在本實施例，將操作220制成的cmos半成品電路放進80～150攝氏度的原子層沉積系統(tǒng)生長20～100nm厚的介電質材料。優(yōu)選地，本實施例中，選擇120攝氏度的原子層沉積系統(tǒng)生長，所述介電層33材料的厚度為50nm。所述介電層33的材質可以為：氧化鉿或氧化鋁或氧化鋯或氧化釔或氮化硅等。但本發(fā)明并不限制于此。具體地，在本實施例中，介電層33優(yōu)選為氧化鉿(hfo2)介電材料，所述介電層33一方面用于組成薄膜晶體管的絕緣層材料；另一方面對于設置于所述介電層33之下的p型半導體碳納米管13及所述p型半導體碳納米管23進行了摻雜，進而提高cmos反相器的穩(wěn)定性。

在操作250中，在所述介電層33上分別形成pmos管10的第一柵極14及nmos管20的第二柵極24；其中，所述第一柵極14與所述p型半導體碳納米管13相對，所述第二柵極24與所述n型半導體碳納米管23相對。具體地，所述第一柵極14、第二柵極24，包括上述的第一源極11、第二源極21、第一漏極12、第二漏極22的材質可以為：納米壓印電極或電刷鍍電極或電子束蒸發(fā)制備的金屬電極或噴墨打印的導電電極(如銀電極、碳納米管)等。優(yōu)選地，本實施例中，所述第一柵極14、第二柵極24采用納米銀材料制成。但本發(fā)明并不限制于此。

在操作260中，在所述第一柵極14與所述第二柵極24之間形成第二導電 層34，以使所述第一柵極14與所述第二柵極24連接。優(yōu)選地，所述第二導電層34采用印刷方式或蒸鍍等方式制作，且所述第二導電層34的材質為納米銀或金或銅或導電碳漿或碳納米管或石墨烯或pss:pedot等。但本發(fā)明并不限制于此。

實施例五

根據本發(fā)明的實施例，還提供了另一種cmos反相器的制作方法。

圖11是根據本發(fā)明的第五實施例的cmos反相器的制作方法的流程圖。

參照圖11，所述cmos反相器的制作方法具體包括：

在操作310中，在所述在基板上形成第一源極和第一漏極以及第二源極和第二漏極；其中，所述第一漏極與所述第二漏極相鄰。

在操作320中在所述第一源極和所述第一漏極之間形成p型半導體碳納米管，同時在所述第二源極和所述第二漏極之間形成n型半導體碳納米管。

在操作330中，在所述第一源極、所述第一漏極及所述p型半導體碳納米管上形成第一介電層，且在所述第二源極、所述第二漏極及所述n型半導體碳納米管上形成第二介電層。

在操作340中，在所述第一介電層上形成第一柵極，且在所述第二介電層上形成第二柵極；其中，所述第一柵極與所述p型半導體碳納米管相對，所述第二柵極與所述n型半導體碳納米管相對。

在操作350中，在所述第一漏極與所述第二漏極之間形成第一導電層，以使所述第一漏極與所述第二漏極連接。

在操作360中，在所述第一導電層上形成連接介電層，以連接所述第一介電層和所述第二介電層。

在操作370中，在連接介電層上形成第二導電層，以使所述第一柵極與所述第二柵極連接。

由上述操作可知，本實施例與上述第四實施例提供的cmos反相器的制備方法的不同點在于：

(1)在本實施例中，分別在所述第一源極、第一漏極及p型半導體碳納米管上形成第一介電層，在所述第二源極、第二漏極及n型半導體碳納米管上形 成第二介電層，而在第一實施例的cmos反相器的制作方法中：同時在第一源極、第一漏極、p型半導體碳納米管、第二源極、第二漏極、n型半導體碳納米管上形成一體成型的介電層。

(2)本實施例中，是先分別形成第一介電層、第二介電層、第一柵極、第二柵極后再形成第一導電層以連接所述第一漏極和所述第二漏極。而在第一實施例的cmos反相器的制作方法中：先形成第一導電層以連接所述第一漏極和所述第二漏極，再依次形成一體成型的介電層、第一柵極、第二柵極。

(3)本實施例中，由于第一介電層和所述第二介電層是分離獨立形成，因此在形成第一導電層以連接所述第一漏極和第二漏極后，還需再形成一連接介電層用于連接第一介電層和第二介電層。而在第一實施例的cmos反相器的制作方法中不包括該操作。

綜上所述，根據本發(fā)明的實施例，通過采用半導體碳納米管作為有源導電層，實現了在同一柔性基板上通過印刷的途徑同時制備pmos管和nmos管，以形成穩(wěn)定性好、增益高、噪聲容限大、功耗低的cmos，并且該cmos的制作方法大大降低了cmos制作的工藝復雜性和成本，提高了器件性能的均勻性，為規(guī)模集成電路提供了全新的設計思路和有效的實施方法。

需要說明的是，在本文中，諸如第二和第二等之類的關系術語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關系或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。

雖然已經參照特定實施例示出并描述了本發(fā)明，但是本領域的技術人員將理解：在不脫離由權利要求及其等同物限定的本發(fā)明的精神和范圍的情況下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本申請的保護范圍。