1.一種嵌入式芯片封裝，其包括芯片，所述芯片具有在鈍化層中的芯片接觸焊盤，所述芯片接觸焊盤通過粘附/阻擋層連接至特征層的第一面，從所述特征層的第二面延伸出通孔柱層，所述芯片、特征層和通孔柱層被介電材料包封。
2.如權(quán)利要求1所述的嵌入式芯片封裝，其中所述芯片接觸焊盤包括鋁。
3.如權(quán)利要求1所述的嵌入式芯片封裝，其中所述鈍化層包括聚酰亞胺或SiN。
4.如權(quán)利要求1所述的嵌入式芯片封裝，其中所述粘附/阻擋層選自Ti/Cu、Ti/W/Cu、Ti/Ta/Cu、Cr/Cu和Ni/Cr。
5.如權(quán)利要求4所述的嵌入式芯片封裝，其中所述粘附/阻擋層的厚度范圍為0.05～1微米。
6.如權(quán)利要求1所述的嵌入式芯片封裝，其中所述特征層包括銅。
7.如權(quán)利要求6所述的嵌入式芯片封裝，其中所述特征層的厚度范圍為1～25微米。
8.如權(quán)利要求6所述的嵌入式芯片封裝，其中所述通孔柱層的高度范圍為15～50微米。
9.如權(quán)利要求1所述的嵌入式芯片封裝，其中所述特征層具有扇出形式。
10.如權(quán)利要求1所述的嵌入式芯片封裝，其中所述特征層具有扇入形式。
11.如權(quán)利要求1所述的嵌入式芯片封裝，其中所述芯片和所述通孔柱層嵌入在不同的聚合物介電材料中。
12.如權(quán)利要求1所述的嵌入式芯片封裝，其中所述通孔柱層包括焊盤柵格陣列，所述焊盤柵格陣列用作連接所述芯片與基板的觸點。
13.如權(quán)利要求12所述的嵌入式芯片封裝，其中所述基板是印刷電路板。
14.如權(quán)利要求12所述的嵌入式芯片封裝，其中所述基板是用于制造封裝上封裝的封裝。
15.如權(quán)利要求12所述的嵌入式芯片封裝，其中所述焊盤柵格陣列延伸超出介電材料至多10微米或者與所述介電材料齊平，從而提供LGA焊盤。
16.如權(quán)利要求15所述的嵌入式芯片封裝，其中所述焊盤柵格陣列采用選自電解Ni/Au、ENIG或ENEIG的端子進行端子化。
17.如權(quán)利要求12所述的嵌入式芯片封裝，其中所述焊盤柵格陣列凹陷低于所述介電材料至多10微米或者與所述介電材料齊平，從而提供BGA焊盤。
18.如權(quán)利要求17所述的嵌入式芯片封裝，其中所述焊盤柵格陣列采用有機保焊劑OSP進行端子化。
19.一種制造嵌入式芯片封裝的方法，包括：
·獲得由聚合物框架包圍的芯片插座柵格；
·將所述芯片插座柵格放置在膠帶上；
·將芯片面朝下(倒裝芯片)放入所述芯片插座柵格的插座中；
·在所述芯片和芯片插座柵格上層壓介電材料；
·在所述介電材料上施加載體；
·沉積粘附/阻擋層，所述粘附/阻擋層包括選自鈦、鉭、鎢、鉻和/或鎳中的至少其一，隨后在新暴露的表面上沉積銅種子層；
·施加第一光刻膠層，并顯影出具有特征層的圖案；
·在所述具有特征層的圖案中電鍍銅，形成銅特征結(jié)構(gòu)；
·剝除所述第一光刻膠層；
·施加第二光刻膠層，并將其圖案化形成通孔柱圖案；
·在所述通孔柱圖案中電鍍銅以形成通孔柱；
·剝除所述第二光刻膠層；
·蝕刻掉所述粘附/阻擋層和所述銅種子層的暴露部分；
·施加介電材料阻擋層以覆蓋所述銅特征結(jié)構(gòu)、通孔柱和芯片的底面；
·移除載體；
·在芯片陣列的背面上層壓黑色介電材料薄層；
·減薄所述介電材料阻擋層以暴露出銅通孔柱；
·施加端子；和
·將所述柵格切割成單獨的封裝芯片。
20.如權(quán)利要求19所述的方法，還包括激光標(biāo)記所述黑色介電材料的附加步驟。
21.如權(quán)利要求19所述的方法，其中芯片陣列被定位在每個插座內(nèi)。
22.如權(quán)利要求19所述的方法，其中其上具有芯片陣列的晶片被定位在每個插座內(nèi)。
23.如權(quán)利要求19所述的方法，其中所述通孔柱包括觸點柵格陣列LGA，其 特征在于以下限制條件中的至少其一：
·正方形或長方形的形狀；
·外表面鍍有最終金屬鍍層，包括化學(xué)鍍鎳/化學(xué)鍍鈀/浸金(ENEPIG)或化學(xué)鍍鎳/浸金(ENIG)或電解鎳和金(Ni/Au)的端子化技術(shù)，以及
·任選從周圍介電材料突起至多10微米。
24.如權(quán)利要求19所述的方法，其中所述銅通孔柱包括球柵陣列BGA，其特征在于以下限制條件中的至少其一：
·相對于周圍介電材料凹陷至多10微米；
·具有圓形端部的圓柱形狀，以易于被焊料潤濕；和
·涂有有機保焊劑OSP。