本發(fā)明涉及電子芯片封裝及其制造方法。

背景技術：

消費電子產品，例如計算機和電信設備，包含有集成電路芯片。

實現(xiàn)芯片與外界連接的常規(guī)方法是將IC基板作為芯片封裝的一部分。封裝芯片具有諸如球柵陣列BGA或觸點柵格陣列LGA的連接件，用于連接到印刷電路板PCB等基板上，而這些基板則連接其它元件。

IC基板要求具有高平整度、高強度和抗翹曲性以確保與PCB及其它基礎基板具有良好的接觸。具體而言，對于IC基板和芯片封裝的總體要求是可靠性和合適的電氣性能、厚度、硬度、平整度，良好的散熱性以及有競爭力的單價。

引線框架(lead frame)是一種完善且常見的芯片封裝類型，其價格相對低廉并且能夠實現(xiàn)IC電路與外界連接。引線框架使用延伸出殼體外的金屬引線。引線框架技術回到了DIP芯片的初期，但仍然被廣泛應用于許多種封裝中。

引線框架作為IC封裝的“骨架”，其在芯片組裝成最終產品的過程中為芯片提供機械支撐。引線框架包括芯片附著其上的芯片焊盤以及作為連接至外界的外部電連接裝置的引線。芯片經由導線通過導線接合或帶式自動接合的方式連接至引線。

在利用連接導線連接至引線框架后，芯片被稱為模塑料的塑料保護材料覆蓋。

用于制造更先進的多層基板的技術包括連接焊盤的層或嵌入介電材料內的特征結構。提供穿過介電材料的通孔，用以將不同層中的特征結構電連接在一起。

用于制造此類通孔的一種方法是鉆填法，其中通常利用激光鉆出穿過介電材料的孔，并且利用導電材料例如銅來填充該孔以形成通孔。

制造通孔的另一種方法是通過在適當波長的光(通常是紫外光)下選擇性曝光光刻膠形成的圖案內沉積銅或其它金屬，其中通過在燈下經由模版選擇性曝光形成圖案或利用激光劃線創(chuàng)建圖案。這種在光刻膠顯影形成的圖案中進行電鍍的技術稱為“圖案鍍覆”。隨后移除光刻膠，并且在直立的通孔柱上層壓介電材料，該介電材料優(yōu)選為聚合物浸漬增強玻璃纖維墊預浸料。

在圖案鍍覆中，首先沉積種子層。然后在其上沉積光刻膠層并隨后曝光以創(chuàng)建圖案，其中光刻膠被選擇性移除以形成暴露出種子層的溝槽。通過在光刻膠溝槽中沉積銅而形成通孔柱。隨后移除殘余的光刻膠，蝕刻掉種子層，并且在其上及其周圍再次層壓通常為聚合物浸漬玻璃纖維墊預浸料的介電材料以包圍通孔柱。然后可以采用各種技術和工藝來減薄介電材料，將其平坦化，并暴露出通孔柱的頂部，由此允許導電連接至接地面或參考面，用于在其上構建下一個金屬層?？梢栽谄渖铣练e具有金屬導體和通孔柱的后續(xù)層，通過重復該過程來構建所期望的多層結構。

在一個可選但密切相關的下文稱為“面板鍍覆”的技術中，在基板上沉積金屬或合金的連續(xù)層。在其上表面上沉積光刻膠層并在光刻膠中顯影出圖案。隨后，將被顯影的光刻膠選擇性剝除，選擇性地暴露出其下方的金屬，該暴露的金屬可以隨后被蝕刻掉。未顯影光刻膠保護其下方的金屬不被蝕刻，并且留下直立的特征結構和通孔的圖案。在未顯影光刻膠被剝除之后，可以在直立的銅特征結構和/或通孔柱上及其周圍層壓介電材料，例如聚合物浸漬玻璃纖維墊。在其它變化方案中，未顯影光刻膠圖案被剝除，保留顯影光刻膠作為掩膜。

通過圖案鍍覆或面板鍍覆方法形成的通孔層，例如上文所述的那些，通常被稱為“通孔柱”。特征層可以采用類似的技術來制造。

一種制造高密度互連的靈活技術是構建由介電基質中的金屬通孔或特征結構構成的圖案或面板鍍覆的多層結構。用于通孔和特征結構的金屬可以是銅，并且介電材料可以由纖維增強聚合物基質構成。通常，采用具有高玻璃化轉變溫度(Tg)的聚合物，例如聚酰亞胺。這些互連可以是有芯的或無芯的，并且可以包括用于堆疊元件的空腔。它們可以具有奇數(shù)或偶數(shù)的層數(shù)。授予Amitec Advanced Multilayer Interconnect Technologies Ltd.的在先專利，例如Hurwitz等人的題為“Advanced Multilayer Coreless Support Structures and Method for their Fabrication”的US 7,682,972中描述的實施技術公開了一種制 造自支持膜的方法，所述膜包括在介電材料中的通孔陣列，用作構建優(yōu)良電子支撐結構的構造前體。該方法包括在犧牲載體上的介電材料圍繞物中制造導電通孔膜以及從犧牲載體上分離所述膜以形成一個自支持的層壓陣列的步驟。可以通過將該層壓陣列減薄和平坦化并隨后將通孔端子化來形成基于該自支持膜的電子基板。該出版物通過引用全文并入本文。

Hurwitz等人的題為“Integrated Circuit Support Structures and their Fabrication”的US 7,635,641描述了一種制造電子件的方法，包括以下步驟：(A)選擇第一基層；(B)在第一基層上沉積第一抗蝕阻擋層；(C)構建由交替的導電層和絕緣層構成的第一半堆疊體，導電層經由穿過絕緣層的通孔互連；(D)在第一半堆疊體上施加第二基層；(E)在第二基層上施加光刻膠保護涂層；(F)蝕刻掉第一基層；(G)移除光刻膠保護涂層；(H)移除第一抗蝕阻擋層；(Ⅰ)構建由交替的導電層和絕緣層構成的第二半堆疊體，導電層經由穿過絕緣層的通孔互連，其中第二半堆疊體具有與第一半堆疊體基本對稱的層；(J)在由交替的導電層和絕緣層構成的第二半堆疊體上施加絕緣層；(K)移除第二基層；和(L)通過在堆疊體的外表面上暴露出通孔端部并對其施加端子來對基板進行端子化。該出版物通過引用全文并入本文。

多層基板實現(xiàn)了更高密度的互連并且被用于更為復雜的IC芯片。它們比簡單的單層引線框架更為昂貴，并且對于許多電子應用而言，更經濟的引線框架才是適用的。

即使用于封裝相對簡單的芯片，盡管單層就足夠，但是引線框架技術仍有其局限性。芯片通過導線接合連接至引線框架，連接導線越長則導線斷裂、產生短路從而導致失效的危險性就越高。此外，導線在一起排列得越緊密，則短路的可能性就越大。

介電材料中的通孔柱方法適合用于多層基板，但通常過于單薄而無法應用于單層中，因為應該認識到，翹曲和彎曲會導致接觸不良、不可靠和短路。

Hurwitz等人的題為“Single Layer Coreless Substrate”的US 8,866,286描述了一種電子芯片封裝，包括與插件布線層接合的至少一個芯片，所述插件布線層包括布線層和通孔柱層，其中通孔柱層被介電材料包圍，介電材料包括在聚合物樹脂中的玻璃纖維，并且芯片和布線層嵌入在第二介電材料層中，該第二介電材料層包封芯片和布線層。在這種封裝技術中，通孔柱的銅 端部與介電材料齊平。

該封裝相當堅固，但是可能會過熱。此外，這種封裝可能會由于導線接合而導致具有雜散電感，并且可能會由于組裝過程以及芯片附著、導線接合和成型所需的材料導致制造成本高昂。

仍然存在對于薄、可靠且低成本的芯片封裝的需求，本發(fā)明的實施方案滿足了這一需求。

技術實現(xiàn)要素：

本發(fā)明的實施方案涉及提供一種新型芯片封裝解決方案。

本發(fā)明第一方面涉及一種嵌入式芯片封裝，其包括芯片，所述芯片具有在鈍化層中的芯片接觸焊盤，所述芯片接觸焊盤通過粘附/阻擋層連接至特征層的第一面，從所述特征層的第二面延伸出通孔柱，所述芯片、特征層和通孔柱被介電材料包封。

通常，所述芯片接觸焊盤包括鋁。

通常，所述鈍化層包括PI(聚酰亞胺)或SiN。

一般而言，所述粘附/阻擋層選自Ti/Cu、Ti/W/Cu、Ti/Ta/Cu、Cr/Cu、Ni/Cu和Cr/Ni/Cu。

通常，所述粘附/阻擋層的厚度為0.05微米至1微米。

通常，所述特征層包括銅。

通常，所述特征層的厚度為1微米至25微米。

在一些實施方案中，所述特征層具有扇出形式。

在一些實施方案中，所述特征層具有扇入形式。

在一些實施方案中，所述芯片和通孔柱嵌入在不同的聚合物介電材料內。

在一些實施方案中，通孔柱層提供焊盤的柵格陣列，用作芯片與基板連接的接觸。

任選地，所述基板是印刷電路板。

任選地，所述基板是用于制造封裝上封裝(PoP)的封裝。

通常，根據(jù)工業(yè)標準將所述焊盤柵格陣列端子化。

在一些實施方案中，通孔柱的柵格陣列延伸超出介電材料至多10微米或是與介電材料齊平，從而提供LGA焊盤。

任選地，通孔柱的柵格陣列利用選自Ni/Au、ENIG或ENEIG的端子進行端子化。

在一些實施方案中，通孔柱的柵格陣列凹陷低于介電材料至多10微米或者與介電材料齊平，由此提供BGA焊盤。

在一些實施方案中，通孔柱的柵格陣列利用有機保焊劑(OSP)進行端子化。

本發(fā)明第二方面涉及一種制造如本文所述的新型芯片封裝的方法，包括：

·獲得由聚合物框架包圍的芯片插座柵格；

·將所述芯片插座柵格放置在膠帶上；

·將芯片面朝下(倒裝芯片)放入柵格的插座中；

·在所述芯片和柵格上層壓介電材料；

·在所述介電材料上施加載體；

·沉積粘附/阻擋層，所述粘附/阻擋層包括選自鈦、鉭、鎢、鉻和/或鎳中的至少其一，隨后在新暴露的表面上沉積銅種子層；

·施加第一光刻膠層，并顯影出具有特征層的圖案；

·在所述圖案中電鍍銅，形成特征結構；

·剝除所述第一光刻膠層；

·施加第二光刻膠層，并將其圖案化形成通孔柱圖案；

·在所述通孔柱圖案中電鍍銅以形成通孔柱；

·剝除第二光刻膠層；

·蝕刻掉粘附/阻擋層和銅種子層的暴露部分；

·施加介電材料阻擋層以覆蓋銅特征結構、通孔柱和芯片的底面；

·移除載體；

·在芯片陣列的背面上層壓黑色介電材料薄層；

·減薄介電材料以暴露出銅通孔柱；

·施加端子；和

·將所述柵格切割成獨立的封裝芯片。

·任選地，芯片陣列被定位在每個插座內。

在一個變型的制造路線中，將其上具有芯片陣列的晶片定位在每個插座內。

在一些實施方案中，銅通孔柱包括LGA(觸點柵格陣列)并且其特征在于以下限制條件中的至少其一：

·正方形或長方形的形狀；

·外表面鍍有最終金屬鍍層，包括化學鍍鎳/化學鍍鈀/浸金(ENEPIG)或化學鍍鎳/浸金(ENIG)或電解鎳和金(Ni/Au)的端子化技術，以及

·任選從周圍介電材料突起至多10微米。

在一些實施方案中，銅通孔柱包括焊盤BGA(球柵陣列)，其特征在于以下至少其一：

·相對于周圍介電材料凹陷至多10微米；

·具有圓形端部的圓柱體形狀，以易于被焊料潤濕；和

·涂有OSP(有機保焊劑)。

通常，在所述黑色介電材料上進行激光標記。

附圖說明

為了更好地理解本發(fā)明并示出本發(fā)明的實施方式，純粹以舉例的方式參照附圖。

現(xiàn)在具體參照附圖，必須強調的是，具體圖示僅為示例且出于示意性討論本發(fā)明優(yōu)選實施方案的目的，提供圖示的原因是確信附圖是最有用且易于理解本發(fā)明的原理和概念的說明。就此而言，沒有試圖將本發(fā)明的結構細節(jié)以超出對本發(fā)明基本理解所必需的詳細程度來圖示；參照附圖的說明使本領域技術人員能夠知曉本發(fā)明的幾種實施方式可如何實施。在附圖中：

圖1是根據(jù)一個實施方案的電子芯片封裝的簡化截面圖，其中實現(xiàn)封裝芯片與基板通過觸點柵格陣列(LGA)的連接；

圖2是根據(jù)一個實施方案的電子芯片封裝的簡化截面圖，其中實現(xiàn)封裝芯片與基板通過球柵陣列(BGA)的連接；

圖3是示出圖1的電子芯片封裝的制造方法的流程圖；

圖3(a)-3(u)是對應于圖3流程圖的各個步驟的中間結構的附屬側視圖；

在各個附圖中，相同的附圖標記指示相同的要素。

術語“微米”是指1x10^-6米，并可表示為“μm”。

具體實施方式

在下文的說明中，所涉及的是支撐結構，其由介電材料中的金屬通孔， 特別是在聚合物基質中的銅通孔柱構成，所述介電材料例如是玻璃纖維增強的聚酰亞胺、環(huán)氧樹脂或BT(雙馬來酰亞胺/三嗪)、聚苯醚(PPE)或其共混物。

參照圖1，示出根據(jù)一個實施方案的電子芯片封裝的簡化截面圖，該封裝實現(xiàn)了芯片10與基板通過觸點柵格陣列(LGA)20、22、24的連接。

電子芯片封裝8包括芯片10以及在鈍化層14中的鋁柱12，鈍化層14包含PI或氮化硅。

芯片10和在鈍化層14中的鋁柱12通過層壓第一介電材料16而被包封，第一介電材料16具有聚合物基質，例如聚酰亞胺、環(huán)氧樹脂或BT(雙馬來酰亞胺/三嗪)、聚苯醚(PPE)、聚苯醚(PPO)或它們的共混物，該聚合物基質作為膜提供或者作為玻璃纖維增強預浸料提供以增加強度。

焊盤18與鋁柱12連接。

在焊盤18的設置有IC芯片10的一面相反的另一面上制造銅柱層20、22、24。

有用的是，焊盤18扇出，并且這些柱22、24中的一個或多個設置為超出IC芯片10的周邊，這通常稱為扇出構造，以便于連接到基板，如具有較大規(guī)模觸點的印刷電路板。

這些柱20中的一個或多個可以是芯片下方的大柱，它們除了提供連接選定的柱12的電連接外，還可以將多個柱12連接到一起，也可以接地，還用作散熱器，帶走芯片10的熱量并使其在大體積上耗散。應當指出的是，介電材料16、26通常是良好的熱絕緣體，即差的熱導體，因此倒裝芯片構造會遭受過熱，從而引起數(shù)據(jù)損壞或噪聲。

作為扇出構造的替代，應該認識到在技術上可以根據(jù)需要提供扇入構造。此外，在切割之前，如果加工的是“在晶片上”的多個芯片而不是獨立芯片，則通常不可能采用扇出構造。

焊盤18和柱20、22、24可以包封在介電材料26中，介電材料26可以是與包封芯片10的介電材料16不同的介電材料?？梢栽谛酒庋b8上層壓黑色介電材料薄層28以利于激光標記的可視性。黑色介電材料層28可以作為預浸料或作為聚合物膜提供。

為了利用觸點柵格陣列(LGA)連接到基板如印刷電路板(PCB)，柱20、22、24通常為正方形或長方形，不過也可以具有其它形狀，例如可以是 圓形的。

為了易于附著到基板，柱20、22、24的端部可突起超出介電材料至多10微米。柱20、22、24的暴露端部通常在其外表面上涂覆最終金屬鍍層30，包括電解Ni/Au(有時稱為化學鍍鎳浸金)或Ni/Pd/Au(在金的下方和鎳的上方具有鈀層)，該工藝稱為ENEPIG。

參照圖2，示出根據(jù)一個實施方案的電子芯片封裝108的第二簡化截面圖，該封裝實現(xiàn)了將芯片110與基板通過球柵陣列(BGA)120、122、124連接。

電子芯片封裝108包括芯片110以及在鈍化層114中的鋁柱112，該鈍化層114包含PI或SiN。

芯片110和在鈍化層114中的鋁柱112通過層壓第一介電材料116而被包封，第一介電材料16具有聚合物基質，例如聚酰亞胺、環(huán)氧樹脂或BT(雙馬來酰亞胺/三嗪)、聚苯醚(PPE)、聚苯醚(PPO)或它們的共混物，該聚合物基質作為膜提供或者作為玻璃纖維增強預浸料提供以增加強度。

焊盤118連接鋁柱112。

在焊盤118的設置有IC芯片110的一面相反的另一面上制造銅柱層120、122、124。

有用的是，焊盤118扇出，并且這些柱122、124中的一個或多個設置為超出IC芯片110的周邊，這通常稱為扇出構造，以便于連接到基板，如具有較大規(guī)模觸點的印刷電路板。這些柱120中的一個或多個可以是芯片下方的大柱，它們除了提供連接選定的柱112的電連接外，還可以將多個柱112連接到一起，也可以接地，還用作散熱器，帶走芯片110的熱量并使其在大體積上耗散。應當指出的是，介電材料116、126通常是良好的熱絕緣體，即差的熱導體，因此倒裝芯片構造會遭受過熱，從而引起數(shù)據(jù)損壞或噪聲。

作為扇出構造的替代，應該認識到在技術上可以根據(jù)需要提供扇入構造。此外，在切割之前，如果多個芯片在晶片上被封裝和端子化，則通常不可能采用扇出構造。

焊盤118和柱120、122、124可以包封在介電材料126中，介電材料126可以是與包封芯片110的介電材料116不同的介電材料。可以在芯片封裝108上層壓黑色介電材料薄層128以利于激光標記的可視性。黑色介電材料層128可以作為預浸料或作為聚合物膜提供。

為了利用球柵陣列(BGA)連接到基板如印刷電路板(PCB)，在焊料球附著至柱的端部并展開成半球形帽時，柱120、122、124通常是具有圓形截面的圓柱體以易于被焊料球潤濕，然而，柱120、122、124也可以具有其它形狀，例如可以是橢圓形、正方形或長方形。

與圖1中的柱20、22、25的突起端部不同，對于BGA而言，柱120、122、124的端部通常埋入介電材料126中，介電材料126延伸超出柱120、122、124的端部至多10微米，這有助容納后續(xù)施加在封裝上的焊料球。為了防止在施加球柵陣列(BGA)之前焊料球變色，柱120、122、124的端部通常涂覆有有機保焊劑(OSP)130的表面涂層。

此外，應當指出的是，分別用作圖1和圖2中描述的封裝中的LGA和BGA焊盤的兩個銅柱具有柱結構，通常具有至少200微米的寬度(或直徑)以及通常為15微米至50微米的厚度。銅柱的尺寸還可以有助于減少對于進出芯片的電流的直流電阻-由此增加了芯片的功能范圍和整體封裝可靠性-尤其是對于高功率芯片的應用。

參照圖3的流程圖以及示出在聚合物框架4中的插座6的陣列和嵌入其中并連接的芯片10的截面的示意側視圖的圖3(a)-3(u)，下文具體說明一種制造圖1和2的結構的方法。

首先，獲取由聚合物框架4包圍的插座6的柵格-步驟3(a)。圖3(a)示出一對相鄰的插座。以下說明描述了將一對獨立的芯片拾取和放置在單芯片插座中的處理過程。在實踐中，可以對插座的大二維陣列一起處理。此外，在一個變型過程中，可利用單個插座來處理其上具有芯片柵格的晶片，隨后可以將該晶片切割。

框架6可包括作為聚合物片材施加的聚合物，或者該聚合物可以是作為預浸料施加的玻璃纖維增強聚合物。框架6可具有一個或多個層。貫穿插座4可以是沖壓成型的，或者框架6可制造在犧牲銅樁上，犧牲銅樁隨后被溶解而提供貫穿插座4。

珠海越亞的面板可為21"×25"，并且封裝芯片可為5mm×5mm。因此，這種制造技術能夠實現(xiàn)在單個面板上封裝10000個芯片。

然而，應該理解的是，并不是面板的所有區(qū)塊都需要相同尺寸的芯片插座。此外，不僅一個或多個區(qū)塊可用于不同尺寸的插座以容納不同尺寸的芯片，而且任意尺寸的任意子陣列可用于制造任意特定的芯片封裝，所以盡管 生產量很大，但是可以制造少量少批的芯片封裝，使得能夠為特定客戶同時加工處理不同的芯片封裝或為不同的客戶制造不同的封裝。因此，面板可包括用于容納一種類型芯片的具有第一組尺寸的插座的至少一個區(qū)域以及具有用于容納第二類型芯片的具有第二組尺寸的插座的第二區(qū)域。此外，在一個或多個晶片上的芯片陣列可設置在該面板中具有晶片尺寸大小的插座中，并且芯片可以隨后被封裝，然后進行晶片切割。

如圖所示3(a)所示，每個芯片插座4被聚合物框架6包圍。芯片插座柵格4放置在膠帶30上-步驟3(b)，圖3(b)。芯片10面朝下(倒裝芯片)放置在框架6的插座4中-步驟3(c)，圖3(c)，使得鈍化層14中的鋁觸點12(參見圖1及圖2)接觸膠帶30。

在芯片10和柵格6上層壓介電材料16，通常為聚合物膜或纖維增強聚合物預浸料-步驟3(d)，圖3(d)。

接著，在介電材料16上施加載體32-步驟3(e)，圖3(e)。然后移除膠帶30-步驟3(f)，圖3(f)，暴露出芯片觸點12。在新暴露出的表面上沉積粘附層34，其包括鈦、鉭、鎢、鉻和/或鎳中的至少其一，然后沉積銅種子層-步驟3(g)，圖3(g)。通常采用物理氣相沉積(PVD)。粘附金屬34的選擇取決于聚合物6和鈍化層14。粘附層34的典型組合是Ti/Cu、Ti/W/Cu、Ti/Ta/Cu和Cr/Cu，厚度范圍為0.05微米至1微米。

施加并圖案化光刻膠層36以形成特征層-步驟3(h)，圖3(h)。然后，在該圖案中電鍍銅以形成特征結構18-步驟3(i)，圖3(i)。通常，特征結構18的厚度范圍為1微米至25微米。特征結構18可從芯片扇出或可向內扇入。某些特征結構可向外扇出并且某些特征結構可向內扇入。當加工處理晶片上的芯片陣列時，一般不可能采用扇出構造。

剝除光刻膠層36-步驟3(j)，圖3(j)，并且施加第二光刻膠層38并圖案化形成具有通孔柱的圖案-步驟3(k)，圖3(k)。在該圖案中電鍍銅以形成通孔柱層20、22、24-步驟3(l)，圖3(l)。通常，通孔柱20的長度范圍為15微米至50微米。

剝除第二光刻膠層38-步驟3(m)，圖3(m)，并且濺射具有Ti、Ta、Ni、Cr、W中的一種或多種的粘附層34，隨后蝕刻掉銅種子層3(n)。

接著，施加介電材料阻擋層26以覆蓋銅特征結構18和通孔柱20、22、24以及芯片10的底面-步驟3(o)，圖3(o)。

接下來，移除載體32。通常，載體是銅并且簡單地蝕刻掉。載體可以是兩層銅載體，包括厚層和可剝離地附著在厚層上的薄層，在這種情況下，厚層被剝離而薄層被蝕刻掉-步驟3(p)，圖3(p)。

聚合物可以通過拋光、研磨或通過化學機械拋光(CMP)進行減薄。

在該階段，可以在框架6和芯片陣列10的背面層壓黑色介電材料28的薄層(膜或預浸料)-步驟3(r)，圖3(r)。

將光刻膠或其它聚合物介電材料26減薄，以暴露出銅通孔柱20、22、24-步驟3(s)，圖3(s)。

施加端子30-步驟3(t)，圖(t)，然后將陣列分割(切割)成單個封裝芯片8-步驟3(u)，圖3(u)。

如圖3(u)和圖1所示，銅通孔柱20、22、24包括用作LGA(觸點柵格陣列)的觸點的焊盤柵格陣列和銅通孔柱20、22、24的上表面，銅通孔柱20、22、24的上表面可與其周圍的介電材料齊平(圖u)或可突出超過介電材料背面至多約10微米(圖1)，在其外表面上鍍覆有最終金屬鍍層，包括化學鍍鎳/化學鍍鈀/浸金(ENEPIG)或化學鍍鎳/浸金(ENIG)或電解鎳和金(Ni/Au)的端子化技術。在觸點柵格陣列結構中，通孔柱20、22、24可以是正方形或長方形的。

綜上，已經示出了制造圖1結構的方法。其特征在于，芯片封裝可以包括2種或3種不同的介電材料，框架6與填料16可以是相同或不同的聚合物或纖維增強聚合物，包圍通孔柱柱26的介電材料是第三介電材料。

應當理解的是，由圖3的方法得到的圖3(u)所示的結構可以進一步改進，使得銅柱層包括用作BGA(球柵陣列)形式觸點的焊盤柵格陣列。在這種實施方案中，如圖2所示，銅通孔柱120、122、124的外表面可與周圍的介電材料126齊平，或者可以從周圍介電材料126的表面處凹陷至多10微米。用于BGA的通孔柱通常是具有圓形端部的圓柱體，以利于被焊料球潤濕。

當構造為球柵陣列時，通孔柱端部通常涂覆有OSP 130(有機保焊劑)。

本領域技術人員將會認識到，本發(fā)明不限于上文中具體圖示和描述的內容。而且，本發(fā)明的范圍由所附權利要求限定，包括上文所述的各個技術特征的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明后將會預見到這樣的組合、變化和改進。

在權利要求書中，術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內，但一般不排除其他組件。