本發(fā)明是關(guān)于電子器件用外延基板、電子器件、電子器件用外延基板的制造方法、以及電子器件的制造方法。

背景技術(shù)：

關(guān)于電子器件用化合物半導(dǎo)體外延晶片的制造技術(shù)，針對(duì)在硅(si)基板上外延生長(zhǎng)出氮化鎵(gan)膜的半導(dǎo)體外延晶片，正在研究能夠改善其電特性、特別是縱向的漏泄電流的制造方法。

在這樣的研究中，是在半導(dǎo)體外延晶片制造后，于半導(dǎo)體外延晶片表面制作出器件，并進(jìn)行電特性評(píng)價(jià)。

以往，為了要進(jìn)行外延生長(zhǎng)，一直以來，優(yōu)選的是，要進(jìn)行外延生長(zhǎng)的基底的表面平坦。

例如，專利文獻(xiàn)1有提及初始層的aln(氮化鋁)層的粗糙度，公開了通過將與aln層接觸的硅基板的表面粗糙度設(shè)為0.2～1nm，使生長(zhǎng)于其上方的iii族氮化物半導(dǎo)體的結(jié)晶性提高。然而，關(guān)于電特性，專利文獻(xiàn)1中并未提及。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特開2011-066333號(hào)公報(bào)。

技術(shù)實(shí)現(xiàn)要素：

發(fā)明所要解決的問題

本發(fā)明人針對(duì)如上述的外延晶片的電特性進(jìn)行研究，發(fā)現(xiàn)了緩沖層構(gòu)造的v形凹坑與縱向漏泄電流有關(guān)聯(lián)性，若緩沖層構(gòu)造的v形凹坑較少，則縱向漏泄電流會(huì)減少。

然而，關(guān)于要怎樣抑制緩沖層構(gòu)造的v形凹坑，則還有研究的余地。

本發(fā)明是鑒于上述問題點(diǎn)而完成，其目的在于提供一種電子器件用外延基板，其能夠抑制緩沖層構(gòu)造的v形凹坑，并改善制作電子器件時(shí)的電流漏泄特性。

解決問題的技術(shù)方案

為了達(dá)成上述目的，本發(fā)明提供一種電子器件用外延基板，其特征在于，具有：硅系基板；aln初始層，被設(shè)置于該硅系基板上；以及，緩沖層，被設(shè)置于該aln初始層上；前述aln初始層的位于前述緩沖層側(cè)的表面的粗糙度sa為4nm以上。

若如此地使aln初始層的位于緩沖層側(cè)的表面的粗糙度sa為4nm以上，則能夠抑制被形成于aln初始層上的緩沖層構(gòu)造的v形凹坑，并改善制作電子器件時(shí)的縱向漏泄電流特性。

此時(shí)，優(yōu)選前述aln初始層的位于前述緩沖層側(cè)的表面的粗糙度sa為8nm以下。

若如此地使aln初始層的位于緩沖層側(cè)的表面的粗糙度sa為8nm以下，則能夠確實(shí)地抑制被形成于aln初始層上的緩沖層構(gòu)造的v形凹坑。

此時(shí)，優(yōu)選是前述緩沖層，包含與前述aln初始層接觸的alzga1-zn(0≤z＜1)層；并且，前述alzga1-zn(0≤z＜1)層的位于前述aln初始層的相反側(cè)的表面的粗糙度sa為0.6nm以下。

若如此地使alzga1-zn層的位于aln初始層的相反側(cè)的表面的粗糙度sa為0.6nm以下，則能夠有效地改善制作電子器件時(shí)的縱向漏泄電流特性。

此時(shí)，優(yōu)選是前述緩沖層包含多層膜，該多層膜與前述alzga1-zn(0≤z＜1)層接觸，并且由alxga1-xn(0＜x≤1)層與alyga1-yn(0≤y＜x)層交互積層而成；并且，前述多層膜的位于前述alzga1-zn(0≤z＜1)層的相反側(cè)的表面的粗糙度sa為0.3nm以下。

若如此地使多層膜的位于alzga1-zn(0≤z＜1)層的相反側(cè)的表面的粗糙度sa為0.3nm以下，則能夠更有效地改善制作電子器件時(shí)的縱向漏泄電流特性。

此時(shí)，優(yōu)選進(jìn)一步具有：通道層，其被設(shè)置于前述緩沖層上；障壁層，其被設(shè)置于該通道層上；以及，頂蓋層，其被設(shè)置于該障壁層上。

若為這樣的構(gòu)成，則能夠適合用來作為電子器件用外延基板。

另外，本發(fā)明提供一種電子器件，其特征在于：是使用上述電子器件用外延基板而制作出來的電子器件，并且在前述電子器件用外延基板上設(shè)置有電極。

若為這樣的電子器件，則能夠抑制被形成于aln初始層上的緩沖層構(gòu)造的v形凹坑，并改善縱向漏泄電流特性。

此外，本發(fā)明提供一種電子器件用外延基板的制造方法，其特征在于，包括以下工序：在硅系基板上形成aln初始層的工序；在前述aln初始層上形成緩沖層的工序；在前述緩沖層上形成通道層的工序；在前述通道層上形成障壁層的工序；以及，在前述障壁層上形成頂蓋層的工序；其中，將前述aln初始層的位于前述緩沖層側(cè)的表面的粗糙度sa設(shè)為4nm以上。

若為這樣的電子器件用外延基板的制造方法，則能夠制造出一種電子器件用外延基板，其可抑制被形成于aln初始層上的緩沖層構(gòu)造的v形凹坑，并改善制作電子器件時(shí)的縱向漏泄電流特性。

此外，本發(fā)明提供一種電子器件的制造方法，其特征在于，包括以下工序：在硅系基板上形成aln初始層的工序；在前述aln初始層上形成緩沖層的工序；在前述緩沖層上形成通道層的工序；在前述通道層上形成障壁層的工序；在前述障壁層上形成頂蓋層的工序；以及，在前述頂蓋層上形成電極的工序；其中，將前述aln初始層的位于前述緩沖層側(cè)的表面的粗糙度sa設(shè)為4nm以上。

若為這樣的電子器件的制造方法，則能夠制造出一種電子器件，其可抑制被形成于aln初始層上的緩沖層構(gòu)造的v形凹坑，并改善縱向漏泄電流特性。

發(fā)明效果

如以上所述，根據(jù)本發(fā)明，能夠抑制被形成于aln初始層上的緩沖層構(gòu)造的v形凹坑，并改善制作電子器件時(shí)的縱向漏泄電流特性。

附圖說明

圖1是表示本發(fā)明的電子器件用外延基板的實(shí)施方式的一個(gè)例子的剖面圖。

圖2是表示本發(fā)明的電子器件用外延基板的緩沖層的詳細(xì)構(gòu)成的剖面圖。

圖3是表示本發(fā)明的電子器件用外延基板的詳細(xì)構(gòu)成的剖面圖，并且該構(gòu)成中也包含aln初始層和緩沖層的表面粗糙度。

圖4是表示本發(fā)明的電子器件的實(shí)施方式的一個(gè)例子的剖面圖。

圖5是表示本發(fā)明的電子器件用外延基板的制造流程的工序剖面圖。

圖6是表示實(shí)驗(yàn)例中的緩沖層構(gòu)造的v形凹坑密度與aln初始層的表面粗糙度sa之間的關(guān)系的圖。

圖7是表示實(shí)驗(yàn)例中的縱向漏泄電流與aln初始層的表面粗糙度sa之間的關(guān)系的圖。

圖8是表示實(shí)施例中的aln初始層生長(zhǎng)后的aln初始層的表面的照片的圖。

圖9是表示實(shí)施例中的alzga1-zn(0≤z＜1)層(第1層)生長(zhǎng)后的alzga1-zn(0≤z＜1)層(第1層)的表面的照片的圖。

圖10是表示實(shí)施例中的第1多層膜生長(zhǎng)后的第1多層膜的表面的照片的圖。

圖11是表示比較例中的aln初始層生長(zhǎng)后的aln初始層的表面的照片的圖。

圖12是表示比較例的電子器件用外延基板的詳細(xì)構(gòu)成的剖面圖，并且該構(gòu)成中也包含aln初始層和緩沖層的表面粗糙度。

圖13是用來說明緩沖層構(gòu)造的v形凹坑的剖面圖。

圖14是表示有緩沖層構(gòu)造的v形凹坑產(chǎn)生的電子器件用外延基板的剖面圖。

圖15是表示縱向漏泄電流特性的圖。

圖16是表示緩沖層構(gòu)造的v形凹坑的數(shù)量與縱向漏泄電流之間的關(guān)系的圖。

具體實(shí)施方式

以下，關(guān)于本發(fā)明，作為實(shí)施方式的一個(gè)例子，一邊參照附圖一邊詳細(xì)進(jìn)行說明，但本發(fā)明并不被限定于此實(shí)施方式。

如前述，本發(fā)明人已對(duì)在硅基板上外延生長(zhǎng)出gan膜的半導(dǎo)體外延晶片的電特性進(jìn)行了研究。在該研究中，是從縱向電流特性不佳的晶片中，任意地進(jìn)行選擇直到挑到良品為止，然后將各晶片分割成2塊，在分割出來的其中1塊進(jìn)行縱向漏泄電流特性評(píng)價(jià)，并在分割出來的另1塊進(jìn)行故障解析(剖面觀察)。

故障解析是通過以下方法來進(jìn)行：將外延晶片解理(cleavage)，針對(duì)該剖面，將sem(掃瞄式電子顯微鏡)的倍率設(shè)成25k來觀察緩沖層構(gòu)造的v形凹坑。

此處，說明緩沖層構(gòu)造的v形凹坑。本來，緩沖層的各層，必須相對(duì)于基板平行地積層。所謂“v形凹坑”，是指相對(duì)于基板不平行，在一部分上產(chǎn)生凹陷，使多層膜或alzga1-zn(0≤z＜1)插入層變得不平坦的部分(圖13中以橢圓來圈起的部分)。

關(guān)于各晶片，觀察不相鄰的任意5點(diǎn)(也即，稍微分離的5個(gè)位置)，并對(duì)緩沖層構(gòu)造的v形凹坑的數(shù)量進(jìn)行計(jì)數(shù)(參照?qǐng)D13、圖14)。

此處，圖13是用來說明緩沖層構(gòu)造的v形凹坑的剖面圖，圖14是表示有緩沖層構(gòu)造的v形凹坑產(chǎn)生的電子器件用外延基板的剖面圖。另外，在圖13、圖14中，電子器件用外延基板100，具有：硅基板112、設(shè)置于硅基板112上的aln初始層113、以及設(shè)置于aln初始層113上的緩沖層114。緩沖層114，是將由alzga1-zn所構(gòu)成的第1層114a與第1多層膜115’積層起來，并在第1多層膜115’上進(jìn)一步交互積層alαga1-αn(0≤α＜1)插入層114d與第2多層膜115而形成。電子器件用外延基板100，進(jìn)一步具有：設(shè)置于緩沖層114上的高電阻層116、設(shè)置于高電阻層116上的通道層117、設(shè)置于通道層117上的障壁層118、以及設(shè)置于障壁層118上的頂蓋層119。

將各晶片的縱向漏泄電流特性表示于圖15。圖15中，也表示有各晶片的緩沖層構(gòu)造的表面中的v形凹坑的數(shù)量。將圖15重新繪制成緩沖層構(gòu)造的表面中的v形凹坑的數(shù)量與縱向漏泄電流之間的關(guān)系的結(jié)果，則成為圖16。

根據(jù)圖15、圖16，可知隨著緩沖層構(gòu)造的v形凹坑的數(shù)量增加，漏泄電流會(huì)增加。

因此，為了要改善縱向漏泄電流特性，必須要抑制緩沖層構(gòu)造的v形凹坑。

于是，本發(fā)明人針對(duì)能夠抑制緩沖層構(gòu)造的v形凹坑并改善制作電子器件時(shí)的縱向漏泄電流特性的電子器件用外延晶板，進(jìn)行深入研究后，發(fā)現(xiàn)若aln初始層的位于緩沖層側(cè)的表面的粗糙度sa在4nm以上，則能夠抑制被形成于aln層上的緩沖層構(gòu)造的v形凹坑，并改善制作電子器件時(shí)的縱向漏泄電流特性，從而完成本發(fā)明。

首先，一邊參照?qǐng)D1～圖3，一邊說明本發(fā)明的電子器件用外延基板。

圖1所示的本發(fā)明的電子器件用外延基板10，具有：硅系基板12、設(shè)置于硅系基板12上的aln初始層13、以及設(shè)置于aln初始層13上的緩沖層14，并且aln初始層13的位于緩沖層14側(cè)的表面的粗糙度sa在4nm以上。此處，粗糙度sa是將2維的算術(shù)平均粗糙度ra加以3維化來定義。另外，所謂硅系基板，是指硅基板或碳化硅(sic)基板。

圖1的電子器件用外延基板10，進(jìn)一步具有：設(shè)置于緩沖層14上的高電阻層16、設(shè)置于高電阻層16上的通道層17、設(shè)置于通道層17上的障壁層18、以及設(shè)置于障壁層18上的頂蓋層19。此處，通道層17與障壁層18，形成主動(dòng)層20。

高電阻層16，例如能夠制成含有c(碳)或fe(鐵)的gan層；通道層17，例如能夠制成其c或fe的其中一者比高電阻層16少的gan層；障壁層18，例如能夠制成algan層；頂蓋層19，例如能夠制成gan層。

將緩沖層14的詳細(xì)構(gòu)成表示于圖2，而將也包含aln初始層13和緩沖層14的表面的粗糙度sa的詳細(xì)構(gòu)成表示于圖3。緩沖層14，能夠制成由alzga1-zn(0≤z＜1)所構(gòu)成的第1層(alzga1-zn層)14a與第1多層膜(多層膜)15’所積層而成的層。第1多層膜15’，能夠制成由alxga1-xn(0＜x≤1)層14b與alyga1-yn(0≤y＜x)層14c所交互積層而成的層，并且能夠制成有多對(duì)交互積層而成的層。另外，如圖2所示，在第1多層膜15’上，有多對(duì)或一對(duì)的插入層14d與第2多層膜15交互積層(在圖2中，雖然是積層多對(duì)，但也可為一對(duì))。

插入層14d，能夠制成alαga1-αn(0≤α＜1)層，第2多層膜15，能夠制成由alxga1-xn(0＜x≤1)層14b與alyga1-yn(0≤y<x)層14c所交互積層而成的層。

電子器件用外延基板10，通過將aln初始層13的位于緩沖層14側(cè)的表面的粗糙度sa設(shè)為4nm以上，便能夠抑制被形成于aln初始層13上的緩沖層14的構(gòu)造的v形凹坑，并改善制作電子器件時(shí)的縱向漏泄電流特性。

在此情況下，于電子器件用外延基板10中，aln初始層13表面的粗糙度sa優(yōu)選為8nm以下。

若如此地使aln初始層13的位于緩沖層14側(cè)的表面的粗糙度sa為4nm以上且8nm以下，則能夠確實(shí)地抑制被形成于aln初始層13上的緩沖層14的構(gòu)造的v形凹坑。

在電子器件用外延基板10中，與aln初始層13接觸的由alzga1-zn(0≤z＜1)所構(gòu)成的第1層14a中的位于aln初始層13的相反側(cè)的表面的粗糙度sa，優(yōu)選為0.6nm以下。

若如此地使第1層14a中的位于aln初始層13的相反側(cè)的表面的粗糙度sa為0.6nm以下，便能夠有效地改善制作電子器件時(shí)的縱向漏泄電流特性。

在電子器件用外延基板10中，與第1層14a接觸的第1多層膜15’中的位于aln初始層13的相反側(cè)的表面的粗糙度sa，優(yōu)選為0.3nm以下。

若如此地使第1多層膜15’中的位于第1層14a的相反側(cè)的表面的粗糙度sa為0.3nm以下，便能夠更有效地改善制作電子器件時(shí)的縱向漏泄電流特性。

接著，一邊參照?qǐng)D4，一邊說明本發(fā)明的電子器件的實(shí)施方式的一個(gè)例子。

圖4的電子器件11，是在圖1的電子器件用外延基板10的由通道層17與障壁層18所構(gòu)成的主動(dòng)層20上的頂蓋層19上，設(shè)置源極電極26、漏極電極28、柵極電極30而成。在電子器件11中，源極電極26和漏極電極28，被配置成使電流自源極電極26經(jīng)由被形成于通道層17內(nèi)的二維電子氣體層21而流至漏極電極28。在源極電極26與漏極電極28之間流動(dòng)的電流，能夠通過被施加于柵極電極30上的電位來加以控制。此外，源極電極26、漏極電極28，只要是與二維電子氣體層21為低電阻連接即可，而也可配置于將頂蓋層19除去后的區(qū)域、或是配置于將頂蓋層19和障壁層18除去后的區(qū)域。

若為如此的電子器件，則能夠抑制被形成于aln初始層上的緩沖層構(gòu)造的v形凹坑，并改善縱向漏泄電流特性。

接著，一邊參照?qǐng)D1～3、圖5，一邊說明本發(fā)明的電子器件用外延基板的制造方法的實(shí)施方式的一個(gè)例子。

首先，如圖5(a)所示，在厚度1mm左右的硅系基板12上，例如通過movpe(有機(jī)金屬氣相生長(zhǎng)法)，外延生長(zhǎng)出厚度20～200nm的aln初始層13。

此處，將aln初始層13的表面的粗糙度sa設(shè)為4nm以上，優(yōu)設(shè)為4nm以上且8nm以下。此外，若要使aln初始層13的表面變得粗糙，可通過變更生長(zhǎng)溫度、氣體流量、iii族元素/v族元素的比來調(diào)整表面的粗糙度。

接著，如圖5(b)所示，在aln初始層13上，例如通過mopve法外延生長(zhǎng)出緩沖層14。

具體而言，如圖2所示，積層第1層14a與第1多層膜15’，并在第1多層膜15’上進(jìn)一步交互積層插入層14d與第2多層膜15，以形成緩沖層14，其中第1層14a是由厚度100～500nm的alzga1-zn所構(gòu)成，第1多層膜15’是由厚度3～7nm左右的alxga1-xn層14b與厚度2～5nm左右的alyga1-yn層14c所交互積層而成，插入層14d是由厚度100～500nm左右的alαga1-αn所構(gòu)成，第1多層膜15是由厚度3～7nm左右的alxga1-xn層14b與厚度2～5nm左右的alyga1-yn層14c所交互積層而成。此處，第1層14a，被形成為比構(gòu)成第1多層膜15’、第2多層膜15的各層更厚。

此時(shí)，由于將aln初始層13的位于緩沖層14側(cè)的表面的粗糙度sa如以上所述地設(shè)為較大，所以會(huì)促進(jìn)被形成于aln初始層13上的第1層14a的橫方向生長(zhǎng)，并促進(jìn)由第1層14a所產(chǎn)生的aln初始層13的表面的填孔，結(jié)果能夠使第1層14a生長(zhǎng)后的表面變得平坦(參照?qǐng)D3)，并也提高第1層14a上的第1多層膜15’的平坦性(參照?qǐng)D3)，從而能夠改善制作電子器件時(shí)的縱向漏泄電流特性。

接著，如圖5(c)所示，例如通過movpe法，外延生長(zhǎng)出高電阻層16(例如為含有c或fe的gan層)，然后外延生長(zhǎng)出通道層17(例如至少為其c或fe比高電阻層16少的gan層)。

接著，例如通過movpe法外延生長(zhǎng)出障壁層18(例如為algan層)與其上的頂蓋層19(例如為gan層)，便能夠制造出圖1所示的電子器件用外延基板10。

若為如上述的電子器件用外延基板的制造方法，便能夠制造出一種電子器件用外延基板，其可抑制被形成于aln初始層上的緩沖層構(gòu)造的v形凹坑，并改善制作電子器件時(shí)的縱向漏泄電流特性。

接著，說明本發(fā)明的電子器件的制造方法的實(shí)施方式的一個(gè)例子。

如上述所述，先制造出圖1的電子器件用外延基板10，并進(jìn)一步在電子器件用外延基板10的由通道層17與障壁層18所構(gòu)成的主動(dòng)層20上的頂蓋層19上，形成源極電極26、漏極電極28、柵極電極30。源極電極26和漏極電極28，例如能夠以ti/al的積層膜來形成；柵極電極30，例如能夠以由sio、sin等的金屬氧化物所構(gòu)成的下層膜與由ni、au、mo、pt等金屬所構(gòu)成的上層膜的積層膜來形成。如此，可得到圖4所示的電子器件11。

若為上述電子器件的制造方法，便能夠制造出一種電子器件，其可抑制被形成于aln初始層上的緩沖層構(gòu)造的v形凹坑，并改善縱向漏泄電流特性。

實(shí)施例

以下，示出實(shí)驗(yàn)例、實(shí)施例及比較例來更具體地說明本發(fā)明，但本發(fā)明并不被限定于這些例子。

(實(shí)驗(yàn)例)。

使aln初始層表面的粗糙度在2nm～7.5nm的范圍內(nèi)變化(制作出6個(gè)水準(zhǔn))，從而制造出如圖1所示的電子器件用外延基板10。將緩沖層構(gòu)造的v形凹坑密度(位置數(shù)/cm²)與aln初始層表面的粗糙度sa的關(guān)系表示于圖6。另外，將縱向漏泄電流與aln初始層表面的粗糙度sa的關(guān)系表示于圖7。從圖6可知，當(dāng)aln初始層表面的粗糙度在4nm以上時(shí)便沒有v形凹坑(在4nm以上，v形凹坑幾乎消失，在圖6上不存在描點(diǎn))，從圖7可知，當(dāng)aln初始層的上表面的粗糙度在4nm以上時(shí)，縱向漏泄電流亦被改善。

(實(shí)施例)。

通過movpe法，在厚度1mm左右的硅基板上生長(zhǎng)出厚度160nm的aln初始層13。此處，在1100℃～1200℃的生長(zhǎng)溫度，例如在1130℃來形成aln初始層，以將aln初始層13的表面的粗糙度sa設(shè)為4.79nm。

接著，生長(zhǎng)出緩沖層14。緩沖層14是積層了由厚度300nm的gan所構(gòu)成的第1層14a與第1多層膜15’，并在第一多層膜15’上進(jìn)一步交互積層由厚度300nm的gan所構(gòu)成的插入層14d與第2多層膜15。第1多層膜15’、第2多層膜15，是厚度5nm的aln層14b與厚度3nm的gan層14c交互積層而成。

接著，生長(zhǎng)出由gan所構(gòu)成的高碳濃度層(高電阻層16)，并繼而生長(zhǎng)出同樣由gan所構(gòu)成的低碳濃度層(通道層17)。繼而，生長(zhǎng)出由algan所構(gòu)成的障壁層18，并在其上生長(zhǎng)出gan層(頂蓋層19)，從而制造出圖1的電子器件用外延基板10。

圖8中表示aln初始層13的表面的照片。另外，圖3中表示外延生長(zhǎng)后的緩沖層14的剖面。如此可知，雖然aln初始層13的表面是凹凸?fàn)?，但其上的?層14a的表面變得平坦。

圖9中表示第1層14a表面的照片。第1層14a表面的粗糙度sa變成0.6nm以下。此外，圖9的3張照片，是不同的3片晶片的照片。

圖10中表示第1多層膜15’表面的照片。第1多層膜15’表面的粗糙度sa變成0.3nm以下。此外，圖10的2張照片，是不同的2片晶片的照片。

在此電子器件用外延基板上形成電極，制造出圖4所示的電子器件11，當(dāng)施予600v的電壓并測(cè)量縱向(厚度方向)漏泄電流時(shí)，得到4×10^-9(a)的結(jié)果，相較于后述的比較例，能夠大幅抑制縱向漏泄電流。

(比較例)

與實(shí)施例同樣地制造出電子器件用外延基板10。但是，是在1240℃的生長(zhǎng)溫度形成aln初始層13，以將aln初始層的表面的粗糙度sa設(shè)為2.16nm，其余與實(shí)施例相同。

圖11中表示aln初始層13表面的照片。另外，圖12中表示外延生長(zhǎng)后的aln初始層13和緩沖層14的剖面。如此可知，雖然aln初始層13的表面是平坦的，但其上的第1層14a表面和第1多層膜15’表面變成凹凸?fàn)?。在此半?dǎo)體外延晶片上形成電極，制造出圖4所示的電子器件11，當(dāng)施予600v的電壓并測(cè)量縱向漏泄電流時(shí)，得到8.6×10^-6(a)的結(jié)果。

此外，本發(fā)明并不被限定于上述實(shí)施方式。上述實(shí)施方式僅為例示，任何與本發(fā)明的申請(qǐng)專利范圍所述的技術(shù)性思想具有實(shí)質(zhì)上相同的構(gòu)成，且發(fā)揮相同作用功效的，均包含于本發(fā)明的技術(shù)范圍中。例如，第1多層膜15’、第2多層膜15也可為具有al組成的濃度梯度變化的單一層。另外，也可不設(shè)置第2多層膜15或插入層14。