本發(fā)明涉及反熔絲存儲(chǔ)器及半導(dǎo)體存儲(chǔ)裝置。

背景技術(shù)：

現(xiàn)有技術(shù)中，通過破壞絕緣膜來進(jìn)行一次性數(shù)據(jù)寫入的反熔絲存儲(chǔ)器，人們知道的有具有美國(guó)專利第6,667,902號(hào)說明書(專利文獻(xiàn)1)所示結(jié)構(gòu)的反熔絲存儲(chǔ)器。在該專利文獻(xiàn)1中所示的反熔絲存儲(chǔ)器由在阱上并列形成有開關(guān)晶體管和存儲(chǔ)器電容的雙晶體管構(gòu)成。

實(shí)際上，由晶體管結(jié)構(gòu)構(gòu)成的開關(guān)晶體管中，在阱上通過開關(guān)柵極絕緣膜形成有開關(guān)柵極，在開關(guān)柵極上連接有字線，且在形成于阱表面的一個(gè)擴(kuò)散區(qū)域連接有位線。另外，在與開關(guān)晶體管成對(duì)的存儲(chǔ)器電容中，在阱上通過存儲(chǔ)器柵極絕緣膜形成有存儲(chǔ)器柵極，在該存儲(chǔ)器柵極中連接有與開關(guān)柵極連接的字線不同的另外寫入字線。

在進(jìn)行數(shù)據(jù)寫入動(dòng)作時(shí)，存儲(chǔ)器電容通過從寫入位線向存儲(chǔ)器柵極施加的破壞字電壓和向開關(guān)晶體管的位線施加的絕緣破壞位電壓之間的電壓差來絕緣破壞存儲(chǔ)器柵絕緣膜，與阱絕緣的存儲(chǔ)器柵極通過存儲(chǔ)器柵絕緣膜的絕緣破壞，可能會(huì)與阱表面、即存儲(chǔ)器溝道被形成的區(qū)域相連接。

另外，在進(jìn)行數(shù)據(jù)讀取動(dòng)作時(shí)，在向與想要讀取的位線連接的寫入字線施加電壓時(shí)，如果在存儲(chǔ)器柵絕緣膜破壞的情況下，施加在寫入字線的電壓通過存儲(chǔ)器溝道施加在開關(guān)晶體管的另一擴(kuò)散區(qū)域。另外，開關(guān)晶體管通過分別從與開關(guān)柵極連接的字線和與擴(kuò)散區(qū)域連接的位線施加的電壓處于導(dǎo)通狀態(tài)，根據(jù)施加到位線的電壓的變化能夠判斷成對(duì)的存儲(chǔ)器電容中的存儲(chǔ)器柵極和存儲(chǔ)器溝道之間的電連接狀態(tài)，能夠判斷有沒有數(shù)據(jù)的寫入。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：美國(guó)專利第6,667,902號(hào)說明書

技術(shù)實(shí)現(xiàn)要素：

發(fā)明要解決的課題

但是，由該結(jié)構(gòu)構(gòu)成的現(xiàn)有的反熔絲存儲(chǔ)器中，與存儲(chǔ)器電容不同地單獨(dú)設(shè)置開關(guān)晶體管，因此與用于向該存儲(chǔ)器電容施加破壞字電壓的控制電路不同地還需要用于使開關(guān)晶體管導(dǎo)通截止的開關(guān)控制電路，相應(yīng)的份就存在難以實(shí)現(xiàn)小型化的問題。

因此，本發(fā)明是考慮了上述問題點(diǎn)而做出的發(fā)明，其目的在于，提供一種與現(xiàn)有技術(shù)相比能夠?qū)崿F(xiàn)小型化的反熔絲存儲(chǔ)器及半導(dǎo)體存儲(chǔ)裝置。

要解決課題的技術(shù)手段

為了解決所述課題，本發(fā)明的反熔絲存儲(chǔ)器的特征在于，包括：存儲(chǔ)器電容，其中，通過存儲(chǔ)器柵絕緣膜設(shè)置有存儲(chǔ)器柵極，在形成于阱上的一個(gè)擴(kuò)散區(qū)域連接有位線；整流元件，設(shè)置在所述存儲(chǔ)器柵極和字線之間，從所述字線向所述存儲(chǔ)器柵極施加電壓，另一方面，通過向所述存儲(chǔ)器柵極和所述字線施加的電壓值，阻斷從所述存儲(chǔ)器柵極向所述字線的電壓施加。

另外，本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，其特征在于，在多個(gè)字線和多個(gè)位線的各交叉部位配置有反熔絲存儲(chǔ)器，所述反熔絲存儲(chǔ)器為上述的反熔絲存儲(chǔ)器。

發(fā)明的效果

根據(jù)本發(fā)明，不需要使用如現(xiàn)有技術(shù)中的控制電路，通過向存儲(chǔ)器電容的存儲(chǔ)器柵極和字線施加的電壓值，通過整流元件能夠阻斷從存儲(chǔ)器柵極向字線的電壓施加，因此，不需要如現(xiàn)有技術(shù)的用來選擇性地向存儲(chǔ)器電容施加電壓的開關(guān)晶體管，并用來使開關(guān)晶體管進(jìn)行導(dǎo)通截止動(dòng)作的開關(guān)控制電路，相應(yīng)地能夠?qū)崿F(xiàn)小型化。

附圖的簡(jiǎn)要說明

圖1為表示包括本發(fā)明的反熔絲存儲(chǔ)器的半導(dǎo)體存儲(chǔ)裝置的電路結(jié)構(gòu)和進(jìn)行數(shù)據(jù)寫入動(dòng)作時(shí)的各部位電壓的示意圖；

圖2為表示根據(jù)本發(fā)明的反熔絲存儲(chǔ)器的截面結(jié)構(gòu)的示意圖；

圖3為表示圖1所示半導(dǎo)體存儲(chǔ)裝置中進(jìn)行數(shù)據(jù)讀取動(dòng)作時(shí)的各部位電壓的示意圖；

圖4a為表示圖2所示的反熔絲存儲(chǔ)器的另一實(shí)施方式的截面結(jié)構(gòu)的示意圖，圖4b為表示與圖4a一樣根據(jù)另一實(shí)施方式的反熔絲存儲(chǔ)器的截面結(jié)構(gòu)的示意圖；

圖5為表示包括根據(jù)本發(fā)明的第二實(shí)施方式的反熔絲存儲(chǔ)器的半導(dǎo)體存儲(chǔ)裝置的電路結(jié)構(gòu)和進(jìn)行數(shù)據(jù)寫入動(dòng)作時(shí)的各部位電壓的示意圖；

圖6a為表示包括兩個(gè)存儲(chǔ)器電容的反熔絲存儲(chǔ)器的截面結(jié)構(gòu)的示意圖，圖6b為表示圖6a所示的反熔絲存儲(chǔ)器的另一實(shí)施方式的截面結(jié)構(gòu)的示意圖；

圖7為表示包括根據(jù)本發(fā)明的第三實(shí)施方式的反熔絲存儲(chǔ)器的半導(dǎo)體存儲(chǔ)裝置的電路結(jié)構(gòu)和進(jìn)行數(shù)據(jù)寫入動(dòng)作時(shí)的各部位電壓的示意圖；

圖8為表示包括根據(jù)本發(fā)明的第四實(shí)施方式的反熔絲存儲(chǔ)器的半導(dǎo)體存儲(chǔ)裝置的電路結(jié)構(gòu)和進(jìn)行數(shù)據(jù)寫入動(dòng)作時(shí)的各部位電壓的示意圖；

圖9a為表示包括n型mos晶體管結(jié)構(gòu)的整流元件的另一實(shí)施方式的反熔絲存儲(chǔ)器的電路結(jié)構(gòu)的示意圖，圖9b為表示包括p型mos晶體管結(jié)構(gòu)的整流元件的另一實(shí)施方式的反熔絲存儲(chǔ)器的電路結(jié)構(gòu)的示意圖；

圖10為表示對(duì)于n型mos晶體管結(jié)構(gòu)的一個(gè)整流元件連接有多個(gè)存儲(chǔ)器電容的反熔絲存儲(chǔ)器的電路結(jié)構(gòu)的示意圖；

圖11為表示具有由finfet構(gòu)成的存儲(chǔ)器電容的反熔絲存儲(chǔ)器結(jié)構(gòu)的示意圖。

發(fā)明的實(shí)施方式

下面，根據(jù)附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)描述。

下面是關(guān)于本發(fā)明的實(shí)施方式的說明。說明時(shí)按一下順序進(jìn)行。

<1.第一實(shí)施方式>

1-1.根據(jù)第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)

1-2.數(shù)據(jù)的寫入動(dòng)作

1-3.數(shù)據(jù)的讀取動(dòng)作

1-4.作用及效果

1-5.根據(jù)其他實(shí)施方式的整流元件

<2.第二實(shí)施方式>

2-1.根據(jù)第二實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)

2-2.數(shù)據(jù)的寫入動(dòng)作

2-2-1.對(duì)多個(gè)存儲(chǔ)器電容，同時(shí)寫入相同數(shù)據(jù)的情況

2-2-2.對(duì)多個(gè)存儲(chǔ)器電容，依次寫入相同數(shù)據(jù)的情況

2-3.數(shù)據(jù)的讀取動(dòng)作

2-4.作用及效果

2-5.根據(jù)另一實(shí)施方式的整流元件

<3.第三實(shí)施方式>

3-1.根據(jù)第三實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)

3-2.數(shù)據(jù)的寫入動(dòng)作

3-3.作用及效果

<4.第四實(shí)施方式>

4-1.根據(jù)第四實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)

4-2.數(shù)據(jù)的寫入動(dòng)作

4-3.作用及效果

<5.第五實(shí)施方式>

5-1.具有由n型mos(metal-oxide-semiconductor)晶體管構(gòu)成的整流元件的反熔絲存儲(chǔ)器

5-2.數(shù)據(jù)的寫入動(dòng)作

5-3.作用及效果

<6.第六實(shí)施方式>

6-1.具有由p型mos晶體管構(gòu)成的整流元件的反熔絲存儲(chǔ)器

6-2.作用及效果

<7.其他實(shí)施方式>

7-1.由以n型mos晶體管構(gòu)成的整流元件和多個(gè)存儲(chǔ)器電容構(gòu)成的反熔絲存儲(chǔ)器

7-2.由finfet(finfieldeffecttransistor：鰭式場(chǎng)效應(yīng)晶體管)構(gòu)成的存儲(chǔ)器電容

7-3.其他

(1)第一實(shí)施方式

(1-1)根據(jù)第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)

圖1中，1表示半導(dǎo)體存儲(chǔ)裝置，其結(jié)構(gòu)中根據(jù)本發(fā)明的反熔絲存儲(chǔ)器2a、2b、2c、2d以矩陣狀地配置，在行方向上并排的反熔絲存儲(chǔ)器2a、2b(2c、2d)中共用字線wl1(wl2)，且在列方向上并排的反熔絲存儲(chǔ)器2a、2c(2b、2d)中共用位線bl1(bl2)。各反熔絲存儲(chǔ)器2a、2b、2c、2d均具有相同結(jié)構(gòu)，例如，第1行第1列的反熔絲存儲(chǔ)器2a由整流元件3和存儲(chǔ)器電容4構(gòu)成，整流元件3具有pn接合二極管的半導(dǎo)體接合結(jié)構(gòu)，存儲(chǔ)器電容4包括通過存儲(chǔ)器柵電壓g和位線bl1的電壓差來被絕緣破壞的存儲(chǔ)器柵絕緣膜6。

在實(shí)施方式的情況下，整流元件3具有p型半導(dǎo)體區(qū)域和n型半導(dǎo)體區(qū)域接合的結(jié)構(gòu)，p型半導(dǎo)體區(qū)域與字線wl1連接，且n型半導(dǎo)體區(qū)域與存儲(chǔ)器電容4的存儲(chǔ)器柵極g連接。由此，反熔絲存儲(chǔ)器2a從字線wl1通過整流元件3向存儲(chǔ)器電容4的存儲(chǔ)器柵極g施加電壓，另一方面，從該存儲(chǔ)器柵極g向字線wl1的電壓施加將在整流元件3中成為了反向偏置電壓，可以阻斷通過整流元件3從存儲(chǔ)器柵極g向字線wl的電壓施加。

這樣的反熔絲存儲(chǔ)器2a、2b、2c、2d在進(jìn)行數(shù)據(jù)寫入動(dòng)作時(shí)，施加到字線wl1、wl2的電壓通過整流元件3施加到存儲(chǔ)器電容4的存儲(chǔ)器柵極g，在存儲(chǔ)器電容4中通過在存儲(chǔ)器柵極g和位線bl1、bl2之間產(chǎn)生較大的電壓差，由此存儲(chǔ)器電容4的存儲(chǔ)器柵極絕緣膜6會(huì)絕緣破壞，在該存儲(chǔ)器電容4中可寫入數(shù)據(jù)。

在此，對(duì)設(shè)置于半導(dǎo)體存儲(chǔ)裝置1的本發(fā)明的反熔絲存儲(chǔ)器2a、2b、2c、2d進(jìn)行詳細(xì)說明。另外，在此下面對(duì)圖1中例如第一行中并排的兩個(gè)反熔絲存儲(chǔ)器2a、2b進(jìn)行關(guān)注而說明。如圖2所示，在半導(dǎo)體存儲(chǔ)裝置1中，例如由si構(gòu)成的p型或n型阱s2形成在半導(dǎo)體基板s1上，在該阱s2表面形成有由絕緣部件形成的整流元件形成層ilb。另外，在阱s2表面以將整流元件形成層ilb介于中間并從該整流元件形成層ilb具有規(guī)定間隔形成有由絕緣部件形成的元件隔離層ila、ilc。

此時(shí)，半導(dǎo)體存儲(chǔ)裝置1中將一個(gè)整流元件形成層ilb在兩個(gè)反熔絲存儲(chǔ)器2a、2b中共用，在整流元件形成層ilb和一個(gè)元件隔離層ila之間可形成一個(gè)反熔絲存儲(chǔ)器2a的存儲(chǔ)器電容4，在整流元件形成層ilb和另一個(gè)元件隔離層ilc之間可形成另一個(gè)反熔絲存儲(chǔ)器2b的存儲(chǔ)器電容4。

實(shí)際上，在整流元件形成層ilb和一個(gè)元件隔離層ila之間形成有存儲(chǔ)器電容4，在該存儲(chǔ)器電容4中，以與該元件隔離層ila相鄰接的方式在阱s2的表面形成有一個(gè)擴(kuò)散區(qū)域5，在該擴(kuò)散區(qū)域5和整流元件形成層ilb之間的阱s2上通過存儲(chǔ)器柵絕緣膜6配置有存儲(chǔ)器柵極g。

另外，在整流元件形成層ilb和另一個(gè)元件隔離層ilc之間也形成有存儲(chǔ)器電容4，在該存儲(chǔ)器電容4中，以與該元件隔離層ilc相鄰接的方式在阱s2的表面形成有另一個(gè)擴(kuò)散區(qū)域5，在該擴(kuò)散區(qū)域5和整流元件形成層ilb之間的阱s2上通過存儲(chǔ)器柵絕緣膜6配置有存儲(chǔ)器柵極g。

在各擴(kuò)散區(qū)域5分別立設(shè)有接觸器c1，在該接觸器c1的前端連接有相應(yīng)的位線bl1、bl2。由此，例如在反熔絲存儲(chǔ)器2a的存儲(chǔ)器電容4中，可以從位線bl1通過接觸器c1向擴(kuò)散區(qū)域5施加規(guī)定的電壓。除了該結(jié)構(gòu)外，在整流元件形成層ilb中，在其表面可以形成整流元件3.在該實(shí)施方式的情況下，在整流元件形成層ilb的表面形成有p型半導(dǎo)體區(qū)域8和以該p型半導(dǎo)體區(qū)域8為中心并夾住該p型半導(dǎo)體區(qū)域8的方式形成的n型半導(dǎo)體區(qū)域7，通過該n型半導(dǎo)體區(qū)域和p型半導(dǎo)體區(qū)域8可形成具有構(gòu)成pn接合二極管的半導(dǎo)體接合結(jié)構(gòu)的整流元件3。

這時(shí)，在各反熔絲存儲(chǔ)器2a、2b中，存儲(chǔ)器電容4的存儲(chǔ)器柵電極g由n型半導(dǎo)體構(gòu)成，該存儲(chǔ)器柵電極g端部和形成在整流元件形成層ilb上的整流元件3的n型半導(dǎo)體區(qū)域7的端部形成為一體。另外，在反熔絲存儲(chǔ)器2a、2b中，這些整流元件3的n型半導(dǎo)體區(qū)域7和p型半導(dǎo)體區(qū)域8以及存儲(chǔ)器電容4的各存儲(chǔ)器柵極g形成在相同配線層(相同層)，整流元件3的n型半導(dǎo)體區(qū)域7和p型半導(dǎo)體區(qū)域8以及存儲(chǔ)器電容4的存儲(chǔ)器柵極g形成為相同的膜厚度。由此，在反熔絲存儲(chǔ)器2a、2b中，整流元件3的n型半導(dǎo)體區(qū)域7、p型半導(dǎo)體區(qū)域8以及存儲(chǔ)器電容4的存儲(chǔ)器柵極g的各接合表面沒有高度差，作為整體能夠?qū)崿F(xiàn)薄型化。另外，在反熔絲存儲(chǔ)器2a、2b中，由于可以通過相同成膜工序形成整流元件3的n型半導(dǎo)體區(qū)域7、p型半導(dǎo)體區(qū)域8以及存儲(chǔ)器電容4的存儲(chǔ)器柵極g，因此與分別形成n型半導(dǎo)體區(qū)域7、p型半導(dǎo)體區(qū)域8以及存儲(chǔ)器電容4的存儲(chǔ)器柵極g的情況相比，能夠?qū)崿F(xiàn)制造工序的簡(jiǎn)略化。

另外，在整流元件3中，接觸器c2立設(shè)在p型半導(dǎo)體區(qū)域8，p型半導(dǎo)體區(qū)域8通過接觸器c2與配置在位線bl1、bl2上方的字線wl1連接。這樣，例如在反熔絲存儲(chǔ)器2a中，在向字線wl1施加相對(duì)于存儲(chǔ)器柵極g為正的電壓時(shí)，來自該字線wl1的電壓可以通過接觸器c2、整流元件3的p型半導(dǎo)體區(qū)域8和n型半導(dǎo)體區(qū)域7施加在各存儲(chǔ)器電容4的存儲(chǔ)器柵極g。另一方面，在反熔絲存儲(chǔ)器2a中，在向存儲(chǔ)器電容4的存儲(chǔ)器柵極g施加有相對(duì)于字線wl1為正的電壓時(shí)，該來自存儲(chǔ)器柵極g的電壓在整流元件3中將成為反向偏置電壓，在n型半導(dǎo)體區(qū)域7和p型半導(dǎo)體區(qū)域8間被阻斷。另外，在阱s2上形成的接觸器c1、c2、整流元件3、存儲(chǔ)器柵極g、位線bl1、bl2、字線wl1被層間絕緣層9覆蓋。

順便說明一下，具有這種結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)裝置1可以通過利用光刻技術(shù)、氧化或cvd(chemicalvapordeposition)等的成膜技術(shù)、蝕刻技術(shù)和離子注入法的通常的半導(dǎo)體制造工序形成，因此，在此省略對(duì)此的說明。

(1-2)數(shù)據(jù)的寫入動(dòng)作

下面，對(duì)在具有上述結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)裝置1中、例如僅在第2行第1列的反熔絲存儲(chǔ)器2c寫入數(shù)據(jù)時(shí)的數(shù)據(jù)寫入動(dòng)作進(jìn)行說明。另外，在此，將寫入數(shù)據(jù)的反熔絲存儲(chǔ)器2c又稱之為寫入選擇存儲(chǔ)器2w，將不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器2a、2b、2d還稱之為寫入非選擇存儲(chǔ)器2n。在這時(shí)，如圖1所示，在半導(dǎo)體存儲(chǔ)裝置1中，0v的破壞位電壓施加于連接有寫入選擇存儲(chǔ)器2w的位線bl1(以下又稱之為寫入選擇位線bla)上，3v的非破壞位電壓施加于僅連接有寫入非選擇存儲(chǔ)器2n(反熔絲存儲(chǔ)器2b、2d)的位線bl(以下又稱之為寫入非選擇位線blb)上。

另外，此時(shí)，在半導(dǎo)體存儲(chǔ)裝置1中，5v的破壞字電壓施加于連接有寫入選擇存儲(chǔ)器2w(反熔絲存儲(chǔ)器2c)的字線wl2(以下又稱之為寫入選擇字線wla)上，0v的非破壞字電壓施加于僅連接有寫入非選擇存儲(chǔ)器2n(反熔絲存儲(chǔ)器2a、2b)的字線w1(以下又稱之為寫入非選擇字線wlb)上。在寫入選擇存儲(chǔ)器2w中，從寫入選擇字線wla向整流元件3的p型半導(dǎo)體區(qū)域8可被施加5v的破壞字電壓，且從寫入選擇位線bla向存儲(chǔ)器電容4的一端的擴(kuò)散區(qū)域5可被施加0v的破壞位電壓。

這樣，在寫入選擇存儲(chǔ)器2w中，從整流元件3向存儲(chǔ)器電容4的存儲(chǔ)器柵極g被施加破壞字電壓，且從位線bl1向擴(kuò)散區(qū)域5被施加0v，由此存儲(chǔ)器電容4的溝道(未圖示)處于導(dǎo)通狀態(tài)，溝道電位與位線bl1電位成同電位。這樣，在寫入選擇存儲(chǔ)器2w中，例如將內(nèi)建電勢(shì)作為0.7v時(shí)，溝道和存儲(chǔ)器柵極g的電位差為4.3v，由此，存儲(chǔ)器柵極g下部的存儲(chǔ)器柵絕緣膜6可被絕緣破壞，由此存儲(chǔ)器柵極g和擴(kuò)散區(qū)域5通過溝道以低阻抗處于導(dǎo)通狀態(tài)，數(shù)據(jù)處于寫入狀態(tài)。

另一方面，在與被施加5v的破壞字電壓的寫入選擇字線wla連接但不寫入數(shù)據(jù)的其他列的反熔絲存儲(chǔ)器2d中，3v的非破壞位電壓通過寫入非選擇位線blb施加于位于存儲(chǔ)器電容4一端的擴(kuò)散區(qū)域5。在存儲(chǔ)器電容4中，存儲(chǔ)器柵極g和擴(kuò)散區(qū)域5之間的電位差變小，變成1.3v(將內(nèi)建電勢(shì)考慮為0.7v)。因此，在該反熔絲存儲(chǔ)器2d中，即使在存儲(chǔ)器電容4中存儲(chǔ)器柵極g下部的存儲(chǔ)器柵絕緣膜6沒有被絕緣破壞，該存儲(chǔ)器柵絕緣膜6不會(huì)絕緣破壞，照樣處于絕緣狀態(tài)，能夠維持?jǐn)?shù)據(jù)不被寫入狀態(tài)。

另外，在與被施加3v的非破壞位電壓的寫入非選擇位線blb連接、數(shù)據(jù)不被寫入的其他反熔絲存儲(chǔ)器2b中，在存儲(chǔ)器柵絕緣膜6沒有被絕緣破壞時(shí)，從寫入非選擇字線wlb通過整流元件3向存儲(chǔ)器柵極g被施加0v的非破壞字電壓，在存儲(chǔ)器電容4中，存儲(chǔ)器柵極g和連接有寫入非選擇位線blb的擴(kuò)散區(qū)域5之間的電位差變小，變成3v。

因此，在該反熔絲存儲(chǔ)器2b中，即使在存儲(chǔ)器電容4中存儲(chǔ)器柵極g下部的存儲(chǔ)器柵絕緣膜6沒有被絕緣破壞，該存儲(chǔ)器柵絕緣膜6不會(huì)絕緣破壞，照樣處于絕緣狀態(tài)，能夠維持?jǐn)?shù)據(jù)不被寫入狀態(tài)。

另外，在從寫入非選擇位線blb被施加3v的非破壞位電壓的反熔絲存儲(chǔ)器2b中，即使例如存儲(chǔ)器電容4的存儲(chǔ)器柵絕緣膜6被絕緣破壞的情況下，由于0v的非破壞字電壓施加于寫入非選擇字線wlb上，因此在存儲(chǔ)器電容4中不形成溝道，寫入非選擇位線blb的3v的非破壞位電壓在存儲(chǔ)器電容4中被阻斷，因此，該非破壞位電壓不會(huì)通過絕緣破壞的存儲(chǔ)器柵絕緣膜6向存儲(chǔ)器柵極g被施加。

但是，在存儲(chǔ)器柵絕緣膜6的絕緣破壞的部位例如位于與連接有寫入非選擇位線blb的擴(kuò)散區(qū)域5特別接近的部位時(shí)，會(huì)存在下述擔(dān)憂：位線bl2的電位在存儲(chǔ)器電容4的溝道無法被阻斷，施加到該擴(kuò)散區(qū)域5的3v的非破壞位電壓會(huì)施加到存儲(chǔ)器柵極g。

即使在這種情況下，在本發(fā)明的反熔絲存儲(chǔ)器2b中，通過在存儲(chǔ)器電容4的存儲(chǔ)器柵極g和字線wl1之間設(shè)置有以n型半導(dǎo)體區(qū)域7和p型半導(dǎo)體區(qū)域8具有pn接合二極管的半導(dǎo)體接合結(jié)構(gòu)的整流元件3，即使從存儲(chǔ)器柵極g向整流元件3施加3v的非破壞位電壓，在該整流元件3中將成為從n型半導(dǎo)體區(qū)域7向p型半導(dǎo)體區(qū)域8的偏置電壓，通過該整流元件3能夠可靠地阻斷從存儲(chǔ)器柵極g向字線wl1的電壓施加。

如果不具有這種根據(jù)整流元件3的阻斷功能，則位線bl2的3v的非破壞位電壓將通過反熔絲存儲(chǔ)器2b傳遞到字線wl1上。這時(shí)，通過反熔絲存儲(chǔ)器2b施加到字線wl1上的3v的電壓將通過字線wl1會(huì)傳遞到共用該字線wl1的另一反熔絲存儲(chǔ)器2a的存儲(chǔ)器柵極g。因此，在反熔絲存儲(chǔ)器2a的存儲(chǔ)器柵絕緣膜6已被破壞時(shí)，位線bl1和字線wl1將短路而趨于同電位，其結(jié)果，一個(gè)位線bl1和另一位線bl2無法保持所期望的電位，這樣會(huì)發(fā)生無法對(duì)反熔絲存儲(chǔ)器進(jìn)行正常數(shù)據(jù)寫入動(dòng)作的問題。

順便說明一下，在不進(jìn)行數(shù)據(jù)寫入的反熔絲存儲(chǔ)器2a中，該反熔絲存儲(chǔ)器2a與0v的非破壞字電壓被施加的寫入非選擇字線wlb和同樣0v的非破壞位電壓被施加的寫入非選擇位線blb連接，由于在存儲(chǔ)器電容4中存儲(chǔ)器柵極g和擴(kuò)散區(qū)域5之間的電壓差為0v，因此即使在存儲(chǔ)器柵絕緣膜6未被絕緣破壞，該存儲(chǔ)器柵絕緣膜6不會(huì)被絕緣破壞，而照樣保持絕緣狀態(tài)，可維持?jǐn)?shù)據(jù)不被寫入的狀態(tài)。這樣，在半導(dǎo)體存儲(chǔ)裝置1中，矩陣狀配置的反熔絲存儲(chǔ)器2a、2b、2c、2d中能夠僅對(duì)想要的反熔絲存儲(chǔ)器2c寫入數(shù)據(jù)。

(1-3)數(shù)據(jù)的讀取動(dòng)作

下面，對(duì)如圖3所示在半導(dǎo)體存儲(chǔ)裝置1中例如僅對(duì)第2行第1列的反熔絲存儲(chǔ)器2c的數(shù)據(jù)進(jìn)行讀取的情況進(jìn)行說明，其中，與圖1對(duì)應(yīng)的部分賦予相同的符號(hào)。另外，在此，關(guān)于第1行第1列的反熔絲存儲(chǔ)器2a、第1行第2列的反熔絲存儲(chǔ)器2b、第2行第1列的反熔絲存儲(chǔ)器2c各存儲(chǔ)器柵絕緣膜6被絕緣破壞而處于數(shù)據(jù)被寫入狀態(tài)進(jìn)行說明，關(guān)于第2行第2列的反熔絲存儲(chǔ)器2d存儲(chǔ)器柵絕緣膜6未被絕緣破壞而處于數(shù)據(jù)未被寫入狀態(tài)進(jìn)行說明。

另外，在此，將讀取數(shù)據(jù)的反熔絲存儲(chǔ)器2c又稱之為讀取選擇存儲(chǔ)器2r，將不讀取數(shù)據(jù)的反熔絲存儲(chǔ)器2a、2b、2d又稱之為讀取非選擇存儲(chǔ)器2nr，此時(shí)，連接有讀取選擇存儲(chǔ)器2r的位線bl1(以下又稱之為讀取選擇位線blc)和僅連接有讀取非選擇存儲(chǔ)器2nr(反熔絲存儲(chǔ)器2b、2d)的位線bl2(以下又稱之為讀取非選擇位線bld)開始被施加1.2v電壓。此時(shí)，在連接有讀取選擇存儲(chǔ)器2r的字線wl2(以下又稱之為讀取選擇字線wlc)中，將被施加1.2v的讀取選擇字電壓，且在僅連接有讀取非選擇存儲(chǔ)器2nr(反熔絲存儲(chǔ)器2a、2b)的字線wl1(以下又稱之為讀取非選擇字線wld)中，可被施加0v的讀取非選擇字電壓。

然后，在讀取選擇位線blc中可被施加0v的讀取選擇位電壓。由此，在讀取選擇存儲(chǔ)器2r中，從讀取選擇字線wlc向整流元件3的p型半導(dǎo)體區(qū)域8被施加1.2v的讀取選擇字電壓，且從讀取選擇位線blc向存儲(chǔ)器電容4的一端的擴(kuò)散區(qū)域5可被施加0v的讀取選擇位電壓。

此時(shí)，在讀取選擇存儲(chǔ)器2r中，存儲(chǔ)器電容4的存儲(chǔ)器柵絕緣膜6被絕緣破壞而處于數(shù)據(jù)被寫入的狀態(tài)，因此，通過讀取選擇字線wlc的1.2v的讀取選擇字電壓在整流元件3中從p型半導(dǎo)體區(qū)域8到n型半導(dǎo)體區(qū)域7可施加正向偏置電壓。由此，在讀取選擇存儲(chǔ)器2r中，從整流元件3通過存儲(chǔ)器電容4向讀取選擇位線blc可施加讀取選擇字線wlc的讀取選擇字電壓。

其結(jié)果，在讀取選擇位線blc中可被施加1.2v的讀取選擇字電壓在讀取選擇存儲(chǔ)器2r(反熔絲存儲(chǔ)器2c)減少內(nèi)建電勢(shì)的電壓。由此，在讀取選擇位線blc中通過讀取選擇存儲(chǔ)器2r與讀取選擇字線wlc電連接，由此0v的讀取選擇位電壓變成0.5v，電壓值可發(fā)生變化。

順便說明一下，在讀取選擇存儲(chǔ)器2r中，存儲(chǔ)器電容4的存儲(chǔ)器柵絕緣膜6沒有被絕緣破壞而處于數(shù)據(jù)未被寫入的狀態(tài)時(shí)，通過存儲(chǔ)器電容4讀取選擇字線wlc和讀取選擇位線blc之間的電連接將被阻斷。由此，在讀取選擇位線blc中，0v的讀取選擇位電壓不會(huì)發(fā)生變化，可照樣維持0v的狀態(tài)。

在這樣的半導(dǎo)體存儲(chǔ)裝置1中，通過檢測(cè)施加于讀取選擇位線blc的讀取選擇位電壓是否發(fā)生變化，由此能夠判斷在讀取選擇存儲(chǔ)器2r(反熔絲存儲(chǔ)器2c)中是否寫入有數(shù)據(jù)。

另外，在與讀取選擇位線blc連接且不讀取數(shù)據(jù)的反熔絲存儲(chǔ)器2a中，0v的讀取非選擇字電壓施加于讀取非選擇字線wld上，由此，即使假設(shè)存儲(chǔ)器電容4的存儲(chǔ)器柵絕緣膜6被絕緣破壞，也不會(huì)對(duì)讀取選擇位線blc的電壓變化帶來影響。

順便說明一下，例如通過讀取數(shù)據(jù)的反熔絲存儲(chǔ)器2c讀取選擇位線blc的電壓值變?yōu)?.5v時(shí)，即使在共用該讀取選擇位線blc的不讀取數(shù)據(jù)的另一反熔絲存儲(chǔ)器2a中存儲(chǔ)器電容4的存儲(chǔ)器柵絕緣膜6被絕緣破壞，在該反熔絲存儲(chǔ)器2a中，由于在整流元件3中被施加反向偏置電壓，所以0.5v的讀取選擇位電壓在整流元件3中被阻斷，能夠防止該電壓施加在讀取非選擇字線wld上。

另外，在與施加有0v的讀取非選擇字電壓的讀取非選擇字線wld以及施加有1.2v的讀取非選擇位電壓的讀取非選擇位線bld連接的反熔絲存儲(chǔ)器2b中，即使假設(shè)存儲(chǔ)器柵絕緣膜6被絕緣破壞，由于在整流元件3中將成為反向偏置電壓，通過整流元件3可阻斷從讀取非選擇字線wld向讀取非選擇位線bld的電壓施加。

另外，在與施加有1.2v的讀取選擇字電壓的讀取選擇字線wlc以及施加有1.2v的讀取非選擇位電壓的讀取非選擇位線bld連接的反熔絲存儲(chǔ)器2d中，即使假設(shè)存儲(chǔ)器柵絕緣膜6被絕緣破壞，由于讀取選擇字線wlc和讀取非選擇位線bld之間的電壓值為相同，因此1.2v的讀取選擇字電壓不會(huì)發(fā)生變化，對(duì)另一反熔絲存儲(chǔ)器2c的讀取動(dòng)作不會(huì)帶來影響。這樣，在半導(dǎo)體存儲(chǔ)裝置1中，以矩陣狀配置的反熔絲存儲(chǔ)器2a、2b、2c、2d中能夠僅讀取想要的反熔絲存儲(chǔ)器2c的數(shù)據(jù)。

(1-4)作用及效果

在上述結(jié)構(gòu)中，例如在反熔絲存儲(chǔ)器2c中，按照下述方式設(shè)置有存儲(chǔ)器電容4和整流元件3，其中，存儲(chǔ)器電容4是在阱s2上通過存儲(chǔ)器柵絕緣膜6設(shè)有存儲(chǔ)器柵極g，且在形成于阱s2表面的一個(gè)擴(kuò)散區(qū)域5連接有位線bl1，整流元件3是設(shè)置在存儲(chǔ)器柵極g和字線wl2之間，電壓從字線wl2向存儲(chǔ)器柵極g施加，而從存儲(chǔ)器柵極g向字線wl2的電壓施加將成為反向偏置電壓，將阻斷從存儲(chǔ)器柵極g向字線wl2的電壓施加。

另外，在反熔絲存儲(chǔ)器2c中，在向存儲(chǔ)器電容4寫入數(shù)據(jù)時(shí)，施加到讀取選擇字線wla的寫入破壞字電壓將通過整流元件3被施加到存儲(chǔ)器電容4的存儲(chǔ)器柵極g上，通過該存儲(chǔ)器柵極g和讀取選擇位線bla之間的電壓差，存儲(chǔ)器電容4的存儲(chǔ)器柵絕緣膜6被絕緣破壞。

另一方面，不寫入數(shù)據(jù)的數(shù)據(jù)非寫入動(dòng)作的反熔絲存儲(chǔ)器2b中，在與存儲(chǔ)器電容4連接的位線bl2中施加高電壓的非破壞位電壓時(shí)，例如即使存儲(chǔ)器電容4的存儲(chǔ)器柵絕緣膜6被絕緣破壞，0v的非破壞字電壓將施加于寫入非選擇字線wlb上，因此，在存儲(chǔ)器電容4中不形成溝道，在存儲(chǔ)器電容4能夠阻斷從寫入非選擇位線blb向字線wl1的電壓施加。

此時(shí)，本發(fā)明的反熔絲存儲(chǔ)器2b中，在存儲(chǔ)器柵絕緣膜6的絕緣破壞發(fā)生在例如位于與連接有寫入非選擇位線blb的擴(kuò)散區(qū)域5特別接近的部位，假設(shè)寫入非選擇位線blb的電位在存儲(chǔ)器電容4的溝道無法被阻斷，從寫入非選擇位線blb向存儲(chǔ)器電容4的存儲(chǔ)器柵極g會(huì)被施加非破壞位電壓，該非破壞位電壓在整流元件3中成為反向偏置電壓，因此能夠通過該整流元件3可靠地阻斷從存儲(chǔ)器柵極g向字線wl1的電壓施加。

因此，在反熔絲存儲(chǔ)器2b中，不需要使用如現(xiàn)有技術(shù)中的控制電路，而設(shè)置半導(dǎo)體接合結(jié)構(gòu)的整流元件3，該整流元件3是通過向存儲(chǔ)器柵極g和字線wl1施加的電壓值，從存儲(chǔ)器柵極g向字線wl1的施加電壓將成為反向偏置電壓，通過該整流元件3能夠阻斷從存儲(chǔ)器柵極g向字線wl1的電壓施加，因此，不需要如現(xiàn)有技術(shù)的用來選擇性地向存儲(chǔ)器電容施加電壓的開關(guān)晶體管，或用來使開關(guān)晶體管進(jìn)行導(dǎo)通截止動(dòng)作的開關(guān)控制電路，相應(yīng)地能夠?qū)崿F(xiàn)小型化。

另外，如圖2所示，在反熔絲存儲(chǔ)器2a、2b、2c、2d由于整流元件3的p型半導(dǎo)體區(qū)域8和n型半導(dǎo)體區(qū)域7與存儲(chǔ)器電容4的存儲(chǔ)器柵極g形成在相同層，因此，利用形成由單層結(jié)構(gòu)構(gòu)成的存儲(chǔ)器電容4的存儲(chǔ)器柵極g的通常半導(dǎo)體制造工序，在形成存儲(chǔ)器柵極g的制造工序中也能夠形成整流元件3的p型半導(dǎo)體區(qū)域8和n型半導(dǎo)體區(qū)域7。

(1-5)根據(jù)其他實(shí)施方式的整流元件

另外，本發(fā)明并不限于本實(shí)施方式，在本發(fā)明的主要內(nèi)容的范圍內(nèi)可以進(jìn)行變形實(shí)施，作為整流元件，雖然對(duì)適用由p型半導(dǎo)體區(qū)域8和n型半導(dǎo)體區(qū)域7接合的pn接合二極管的半導(dǎo)體接合結(jié)構(gòu)構(gòu)成的整流元件3的情況進(jìn)行了說明，但是本發(fā)明并不限于此，也可以適用如與圖2對(duì)應(yīng)部分用相同符號(hào)表示的圖4a所示(省略整流元件形成層ilb等)的、由在p型半導(dǎo)體區(qū)域13和n型半導(dǎo)體區(qū)域15之間設(shè)有本征半導(dǎo)體區(qū)域14的pin(p-intrinsic-n)接合二極管的半導(dǎo)體接合結(jié)構(gòu)構(gòu)成的整流元件11a、11b。

另外，這時(shí)，整流元件11a、11b形成在未圖示的整流元件形成層ilb(圖2)上，以接觸器c2立設(shè)的p型半導(dǎo)體區(qū)域13為中心以?shī)A住該p型半導(dǎo)體區(qū)域13的方式設(shè)有本征半導(dǎo)體區(qū)域14。另外，在整流元件11a、11b中，在各本征半導(dǎo)體區(qū)域14可以分別接合n型半導(dǎo)體區(qū)域15，形成由pin接合二極管構(gòu)成的半導(dǎo)體接合結(jié)構(gòu)。

整流元件11a、11b具有下述結(jié)構(gòu)：相對(duì)于由n型半導(dǎo)體構(gòu)成的存儲(chǔ)器電容4(圖4a中未圖示)的存儲(chǔ)器柵極g的端部，一體地形成有n型半導(dǎo)體區(qū)域15的端部。這時(shí)，整流元件11a、11b的n型半導(dǎo)體區(qū)域15、本征半導(dǎo)體區(qū)域14、p型半導(dǎo)體區(qū)域13以及存儲(chǔ)器電容4的存儲(chǔ)器柵極g形成在相同配線層(相同層)上，形成為相同的膜厚度。由此，整流元件11a、11b的n型半導(dǎo)體區(qū)域15、本征半導(dǎo)體區(qū)域14、p型半導(dǎo)體區(qū)域13以及存儲(chǔ)器電容4的存儲(chǔ)器柵極g的各接合表面上不存在高度差，整體上能夠?qū)崿F(xiàn)薄型化。

在包括這種整流元件11a、11b的各反熔絲存儲(chǔ)器中，同樣施加于字線wl1的電壓可通過接觸器c2、整流元件11a、11b的p型半導(dǎo)體區(qū)域13、本征半導(dǎo)體區(qū)域14、n型半導(dǎo)體區(qū)域15施加于存儲(chǔ)器電容4的存儲(chǔ)器柵極g，另一方面，從存儲(chǔ)器電容4的存儲(chǔ)器柵極g的電壓在整流元件11a、11b中成為反向偏置電壓而在n型半導(dǎo)體區(qū)域15和p型半導(dǎo)體區(qū)域13間被阻斷，能夠獲得與上述的實(shí)施方式相同的效果。

另外，與圖4a對(duì)應(yīng)部分用相同符號(hào)表示的圖4b表示構(gòu)成pn接合二極管的、根據(jù)另一實(shí)施方式的整流元件16a、16b。這時(shí)，在整流元件16a、16b中，在立設(shè)有接觸器c2的p型半導(dǎo)體區(qū)域17的下部形成有絕緣區(qū)域18，并以與p型半導(dǎo)體區(qū)域17和絕緣區(qū)域18的端部接合的方式形成有n型半導(dǎo)體區(qū)域19。由此，整流元件16a、16b能夠?qū)崿F(xiàn)p型半導(dǎo)體區(qū)域17和n型半導(dǎo)體區(qū)域19接合的pn接合二極管的半導(dǎo)體接合結(jié)構(gòu)。

另外，整流元件16a、16b也如上所述地具有下述結(jié)構(gòu)：相對(duì)于由n型半導(dǎo)體構(gòu)成的存儲(chǔ)器電容的存儲(chǔ)器柵極g的端部，一體地形成有n型半導(dǎo)體區(qū)域19的端部。這時(shí)，整流元件16a、16b的n型半導(dǎo)體區(qū)域19和存儲(chǔ)器電容4的存儲(chǔ)器柵極g形成在相同配線層(相同層)上，形成為相同的膜厚度。另外，由p型半導(dǎo)體區(qū)域17和絕緣區(qū)域18形成的膜厚度與n型半導(dǎo)體區(qū)域19的膜厚度相同。

由此，整流元件16a、16b的p型半導(dǎo)體區(qū)域17、n型半導(dǎo)體區(qū)域19、以及存儲(chǔ)器電容4的存儲(chǔ)器柵極g的各接合表面上不存在高度差，而且在整流元件16a、16b的下部側(cè)也同樣地絕緣區(qū)域18、n型半導(dǎo)體區(qū)域19、以及存儲(chǔ)器電容4的存儲(chǔ)器柵極g的各接合表面上不存在高度差，整體上能夠?qū)崿F(xiàn)薄型化。

在包括這種整流元件16a、16b的各反熔絲存儲(chǔ)器中，同樣施加于字線wl1的電壓可通過接觸器c2、整流元件16a、16b的p型半導(dǎo)體區(qū)域17和n型半導(dǎo)體區(qū)域19施加于存儲(chǔ)器電容4的存儲(chǔ)器柵極g，另一方面，從存儲(chǔ)器電容4的存儲(chǔ)器柵極g的電壓在整流元件16a、16b中成為反向偏置電壓而在n型半導(dǎo)體區(qū)域19和p型半導(dǎo)體區(qū)域17間被阻斷，能夠獲得與上述的實(shí)施方式相同的效果。

(2)第二實(shí)施方式

(2-1)根據(jù)第二實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)

在與圖1對(duì)應(yīng)部分用相同符號(hào)表示的圖5中，21表示根據(jù)第二實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置，具有下述結(jié)構(gòu)：在一個(gè)整流元件23上連接有兩個(gè)存儲(chǔ)器電容24a、24b的反熔絲存儲(chǔ)器22a、22b、22c、22d以矩陣狀配置。另外，該實(shí)施方式的情況下，雖然對(duì)設(shè)有兩個(gè)存儲(chǔ)器電容24a、24b的反熔絲存儲(chǔ)器22a、22b、22c、22d進(jìn)行說明，但是本發(fā)明不限于此，也可以設(shè)置三個(gè)存儲(chǔ)器電容、四個(gè)存儲(chǔ)器電容等其他多個(gè)存儲(chǔ)器電容。

實(shí)際上，在該半導(dǎo)體存儲(chǔ)裝置21中，在各反熔絲存儲(chǔ)器22a、22b、22c、22d中分別存儲(chǔ)1位的數(shù)據(jù)，在各反熔絲存儲(chǔ)器22a、22b、22c、22d中在多個(gè)存儲(chǔ)器電容24a、24b可以存儲(chǔ)相同數(shù)據(jù)。

在這時(shí)，在半導(dǎo)體存儲(chǔ)裝置21中，在行方向并排的反熔絲存儲(chǔ)器22a、22b(22c、22d)中共用字線wl1(wl2)，且在列方向并排的反熔絲存儲(chǔ)器22a、22c(22b、22d)中共用位線bl11、bl12(bl21、bl22)。

以矩陣狀配置的多個(gè)反熔絲存儲(chǔ)器22a、22b、22c、22d均具有相同結(jié)構(gòu)，例如第1行第1列的反熔絲存儲(chǔ)器22a由整流元件23和存儲(chǔ)器電容24a、24b構(gòu)成，其中，整流元件23具有pn接合二極管的半導(dǎo)體接合結(jié)構(gòu)，存儲(chǔ)器電容24a、24b包括通過存儲(chǔ)器柵極ga、gb和字線wl1的電位差被絕緣破壞的存儲(chǔ)器柵絕緣膜6a、6b。

在該實(shí)施方式的情況下，整流元件23與上述第一實(shí)施方式相同地具有p型半導(dǎo)體區(qū)域和n型半導(dǎo)體區(qū)域接合的結(jié)構(gòu)，p型半導(dǎo)體區(qū)域與字線wl1連接，n型半導(dǎo)體區(qū)域與存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb連接。

由此，在反熔絲存儲(chǔ)器22a中，從字線wl1通過整流元件23向存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb一律地施加相同電壓，另一方面，從這些存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加將在整流元件23中成為反向偏置電壓，通過該整流元件23能夠阻斷從各存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加。

這種反熔絲存儲(chǔ)器22a中，施加在字線wl1的電壓將通過整流元件23向存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb被一律地施加，通過在各存儲(chǔ)器柵極ga、gb和位線bl11、bl12之間產(chǎn)生較大的電壓差，由此在存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵絕緣膜6a、6b被絕緣破壞，在這些存儲(chǔ)器電容24a、24b中可寫入相同數(shù)據(jù)。

在此，與圖2對(duì)應(yīng)部分用相同符號(hào)表示的圖6a為僅關(guān)注整流元件23的截面結(jié)構(gòu)的截面圖，這時(shí)，整流元件23具有下述結(jié)構(gòu)：與例如wl1(圖5)連接的接觸器c2立設(shè)在p型半導(dǎo)體區(qū)域28，n型半導(dǎo)體區(qū)域29以包圍該p型半導(dǎo)體區(qū)域28的下部和兩端部的形式形成。另外，在整流元件23中，由n型半導(dǎo)體構(gòu)成的存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb分別一體地形成在n型半導(dǎo)體區(qū)域29的端部。

這樣，整流元件23實(shí)現(xiàn)了pn接合二極管的半導(dǎo)體接合結(jié)構(gòu)，其中，與p型半導(dǎo)體區(qū)域28接合的n型半導(dǎo)體區(qū)域29接合在存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb，這樣從存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加可成為反向偏置電壓。

另外，整流元件23的n型半導(dǎo)體區(qū)域29和p型半導(dǎo)體區(qū)域28以及存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb形成在相同配線層(相同層)上，n型半導(dǎo)體區(qū)域29和p型半導(dǎo)體區(qū)域28合起來的膜厚度與存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb的膜厚度相同。由此，整流元件23的n型半導(dǎo)體區(qū)域29和p型半導(dǎo)體區(qū)域28的接合表面或n型半導(dǎo)體區(qū)域29和存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb的接合表面上不存在高度差，整體上能夠?qū)崿F(xiàn)薄型化。

這樣，在包括該整流元件23的反熔絲存儲(chǔ)器22a中，同樣施加于字線wl1的電壓可通過接觸器c2、整流元件23的p型半導(dǎo)體區(qū)域28和n型半導(dǎo)體區(qū)域29可一律地施加于存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb，另一方面，從存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb的電壓在整流元件23中成為反向偏置電壓而在n型半導(dǎo)體區(qū)域29和p型半導(dǎo)體區(qū)域28間被阻斷，能夠獲得與上述的實(shí)施方式相同的效果。

然而，在現(xiàn)有技術(shù)的反熔絲存儲(chǔ)器中會(huì)存在發(fā)生下述現(xiàn)象的擔(dān)憂：即使對(duì)例如存儲(chǔ)器電容的編程?hào)沤^緣膜進(jìn)行絕緣破壞來寫入數(shù)據(jù)，但存在于存儲(chǔ)器柵絕緣膜的絕緣破壞狀態(tài)的導(dǎo)通路徑會(huì)根據(jù)不同絕緣破壞的條件而通過經(jīng)時(shí)變化來恢復(fù)，由此再次返回到高阻抗?fàn)顟B(tài)(以下又稱之為絕緣不良)。因此，通常是在半導(dǎo)體存儲(chǔ)裝置中組裝由復(fù)雜結(jié)構(gòu)構(gòu)成的錯(cuò)誤更正電路，即使發(fā)生絕緣破壞的存儲(chǔ)器柵絕緣膜的通過經(jīng)時(shí)變化而再次處于高阻抗?fàn)顟B(tài)的現(xiàn)象，通過錯(cuò)誤更正電路能夠?qū)姆慈劢z存儲(chǔ)器讀取的數(shù)據(jù)進(jìn)行數(shù)據(jù)錯(cuò)誤檢測(cè)并進(jìn)行修正，能夠從反熔絲存儲(chǔ)器中讀取正確的數(shù)據(jù)。

但是，在這樣的設(shè)有現(xiàn)有的錯(cuò)誤更正電路的半導(dǎo)體存儲(chǔ)裝置中，由于需要組裝多個(gè)邏輯電路的錯(cuò)誤更正電路，所以相應(yīng)地構(gòu)成復(fù)雜的結(jié)構(gòu)，且為了判斷從反熔絲存儲(chǔ)器讀取的數(shù)據(jù)是否有信賴感，需要進(jìn)行通過增加多級(jí)邏輯運(yùn)算進(jìn)行的錯(cuò)誤更正處理，相應(yīng)地存在讀取速度變慢的問題。

對(duì)此，在本發(fā)明的反熔絲存儲(chǔ)器22a、22b、22c、22d中，在寫入數(shù)據(jù)時(shí)，使多個(gè)存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵絕緣膜6a、6b絕緣破壞而將相同的數(shù)據(jù)寫入在多個(gè)存儲(chǔ)器電容24a、24b中。由此，反熔絲存儲(chǔ)器22a、22b、22c、22d即使假設(shè)發(fā)生在一個(gè)存儲(chǔ)器電容24a中絕緣破壞的存儲(chǔ)器柵絕緣膜6a通過經(jīng)時(shí)變化而再次返回到高阻抗?fàn)顟B(tài)的現(xiàn)象，也能夠通過參考同樣存儲(chǔ)器柵絕緣膜6b被絕緣破壞的另一存儲(chǔ)器電容24b的數(shù)據(jù)，讀取正確的數(shù)據(jù)。

因此，在本發(fā)明的反熔絲存儲(chǔ)器22a、22b、22c、22d中，不需要現(xiàn)有技術(shù)那樣的具有復(fù)雜電路結(jié)構(gòu)的錯(cuò)誤更正電路，相應(yīng)地，能夠?qū)崿F(xiàn)電路結(jié)構(gòu)的簡(jiǎn)略化。而且，在本發(fā)明的反熔絲存儲(chǔ)器22a、22b、22c、22d中，在讀取數(shù)據(jù)時(shí)，由于一次全部地讀取存儲(chǔ)器電容24a、24b的數(shù)據(jù)，所以能夠進(jìn)行僅通過獲得兩個(gè)數(shù)據(jù)的邏輯和來是否數(shù)據(jù)被寫入的正確數(shù)據(jù)的讀取，因此，不需要像現(xiàn)有技術(shù)那樣在錯(cuò)誤更正電路中進(jìn)行復(fù)雜邏輯運(yùn)算，相應(yīng)地電路的規(guī)模會(huì)變小，且能夠防止數(shù)據(jù)讀取速度的延遲。

(2-2)數(shù)據(jù)的寫入動(dòng)作

(2-2-1)對(duì)多個(gè)存儲(chǔ)器電容，同時(shí)寫入相同數(shù)據(jù)的情況

下面，對(duì)在具有上述結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)裝置21中、例如僅在第2行第1列的反熔絲存儲(chǔ)器22c的存儲(chǔ)器電容24a、24b同時(shí)寫入數(shù)據(jù)的情況進(jìn)行具體說明。此時(shí)，如圖5所示，在半導(dǎo)體存儲(chǔ)裝置21中，在連接有用于寫入數(shù)據(jù)的反熔絲存儲(chǔ)器22c的成對(duì)的位線bl11、bl12(以下，又稱之為寫入選擇位線bl1a、bl2a)上可分別被施加0v的破壞位電壓，在僅連接有不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器22b、22d的成對(duì)的位線bl21、bl22(以下，又稱之為寫入非選擇位線bl1b、bl2b)上可分別被施加3v的非破壞位電壓。

另外，此時(shí)，在半導(dǎo)體裝置21中，在連接有讀取選擇存儲(chǔ)器2w(反熔絲存儲(chǔ)器22c)的字線wl2(讀取選擇字線wla)中可被施加5v的破壞字電壓，且在僅連接有讀取非選擇存儲(chǔ)器2n(反熔絲存儲(chǔ)器22a、22b)的字線wl1(讀取非選擇字線wlb)中可被施加0v的非破壞字電壓。由此，在讀取選擇存儲(chǔ)器2w中從讀取選擇字線wla向整流元件23的p型半導(dǎo)體區(qū)域28中可被施加5v的破壞字電壓，而且，在讀取選擇存儲(chǔ)器2w中從寫入選擇位線bl1a、bl2a向?qū)?yīng)的各存儲(chǔ)器電容24a、24b的一端的擴(kuò)散區(qū)域分別可被施加0v的破壞位電壓。

由此，例如將內(nèi)建電勢(shì)作為0.7v時(shí)，在寫入選擇存儲(chǔ)器2w(反熔絲存儲(chǔ)器22c)的存儲(chǔ)器電容24a、24b中，在從整流元件23向存儲(chǔ)器柵極ga、gb分別被施加破壞字電壓時(shí)，各存儲(chǔ)器柵極ga、gb和擴(kuò)散區(qū)域5之間分別可產(chǎn)生根據(jù)破壞位電壓和破壞字電壓的4.3v的電壓差。這樣，在寫入選擇存儲(chǔ)器2w中，在存儲(chǔ)器電容24a、24b各存儲(chǔ)器柵極ga、gb下部的存儲(chǔ)器柵絕緣膜6a、6b均被絕緣破壞，由此存儲(chǔ)器柵極ga、gb和擴(kuò)散區(qū)域5以低阻抗處于導(dǎo)通狀態(tài)，可處于相同數(shù)據(jù)向存儲(chǔ)器電容24a、24b被寫入的狀態(tài)。

另一方面，在與被施加5v的破壞字電壓的寫入選擇字線wla連接但不寫入數(shù)據(jù)的其他列的反熔絲存儲(chǔ)器22d中，3v的非破壞位電壓從寫入非選擇位線bl1b、bl2b向位于對(duì)應(yīng)的各存儲(chǔ)器電容24a、24b的一端的擴(kuò)散區(qū)域5。因此，在存儲(chǔ)器電容24a、24b中，各存儲(chǔ)器柵極ga、gb和擴(kuò)散區(qū)域5之間的電位差變小，變成1.3v。因此，在該反熔絲存儲(chǔ)器22d中，即使在存儲(chǔ)器電容24a、24b中存儲(chǔ)器柵極ga、gb下部的存儲(chǔ)器柵絕緣膜6a、6b沒有被絕緣破壞，該存儲(chǔ)器柵絕緣膜6a、6b不會(huì)絕緣破壞，照樣處于絕緣狀態(tài)，能夠維持?jǐn)?shù)據(jù)不被寫入狀態(tài)。

另外，在共用被施加3v的非破壞位電壓的寫入非選擇位線bl1b、bl2b且數(shù)據(jù)不被寫入的另一反熔絲存儲(chǔ)器22b中，在存儲(chǔ)器電容24a、24b中即使各存儲(chǔ)器柵極ga、gb下部的存儲(chǔ)器柵絕緣膜6a、6b沒有被絕緣破壞，該存儲(chǔ)器柵絕緣膜6a、6b不會(huì)絕緣破壞，照樣處于絕緣狀態(tài)，能夠維持?jǐn)?shù)據(jù)不被寫入狀態(tài)。

另外，在從寫入非選擇位線bl1b、bl2b被施加3v的非破壞位電壓的反熔絲存儲(chǔ)器22b中，即使例如存儲(chǔ)器電容24a、24b的存儲(chǔ)器柵絕緣膜6a、6b被絕緣破壞的情況下，由于0v的非破壞字電壓施加于寫入非選擇字線wlb上，因此在存儲(chǔ)器電容4中不形成溝道，寫入非選擇位線bl1b、bl2b的3v的非破壞位電壓在存儲(chǔ)器電容4中被阻斷，因此，該非破壞位電壓不會(huì)通過絕緣破壞的存儲(chǔ)器柵絕緣膜6a、6b向存儲(chǔ)器柵極ga、gb被施加。

但是，在存儲(chǔ)器柵絕緣膜6a、6b的絕緣破壞的部位例如位于與連接有位線bl21、bl22的擴(kuò)散區(qū)域5特別接近的部位時(shí)，會(huì)存在下述擔(dān)憂：位線bl21、bl22的電位在存儲(chǔ)器電容4的溝道無法被阻斷，施加到該擴(kuò)散區(qū)域5的3v的非破壞位電壓會(huì)施加到存儲(chǔ)器柵極ga、gb。

即使在這種情況下，在本發(fā)明的反熔絲存儲(chǔ)器22b中，通過n型半導(dǎo)體區(qū)域和p型半導(dǎo)體區(qū)域的半導(dǎo)體接合結(jié)構(gòu)具有整流作用的整流元件23連接在存儲(chǔ)器電容24a、24b的存儲(chǔ)器柵極ga、gb，即使從各存儲(chǔ)器柵極ga、gb向整流元件23施加3v的非破壞位電壓，在該整流元件23中將成為從n型半導(dǎo)體區(qū)域向p型半導(dǎo)體區(qū)域的反向偏置電壓，能夠阻斷向該p型半導(dǎo)體區(qū)域的電壓施加。

順便說明一下，在不進(jìn)行數(shù)據(jù)寫入的反熔絲存儲(chǔ)器22a中，該反熔絲存儲(chǔ)器22a與0v的非破壞字電壓被施加的寫入非選擇字線wlb和0v的非破壞位電壓被施加的寫入非選擇位線bl1b、bl2b連接，由于在存儲(chǔ)器電容24a、24b中各存儲(chǔ)器柵極ga、gb和擴(kuò)散區(qū)域5之間的電壓差為0v，因此即使在存儲(chǔ)器柵絕緣膜6a、6b未被絕緣破壞，該存儲(chǔ)器柵絕緣膜6a、6b不會(huì)被絕緣破壞，而照樣保持絕緣狀態(tài)，可維持?jǐn)?shù)據(jù)不被寫入的狀態(tài)。這樣，在半導(dǎo)體存儲(chǔ)裝置21中，矩陣狀配置的反熔絲存儲(chǔ)器22a、22b、22c、22d中能夠僅對(duì)想要的反熔絲存儲(chǔ)器22c的存儲(chǔ)器電容24a、24b寫入數(shù)據(jù)。

(2-2-2)對(duì)多個(gè)存儲(chǔ)器電容，依次寫入相同數(shù)據(jù)的情況

下面，對(duì)在具有上述結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)裝置21中、例如僅在第2行第1列的反熔絲存儲(chǔ)器22c的存儲(chǔ)器電容24a、24b依次寫入相同數(shù)據(jù)的數(shù)據(jù)寫入動(dòng)作進(jìn)行具體說明。此時(shí)，在半導(dǎo)體存儲(chǔ)裝置21中，在例如在在第2行第1列的反熔絲存儲(chǔ)器22c上寫入數(shù)據(jù)時(shí)，首先可絕緣破壞該反熔絲存儲(chǔ)器22c的存儲(chǔ)器電容24a的存儲(chǔ)器柵絕緣膜6a而寫入數(shù)據(jù)，然后繼續(xù)絕緣破壞該反熔絲存儲(chǔ)器22c的剩下的存儲(chǔ)器電容24b的存儲(chǔ)器柵絕緣膜6b而寫入數(shù)據(jù)。

順便說明一下，有關(guān)寫入非選擇存儲(chǔ)器2n(反熔絲存儲(chǔ)器22a、22b、22d)的說明，由于與上述“(2-2-1)對(duì)多個(gè)存儲(chǔ)器電容，同時(shí)寫入相同數(shù)據(jù)的情況”的情況相同，所以下面關(guān)注對(duì)存儲(chǔ)器電容24a、24b依次寫入相同數(shù)據(jù)的反熔絲存儲(chǔ)器22c而進(jìn)行說明。

此時(shí)，首先0v的破壞位電壓施加于連接有用于數(shù)據(jù)寫入的反熔絲存儲(chǔ)器22的一個(gè)寫入選擇位線bl1a上，且在與該一個(gè)寫入選擇位線bl1a成對(duì)的另一寫入選擇位線bl2a上首先可被施加3v的非破壞位電壓。

此時(shí)，在寫入數(shù)據(jù)的反熔絲存儲(chǔ)器22中，通過寫入選擇字線wla向整流元件23被施加5v的破壞字電壓，因此，在從一個(gè)寫入選擇位線bl1a被施加0v的破壞位電壓的一個(gè)存儲(chǔ)器電容24a中在存儲(chǔ)器柵極ga和擴(kuò)散區(qū)域5之間產(chǎn)生4.3v的電壓差，在該存儲(chǔ)器電容24a中存儲(chǔ)器柵極ga下部的存儲(chǔ)器柵絕緣膜60可被絕緣破壞。

另外，此時(shí)，在寫入數(shù)據(jù)的反熔絲存儲(chǔ)器22c中，首先從另一寫入選擇位線bl2a施加有3v的非破壞位電壓的另一存儲(chǔ)器電容24b中，在存儲(chǔ)器柵極gb和擴(kuò)散區(qū)域5之間將產(chǎn)生1.3v的電壓差，在存儲(chǔ)器柵極gb下部的存儲(chǔ)器柵絕緣膜6b不會(huì)被絕緣破壞，能夠維持絕緣狀態(tài)。

這樣，在寫入數(shù)據(jù)的反熔絲存儲(chǔ)器22c中，首先在一個(gè)存儲(chǔ)器電容24a中，存儲(chǔ)器柵極ga下部的存儲(chǔ)器柵絕緣膜6a被絕緣破壞，由此在存儲(chǔ)器柵極ga和擴(kuò)散區(qū)域5以低阻抗處于導(dǎo)通狀態(tài)，可處于僅在一個(gè)存儲(chǔ)器電容24a數(shù)據(jù)被寫入狀態(tài)。

接著，在半導(dǎo)體存儲(chǔ)裝置21中，在與寫入數(shù)據(jù)的反熔絲存儲(chǔ)器22c連接的寫入選擇位線bl1a上與開始不同的施加3v的非破壞位電壓，在與同樣寫入數(shù)據(jù)的反熔絲存儲(chǔ)器22c連接的另一寫入選擇位線bl2a上與開始不同的施加0v的破壞位電壓。

此時(shí)，例如將內(nèi)建電勢(shì)作為0.7v的情況下，在寫入數(shù)據(jù)的反熔絲存儲(chǔ)器22c中，5v的破壞字電壓通過寫入選擇字線wla施加在整流元件23上，因此，在從另一寫入選擇位線bl2a會(huì)施加0v的破壞位電壓的另一存儲(chǔ)器電容24b中于存儲(chǔ)器柵極gb和擴(kuò)散區(qū)域5之間會(huì)產(chǎn)生4.3v的電壓差，在該存儲(chǔ)器電容24b中可絕緣破壞存儲(chǔ)器柵極gb下部的存儲(chǔ)器柵絕緣膜6b。

由此，在寫入數(shù)據(jù)的反熔絲存儲(chǔ)器22c中，在一個(gè)存儲(chǔ)器電容24a中首先寫入數(shù)據(jù)后，在另一存儲(chǔ)器電容24b中，存儲(chǔ)器柵極gb下部的存儲(chǔ)器柵絕緣膜6b被絕緣破壞，由此存儲(chǔ)器柵極gb和擴(kuò)散區(qū)域5以低阻抗處于導(dǎo)通狀態(tài)，可處于在另一個(gè)存儲(chǔ)器電容24b中數(shù)據(jù)被寫入的狀態(tài)。

這樣，在半導(dǎo)體存儲(chǔ)裝置21中，在反熔絲存儲(chǔ)器22c中寫入數(shù)據(jù)時(shí)，首先可在該反熔絲存儲(chǔ)器22c的一個(gè)存儲(chǔ)器電容24a上寫入數(shù)據(jù)，然后在該反熔絲存儲(chǔ)器22c的另一個(gè)存儲(chǔ)器電容24b上寫入數(shù)據(jù)。

(2-3)數(shù)據(jù)的讀取動(dòng)作

下面，對(duì)在半導(dǎo)體存儲(chǔ)裝置21中對(duì)第2行第1列的反熔絲存儲(chǔ)器22c的數(shù)據(jù)進(jìn)行讀取的情況簡(jiǎn)單進(jìn)行說明。另外，關(guān)于在半導(dǎo)體存儲(chǔ)裝置21中對(duì)第2行第1列的反熔絲存儲(chǔ)器22c的數(shù)據(jù)進(jìn)行讀取的數(shù)據(jù)讀取動(dòng)作，由于與上述的“(1-3)數(shù)據(jù)的讀取動(dòng)作”相同，所以在此僅關(guān)注該反熔絲存儲(chǔ)器22c進(jìn)行如下說明。

此時(shí)，在連接有讀取數(shù)據(jù)的反熔絲存儲(chǔ)器22c(讀取選擇存儲(chǔ)器)的一個(gè)位線bl11(讀取選擇位線)和另一位線bl12(讀取選擇位線)上分別施加0v讀取選擇位電壓，且在連接有讀取數(shù)據(jù)的反熔絲存儲(chǔ)器22c的字線wl2(讀取選擇字線)中可被施加1.2v的讀取選擇字電壓。

由此，在讀取數(shù)據(jù)的反熔絲存儲(chǔ)器22c中，從讀取選擇字線的字線wl2向整流元件3的p型半導(dǎo)體區(qū)域被施加1.2的讀取選擇字電壓，且從一個(gè)位線bl11向一個(gè)存儲(chǔ)器電容24a的一端的擴(kuò)散區(qū)域5被施加0v的讀取選擇位電壓，同樣從另一個(gè)位線bl12向另一個(gè)存儲(chǔ)器電容24b的一端的擴(kuò)散區(qū)域5被施加0v的讀取選擇位電壓。

在此，例如在讀取數(shù)據(jù)的反熔絲存儲(chǔ)器22c中，存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵絕緣膜6a、6b分別被絕緣破壞而處于數(shù)據(jù)被希爾狀態(tài)時(shí)，通過字線wl2的1.2v的讀取選擇字電壓在整流元件23中會(huì)被施加從p型半導(dǎo)體區(qū)域8向n型半導(dǎo)體區(qū)域7的正向偏置電壓。由此，在讀取數(shù)據(jù)的反熔絲存儲(chǔ)器22c中，來自字線wl2的讀取選擇字電壓從整流元件23通過一個(gè)存儲(chǔ)器電容24a施加在一個(gè)位線bl11上，且通過另一存儲(chǔ)器電容24b還施加在另一位線bl12上。

其結(jié)果，在一個(gè)讀取選擇位線的位線bl11中，會(huì)被施加1.2v的讀取選擇字電壓在讀取數(shù)據(jù)的反熔絲存儲(chǔ)器22c中減少內(nèi)建電勢(shì)的電壓，由此0v的讀取選擇位電壓變成0.5v，電壓值可發(fā)生變化。

另外，此時(shí)，在另一讀取選擇位線的位線bl12中，也會(huì)被施加1.2v的讀取選擇字電壓在讀取數(shù)據(jù)的反熔絲存儲(chǔ)器22c中減少內(nèi)建電勢(shì)的電壓，由此0v的讀取選擇位電壓變成0.5v，電壓值可發(fā)生變化。

這樣在半導(dǎo)體存儲(chǔ)裝置21中通過檢測(cè)施加在位線bl11、bl12的各讀取選擇位電壓是否發(fā)生變化，由此能夠判斷在讀取數(shù)據(jù)的反熔絲存儲(chǔ)器22c中是否數(shù)據(jù)被寫入。

在此，在讀取反熔絲存儲(chǔ)器22c的數(shù)據(jù)時(shí)，在發(fā)生例如一個(gè)存儲(chǔ)器電容24a中絕緣破壞的存儲(chǔ)器柵絕緣膜6a通過經(jīng)時(shí)變化而再次返回到高阻抗?fàn)顟B(tài)的現(xiàn)象時(shí)，通過在一個(gè)存儲(chǔ)器電容24a的存儲(chǔ)器柵絕緣膜6a會(huì)被阻斷從字線wl2向位線bl11的電壓施加，該位線bl11的電壓照樣為0v。

此時(shí)，反熔絲存儲(chǔ)器22c中，除了一個(gè)存儲(chǔ)器電容24a之外，進(jìn)而在另一存儲(chǔ)器電容24b中也是發(fā)生被絕緣破壞的存儲(chǔ)器柵絕緣膜6b通過經(jīng)時(shí)變化而再次返回到高阻抗?fàn)顟B(tài)的現(xiàn)象的可能性非常低。因此，在讀取數(shù)據(jù)的反熔絲存儲(chǔ)器22c中，與另一存儲(chǔ)器電容24b連接的位線bl12中，會(huì)被施加1.2v的讀取選擇字電壓在該反熔絲存儲(chǔ)器22c中減少內(nèi)建電勢(shì)的電壓，由此0v的讀取選擇位電壓變成0.5v，電壓值可發(fā)生變化。

由此，在半導(dǎo)體存儲(chǔ)裝置21中，如果連接在讀取數(shù)據(jù)的反熔絲存儲(chǔ)器22c的位線bl11、bl12的任意一個(gè)位線中發(fā)生讀取選擇位電壓的變化，則可以判斷為在該反熔絲存儲(chǔ)器22c中數(shù)據(jù)已被寫入。

這樣，在本發(fā)明的反熔絲存儲(chǔ)器22c中，即使不設(shè)置現(xiàn)有技術(shù)那樣具有復(fù)雜電路結(jié)構(gòu)的錯(cuò)誤更正電路，也能夠?qū)懭朐诜慈劢z存儲(chǔ)器22c的數(shù)據(jù)正確地讀取。另外，在本發(fā)明的反熔絲存儲(chǔ)器22c中，在讀取數(shù)據(jù)時(shí)，通過判斷連接在存儲(chǔ)器電容24a、24b的位線bl11、bl12的任意一個(gè)位線中是否發(fā)生電壓的變化，由此能夠讀取正確的數(shù)據(jù)，因此不需要像現(xiàn)有技術(shù)那樣在錯(cuò)誤更正電路中進(jìn)行復(fù)雜的邏輯計(jì)算，相應(yīng)地能夠使反熔絲存儲(chǔ)器22c的規(guī)模變小，且能夠迅速地進(jìn)行數(shù)據(jù)的讀取。

(2-4)作用及效果

在上述結(jié)構(gòu)中，在反熔絲存儲(chǔ)器22c中，按照下述方式設(shè)置有一個(gè)存儲(chǔ)器電容24a及另一存儲(chǔ)器電容24b和整流元件23，其中，存儲(chǔ)器電容24a是在阱s2上通過存儲(chǔ)器柵絕緣膜6a設(shè)有存儲(chǔ)器柵極ga，且在形成于阱s2表面的一個(gè)擴(kuò)散區(qū)域5連接有一個(gè)位線bl11，存儲(chǔ)器電容24b是在阱s2上通過另一存儲(chǔ)器柵絕緣膜6b設(shè)有存儲(chǔ)器柵極gb，且在形成于阱s2表面的另一個(gè)擴(kuò)散區(qū)域5連接有另一個(gè)位線bl11，整流元件23是設(shè)置在各存儲(chǔ)器柵極ga、gb和字線wl2之間，電壓從字線wl2向存儲(chǔ)器柵極ga、gb施加，而從存儲(chǔ)器柵極ga、gb向字線wl2的電壓施加將成為反向偏置電壓，將阻斷從存儲(chǔ)器柵極ga、gb向字線wl2的電壓施加。

另外，在反熔絲存儲(chǔ)器22c中，在向存儲(chǔ)器電容24a、24b寫入數(shù)據(jù)時(shí)，施加到讀取選擇字線wla的寫入破壞字電壓將通過整流元件23被施加到存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb上。

在反熔絲存儲(chǔ)器22c中，通過一個(gè)存儲(chǔ)器電容24a的存儲(chǔ)器柵極ga和一個(gè)讀取選擇位線bl1a之間的電壓差，存儲(chǔ)器電容24a的存儲(chǔ)器柵絕緣膜6a被絕緣破壞，與此同時(shí)或隔開時(shí)間差，通過另一個(gè)存儲(chǔ)器電容24b的存儲(chǔ)器柵極gb和另一個(gè)讀取選擇位線bl2a之間的電壓差，另一個(gè)存儲(chǔ)器電容24b的存儲(chǔ)器柵絕緣膜6b也被絕緣破壞。

另一方面，不寫入數(shù)據(jù)的數(shù)據(jù)非寫入動(dòng)作的反熔絲存儲(chǔ)器22b中，在與一個(gè)存儲(chǔ)器電容24a連接的一個(gè)位線bl21或與另一個(gè)存儲(chǔ)器電容24b連接的另一個(gè)位線bl22中分別被施加高電壓的非破壞位電壓，此時(shí)，例如即使存儲(chǔ)器電容24a、24b的存儲(chǔ)器柵絕緣膜6a、6b被絕緣破壞，0v的非破壞字電壓將施加于寫入非選擇字線wlb上，因此，在存儲(chǔ)器電容24a、24b中不形成溝道，在存儲(chǔ)器電容24a、24b能夠阻斷從寫入非選擇位線bl1b、bl2b向字線wl1的電壓施加。

此時(shí)，本發(fā)明的反熔絲存儲(chǔ)器22b中，在存儲(chǔ)器柵絕緣膜6a、6b的絕緣破壞發(fā)生在例如位于與連接有寫入非選擇位線bl1b、bl2b的擴(kuò)散區(qū)域特別接近的部位，假設(shè)寫入非選擇位線bl1b、bl2b的電位在存儲(chǔ)器電容24a、24b的溝道無法被阻斷，從寫入非選擇位線bl1b、bl2b中的至少一個(gè)位線向存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb會(huì)被施加非破壞位電壓，該非破壞位電壓在整流元件23中成為反向偏置電壓，因此能夠通過該整流元件23可靠地阻斷從存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加。

因此，同樣在反熔絲存儲(chǔ)器22b中，與第一實(shí)施方式一樣，不需要使用如現(xiàn)有技術(shù)中的控制電路，而設(shè)置半導(dǎo)體接合結(jié)構(gòu)的整流元件23，該整流元件23是通過向存儲(chǔ)器柵極ga、gb和字線wl1施加的電壓值，從存儲(chǔ)器柵極ga、gb向字線wl1的施加電壓將成為反向偏置電壓，通過該整流元件23能夠可靠地阻斷從存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加，因此，不需要如現(xiàn)有技術(shù)的用來選擇性地向存儲(chǔ)器電容施加電壓的開關(guān)晶體管，或用來使開關(guān)晶體管進(jìn)行導(dǎo)通截止動(dòng)作的開關(guān)控制電路，相應(yīng)地能夠?qū)崿F(xiàn)小型化。

另外，在根據(jù)該第二實(shí)施方式的反熔絲存儲(chǔ)器22c中，在寫入數(shù)據(jù)時(shí)，由于使兩個(gè)存儲(chǔ)器電容24a、24b的存儲(chǔ)器柵絕緣膜6a、6b絕緣破壞，因此，即使之后在讀取數(shù)據(jù)時(shí)假設(shè)在一個(gè)存儲(chǔ)器電容24a中發(fā)生存儲(chǔ)器柵絕緣膜6的絕緣不良，但可以從另一個(gè)存儲(chǔ)器電容24b讀取數(shù)據(jù)，通過從這兩個(gè)存儲(chǔ)器電容24a、24b讀取的數(shù)據(jù)的不一致，能夠推測(cè)處于數(shù)據(jù)被寫入的狀態(tài)。

因此，在本發(fā)明的反熔絲存儲(chǔ)器22c中，即使不需要設(shè)置如現(xiàn)有技術(shù)那樣的具有復(fù)雜電路結(jié)構(gòu)的錯(cuò)誤更正電路，也能夠推測(cè)是否有數(shù)據(jù)的寫入，因此不需要如現(xiàn)有技術(shù)那樣的錯(cuò)誤更正電路，相應(yīng)地能夠使電路結(jié)構(gòu)簡(jiǎn)略化。另外，在本發(fā)明的反熔絲存儲(chǔ)器22c中，在讀取數(shù)據(jù)時(shí)，由于讀取存儲(chǔ)器電容24a、24b的數(shù)據(jù)，僅通過獲得兩個(gè)數(shù)據(jù)的邏輯和來能夠讀取正確數(shù)據(jù)，因此，不需要像現(xiàn)有技術(shù)那樣在錯(cuò)誤更正電路中進(jìn)行復(fù)雜邏輯運(yùn)算，相應(yīng)地電路的規(guī)模會(huì)變小，且能夠防止數(shù)據(jù)讀取速度的延遲。

(2-5)根據(jù)其他實(shí)施方式的整流元件

另外，本發(fā)明并不限于本實(shí)施方式，在本發(fā)明的主要內(nèi)容的范圍內(nèi)可以進(jìn)行變形實(shí)施，作為整流元件，雖然對(duì)適用由p型半導(dǎo)體區(qū)域28和n型半導(dǎo)體區(qū)域29接合的pn接合二極管的半導(dǎo)體接合結(jié)構(gòu)構(gòu)成的整流元件23的情況進(jìn)行了說明，但是本發(fā)明并不限于此，也可以適用由在p型半導(dǎo)體區(qū)域和n型半導(dǎo)體區(qū)域之間設(shè)有本征半導(dǎo)體區(qū)域的pin(p-intrinsic-n)接合二極管的半導(dǎo)體接合結(jié)構(gòu)構(gòu)成的整流元件。

另外，作為根據(jù)另一實(shí)施方式整流元件，如與圖6a對(duì)應(yīng)部分用相同符號(hào)表示的圖6b所示，也可以在立設(shè)有接觸器c2的p型半導(dǎo)體區(qū)域32的下部設(shè)置存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵電極ga、gb和整流元件30的n型半導(dǎo)體區(qū)域33。

另外，這時(shí)，在整流元件30中，n型半導(dǎo)體區(qū)域33形成在未圖示的整流元件形成層ilb(圖2)上，在n型半導(dǎo)體區(qū)域33的端部分別形成有存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵電極ga、gb。另外，在整流元件30中，以與n型半導(dǎo)體區(qū)域33的膜厚度相同的膜厚度形成有存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵電極ga、gb，n型半導(dǎo)體區(qū)域33和存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵電極ga、gb的各接合表面上不存在高度差，整體上能夠?qū)崿F(xiàn)薄型化。

在包括這種整流元件30中，同樣施加于字線wl1的電壓可通過接觸器c2、整流元件30的p型半導(dǎo)體區(qū)域32和n型半導(dǎo)體區(qū)域33施加于各存儲(chǔ)器電容24a、24b的存儲(chǔ)器柵極ga、gb，另一方面，從存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵極ga、gb的電壓在整流元件30中成為反向偏置電壓而在n型半導(dǎo)體區(qū)域33和p型半導(dǎo)體區(qū)域32間被阻斷，能夠獲得與上述的實(shí)施方式相同的效果。

(3)第三實(shí)施方式

(3-1)根據(jù)第三實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)

在上述的第二實(shí)施方式中，雖然對(duì)在一個(gè)整流元件23上連接有兩個(gè)存儲(chǔ)器電容24a、24b的反熔絲存儲(chǔ)器22a、22b、22c、22d進(jìn)行了說明，但是本發(fā)明不限于此，本發(fā)明也可適用在存儲(chǔ)器電容24a、24b上分別單獨(dú)地設(shè)置整流元件的反熔絲存儲(chǔ)器。

在與圖5對(duì)應(yīng)部分用相同符號(hào)表示的圖7表示設(shè)置有根據(jù)第三實(shí)施方式的反熔絲存儲(chǔ)器37a、37b、37c、37d的半導(dǎo)體存儲(chǔ)裝置36。在此，這些反熔絲存儲(chǔ)器37a、37b、37c、37d均具有相同結(jié)構(gòu)，例如第1行第1列的反熔絲存儲(chǔ)器37a由第一存儲(chǔ)器部38a1和第二存儲(chǔ)器部38a2構(gòu)成，通過這些第一存儲(chǔ)器部38a1和第二存儲(chǔ)器部38a2存儲(chǔ)1位的信息。

實(shí)際上，在反熔絲存儲(chǔ)器37a中，第一存儲(chǔ)器部38a1和第二存儲(chǔ)器部38a2由相同結(jié)構(gòu)構(gòu)成，第一存儲(chǔ)器部38a1由包括pn接合二極管型的半導(dǎo)體接合結(jié)構(gòu)的具有整流作用的整流元件3a以及包括通過字線wl1和一個(gè)位線bl11的電壓差來被絕緣破壞的存儲(chǔ)器柵絕緣膜6a的存儲(chǔ)器電容4a構(gòu)成。另外，第二存儲(chǔ)器部38a2由包括pn接合二極管型的半導(dǎo)體接合結(jié)構(gòu)的具有整流作用的整流元件3b以及包括通過字線wl1和另一個(gè)位線bl12的電壓差來被絕緣破壞的存儲(chǔ)器柵絕緣膜6b的存儲(chǔ)器電容4b構(gòu)成。

設(shè)有第一存儲(chǔ)器部38a1和第二存儲(chǔ)器部38a2的各整流元件3a、3b具有p型半導(dǎo)體區(qū)域和n型半導(dǎo)體區(qū)域接合的結(jié)構(gòu)，其p型半導(dǎo)體區(qū)域與字線wl1連接，且與對(duì)應(yīng)n型半導(dǎo)體區(qū)域的存儲(chǔ)器電容4a、4b的存儲(chǔ)器柵極ga、gb連接。由此，在反熔絲存儲(chǔ)器37a中，從字線wl1通過整流元件3a、3b向各存儲(chǔ)器柵極ga、g施加電壓，另一方面，從各存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加將在整流元件3a、3b中成為反向偏置電壓，通過該整流元件3a、3b能夠阻斷從各存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加。

實(shí)際上，在這樣的反熔絲存儲(chǔ)器37a、37b、37c、37d以矩陣狀配置的半導(dǎo)體存儲(chǔ)裝置36中，在行方向并排的反熔絲存儲(chǔ)器37a、37b(37c、37d)中共用字線wl1(wl2)，且在列方向并排的反熔絲存儲(chǔ)器37a、37c(37b、37d)中共用位線bl11、bl12(bl21、bl22)。

此時(shí)，在一個(gè)字線wl1上連接有設(shè)置在反熔絲存儲(chǔ)器37a的第一存儲(chǔ)器部38a1和第二存儲(chǔ)器部38a2的各整流元件3a、3b、和與該反熔絲存儲(chǔ)器37a位于相同行上的反熔絲存儲(chǔ)器37b的第一存儲(chǔ)器部38b1和第二存儲(chǔ)器部38b2的各整流元件3a、3b。另外，在配置在另一行上的字線wl2上同樣連接有分別設(shè)置在行方向上并排的反熔絲存儲(chǔ)器37c、37d的第一存儲(chǔ)器部38c1、38d1和第二存儲(chǔ)器部38c2、38d2的各整流元件3a、3b。

另一方面，在配置在第一列的一個(gè)位線bl11中，連接有設(shè)置在反熔絲存儲(chǔ)器37a的第一存儲(chǔ)器部38a1的存儲(chǔ)器電容4a、和設(shè)置在與該反熔絲存儲(chǔ)器37a位于相同列上的另一反熔絲存儲(chǔ)器37c的第一存儲(chǔ)器部38c1的存儲(chǔ)器電容4a。另外，在配置在第一列的另一個(gè)位線bl12中，連接有設(shè)置在反熔絲存儲(chǔ)器37a的第二存儲(chǔ)器部38a2的存儲(chǔ)器電容4b、和設(shè)置在與該反熔絲存儲(chǔ)器37a位于相同列上的另一反熔絲存儲(chǔ)器37c的第二存儲(chǔ)器部38c2的存儲(chǔ)器電容4b。另外，另外，在位于第2列上的位線bl21、bl22上同樣連接有分別設(shè)置在列方向上并排的反熔絲存儲(chǔ)器37b、37d的第一存儲(chǔ)器部38b1、38d1和第二存儲(chǔ)器部38b2、38d2的各存儲(chǔ)器電容4a、4b。

(3-2)數(shù)據(jù)的寫入動(dòng)作

此時(shí)，根據(jù)第三實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置36中同樣根據(jù)如上述“(2-2-1)對(duì)多個(gè)存儲(chǔ)器電容，同時(shí)寫入相同數(shù)據(jù)的情況”和“(2-2-2)對(duì)多個(gè)存儲(chǔ)器電容，依次寫入相同數(shù)據(jù)的情況”能夠僅對(duì)規(guī)定的反熔絲存儲(chǔ)器37c寫入數(shù)據(jù)。

在此，例如圖5所示，在根據(jù)上述第二實(shí)施方式的反熔絲存儲(chǔ)器22c中，存儲(chǔ)器電容24a、24b的存儲(chǔ)器柵極ga、gb由于與相同的整流元件23連接，所以存儲(chǔ)器電容24a、24b的各存儲(chǔ)器柵絕緣膜6a、6b被絕緣破壞時(shí)，存儲(chǔ)器電容24a、24b被電連接的情況根據(jù)不同情況可考慮。此時(shí)，在根據(jù)上述第二實(shí)施方式的反熔絲存儲(chǔ)器22c中，通過這些存儲(chǔ)器電容24a、24b位線bl11、bl12被電連接，在進(jìn)行“(2-2-2)對(duì)多個(gè)存儲(chǔ)器電容，依次寫入相同數(shù)據(jù)的情況”時(shí)，例如假設(shè)在一個(gè)位線bl11上施加0v的破壞位電壓，則在另一個(gè)位線bl12上很難維持3v的非破壞位電壓。

對(duì)此，如圖7所示，在根據(jù)上述第三實(shí)施方式的反熔絲存儲(chǔ)器37c中，在每個(gè)存儲(chǔ)器電容4a、4b上設(shè)置整流元件3a、3b，存儲(chǔ)器電容4a、4b之間是電隔離的，因此即使存儲(chǔ)器電容4a、4b的各存儲(chǔ)器柵絕緣膜6a、6b被絕緣破壞時(shí)，也不會(huì)通過儲(chǔ)器電容4a、4b位線bl11、bl12被電連接。

因此，在進(jìn)行“(2-2-2)對(duì)多個(gè)存儲(chǔ)器電容，依次寫入相同數(shù)據(jù)的情況”時(shí)，即使例如假設(shè)在一個(gè)位線bl11上施加有0v的破壞位電壓，在另一個(gè)位線bl12上能夠可靠地維持3v的非破壞位電壓。

另外，在根據(jù)第三實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置中，同樣根據(jù)“(2-3)數(shù)據(jù)讀取動(dòng)作”能夠讀取想要讀取的反熔絲存儲(chǔ)器22c的數(shù)據(jù)，因此在這里省略對(duì)其的說明。

(3-3)作用及效果

在上述結(jié)構(gòu)中，例如不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器37b中也如上所述地，在與一個(gè)存儲(chǔ)器電容4a連接的一個(gè)位線bl21或與另一個(gè)存儲(chǔ)器電容4b連接的另一個(gè)位線bl22中分別被施加高電壓的非破壞位電壓，此時(shí)，例如即使存儲(chǔ)器電容4a、4b的存儲(chǔ)器柵絕緣膜6a、6b被絕緣破壞，0v的非破壞字電壓將施加于寫入非選擇字線wlb上，因此，在存儲(chǔ)器電容4a、4b中不形成溝道，在存儲(chǔ)器電容4a、4b能夠阻斷從寫入非選擇位線blb向字線wl1的電壓施加。

此時(shí)，本發(fā)明的反熔絲存儲(chǔ)器37b中也同樣，即使在存儲(chǔ)器柵絕緣膜6a、6b的絕緣破壞發(fā)生在例如位于與連接有寫入非選擇位線bl1b、bl2b的擴(kuò)散區(qū)域特別接近的部位，假設(shè)寫入非選擇位線bl21b的電位在存儲(chǔ)器電容4的溝道無法被阻斷，從寫入非選擇位線bl1b、bl2b向存儲(chǔ)器電容4a、4b的各存儲(chǔ)器柵極ga、gb會(huì)被施加非破壞位電壓，該非破壞位電壓在整流元件3a、3b中成為反向偏置電壓，因此能夠通過該整流元件3a、3b可靠地阻斷從存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加。

因此，同樣在反熔絲存儲(chǔ)器37b中，與第一實(shí)施方式一樣，不需要使用如現(xiàn)有技術(shù)中的控制電路，而設(shè)置半導(dǎo)體接合結(jié)構(gòu)的整流元件3a、3b，該整流元件3a、3b是通過向存儲(chǔ)器柵極ga、gb和字線wl1施加的電壓值，使從存儲(chǔ)器柵極ga、gb向字線wl1的施加電壓將成為反向偏置電壓，通過該整流元件3a、3b能夠可靠地阻斷從存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加，因此，不需要如現(xiàn)有技術(shù)的用來選擇性地向存儲(chǔ)器電容分別施加電壓的開關(guān)晶體管，或用來使開關(guān)晶體管進(jìn)行導(dǎo)通截止動(dòng)作的開關(guān)控制電路，相應(yīng)地能夠?qū)崿F(xiàn)小型化。

另外，同樣在根據(jù)該第三實(shí)施方式的反熔絲存儲(chǔ)器37a、37b、37c、37d中，在寫入數(shù)據(jù)時(shí)，由于使成對(duì)的兩個(gè)存儲(chǔ)器電容4a、4b的存儲(chǔ)器柵絕緣膜6a、6b絕緣破壞，因此，即使之后在讀取數(shù)據(jù)時(shí)假設(shè)在一個(gè)存儲(chǔ)器電容4a中發(fā)生存儲(chǔ)器柵絕緣膜6a的絕緣不良，但能夠確定處于從另一個(gè)存儲(chǔ)器電容4b數(shù)據(jù)被寫入的狀態(tài)的信息，能夠獲得與上述的第二實(shí)施方式相同的效果。

另外，在反熔絲存儲(chǔ)器37a、37b、37c、37d中，在每個(gè)存儲(chǔ)器電容4a、4b上設(shè)置有分別不同的整流元件3a、3b，使存儲(chǔ)器電容4a、4b之間電隔離，由此，即使在存儲(chǔ)器電容4a、4b的各存儲(chǔ)器柵絕緣膜6a、6b被絕緣破壞時(shí)，能夠防止通過存儲(chǔ)器電容4a、4b一個(gè)位線bl1和另一個(gè)位線bl2電連接。

(4)第四實(shí)施方式

(4-1)根據(jù)第四實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)

在與圖5對(duì)應(yīng)部分用相同符號(hào)表示的圖8中，41表示根據(jù)第四實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置，與上述的根據(jù)第二實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置21相同地，包括有在多個(gè)存儲(chǔ)器電容44a、44b中共用一個(gè)整流元件23的反熔絲存儲(chǔ)器42a、42b、42c、42d，但與上述的根據(jù)第二實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置21的結(jié)構(gòu)不同點(diǎn)是，在各反熔絲存儲(chǔ)器42a、42b、42c、42d中，在存儲(chǔ)器電容44a、44b中共用相同的位線bl1、bl2。

由此，在半導(dǎo)體存儲(chǔ)裝置41中，與上述的根據(jù)第二實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置21相比，能夠減少位線根數(shù)，能夠使電路結(jié)構(gòu)簡(jiǎn)略化。實(shí)際上，在該半導(dǎo)體存儲(chǔ)裝置41中，在行方向并排的反熔絲存儲(chǔ)器42a、42b(42c、42d)中共用字線wl1(wl2)，且在列方向并排的反熔絲存儲(chǔ)器42a、42c(42b、42d)中共用位線bl1(bl2)。

各反熔絲存儲(chǔ)器42a、42b、42c、42d均具有相同結(jié)構(gòu)，例如第1行第1列的反熔絲存儲(chǔ)器42a由整流元件23和存儲(chǔ)器電容44a、存儲(chǔ)器電容44b構(gòu)成，其中，整流元件23具有pn接合二極管的半導(dǎo)體接合結(jié)構(gòu)并具有整流作用，存儲(chǔ)器電容44a包括通過字線wl1和位線bl1的電位差被絕緣破壞的存儲(chǔ)器柵絕緣膜6a，存儲(chǔ)器電容44b包括同樣通過字線wl1和位線bl1的電位差被絕緣破壞的存儲(chǔ)器柵絕緣膜6b。

在該實(shí)施方式的情況下，整流元件23具有p型半導(dǎo)體區(qū)域和n型半導(dǎo)體區(qū)域接合的結(jié)構(gòu)，p型半導(dǎo)體區(qū)域與字線wl1連接，n型半導(dǎo)體區(qū)域與存儲(chǔ)器電容44a、44b的存儲(chǔ)器柵極ga、gb連接。由此，例如在反熔絲存儲(chǔ)器42a中，從字線wl1通過整流元件23向多個(gè)存儲(chǔ)器柵極ga、gb一律地施加電壓，另一方面，從各存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加將在整流元件23中成為反向偏置電壓，通過整流元件23能夠阻斷從存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加。

另外，在反熔絲存儲(chǔ)器42a中，一個(gè)存儲(chǔ)器電容44a的一端的擴(kuò)散區(qū)域和另一個(gè)存儲(chǔ)器電容44b的一端的擴(kuò)散區(qū)域連接在相同的位線bl1上，對(duì)這些存儲(chǔ)器電容44a、44b通過該位線bl1能夠一律地施加相同電壓。

在這樣的反熔絲存儲(chǔ)器42a中，從字線wl1被施加的電壓將通過整流元件23向存儲(chǔ)器電容44a、44b的各存儲(chǔ)器柵極ga、gb一律地被施加，通過在各存儲(chǔ)器柵極ga、gb和位線bl1之間的較大電壓差，存儲(chǔ)器電容44a、44b的各存儲(chǔ)器柵絕緣膜6a、6b被絕緣破壞，在存儲(chǔ)器電容44a、44b中同時(shí)被寫入相同數(shù)據(jù)。

(4-2)數(shù)據(jù)的寫入動(dòng)作

此時(shí)，根據(jù)第四實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置41中同樣根據(jù)如上述“(2-2-1)對(duì)多個(gè)存儲(chǔ)器電容，同時(shí)寫入相同數(shù)據(jù)的情況”能夠僅對(duì)規(guī)定的反熔絲存儲(chǔ)器42c寫入數(shù)據(jù)。在半導(dǎo)體存儲(chǔ)裝置41中，在例如僅對(duì)第2行第1列的反熔絲存儲(chǔ)器42c的存儲(chǔ)器電容44a、44b寫入數(shù)據(jù)時(shí)，如圖8所示，在連接有寫入數(shù)據(jù)的反熔絲存儲(chǔ)器42c(寫入選擇存儲(chǔ)器2w)的位線bl1(寫入選擇位線bla)上可被施加0v的破壞位電壓，在連接有不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器42b、42d(寫入非選擇存儲(chǔ)器2n)的位線bl2(寫入非選擇位線blb)上可被施加3v的非破壞位電壓。

另外，此時(shí)，在半導(dǎo)體存儲(chǔ)裝置41中，在連接有寫入選擇存儲(chǔ)器2w的字線wl2(寫入選擇字線wla)上可被施加5v的破壞字電壓，在僅連接有不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器42a、42b(寫入非選擇存儲(chǔ)器2n)的字線wl1(寫入非選擇字線wlb)上可被施加0v的非破壞字電壓。

例如將內(nèi)建電勢(shì)作為0.7v時(shí)，在寫入選擇存儲(chǔ)器2w的存儲(chǔ)器電容44a、44b中，在從整流元件23向各存儲(chǔ)器柵極ga、gb分別被施加破壞字電壓時(shí)，各存儲(chǔ)器柵極ga、gb和連接有寫入選擇位線bla的擴(kuò)散區(qū)域之間分別可產(chǎn)生根據(jù)破壞位電壓和破壞字電壓的4.3v的電壓差。這樣，在寫入選擇存儲(chǔ)器2w中，在存儲(chǔ)器電容44a、44b中各存儲(chǔ)器柵極ga、gb下部的存儲(chǔ)器柵絕緣膜6a、6b被絕緣破壞，由此存儲(chǔ)器柵極ga、gb和擴(kuò)散區(qū)域以低阻抗處于導(dǎo)通狀態(tài)，可處于相同數(shù)據(jù)向存儲(chǔ)器電容44a、44b被寫入的狀態(tài)。

順便說明一下，在從寫入非選擇位線blb被施加3v的非破壞位電壓的反熔絲存儲(chǔ)器42b中，即使例如存儲(chǔ)器電容44a、44b的各存儲(chǔ)器柵絕緣膜6a、6b被絕緣破壞的情況下，由于0v的非破壞字電壓施加于寫入非選擇字線wlb上，因此在存儲(chǔ)器電容4中不形成溝道，寫入非選擇位線blb的3v的非破壞位電壓在存儲(chǔ)器電容44a、44b中被阻斷，因此，該非破壞位電壓不會(huì)通過絕緣破壞的存儲(chǔ)器柵絕緣膜6a、6b向存儲(chǔ)器柵極ga、gb被施加。

但是，在存儲(chǔ)器柵絕緣膜6a、6b的絕緣破壞的部位例如位于與連接有位線blb的擴(kuò)散區(qū)域特別接近的部位時(shí)，可能會(huì)發(fā)生在寫入非選擇位線blb的電位在存儲(chǔ)器電容44a、44b的溝道無法被阻斷，施加到該擴(kuò)散區(qū)域的3v的非破壞位電壓會(huì)施加到存儲(chǔ)器柵極ga、gb。

即使在這種情況下，在本發(fā)明的反熔絲存儲(chǔ)器22b中，通過n型半導(dǎo)體區(qū)域和p型半導(dǎo)體區(qū)域的半導(dǎo)體接合結(jié)構(gòu)具有整流作用的整流元件23連接在存儲(chǔ)器電容44a、44b的各存儲(chǔ)器柵極ga、gb和字線wl1之間，因此，即使從各存儲(chǔ)器柵極ga、gb向整流元件23施加非破壞位電壓，該非破壞位電壓在該整流元件23中將成為反向偏置電壓，通過整流元件23能夠防止向字線wl1的電壓施加。

另外，關(guān)于不寫入數(shù)據(jù)的其他反熔絲存儲(chǔ)器42a、42b、42d，由于與上述的“(2-2-1)對(duì)多個(gè)存儲(chǔ)器電容，同時(shí)寫入相同數(shù)據(jù)的情況”重復(fù)，故省略對(duì)其說明。

另外，根據(jù)第四實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置41中同樣根據(jù)“(2-3)數(shù)據(jù)的讀取動(dòng)作”能夠讀取想要的反熔絲存儲(chǔ)器42c的數(shù)據(jù)，故省略對(duì)其說明。

(4-3)作用及效果

在上述結(jié)構(gòu)中，例如不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器42b中也如上所述地，即使在存儲(chǔ)器柵絕緣膜6a、6b的絕緣破壞發(fā)生在例如位于與連接有寫入非選擇位線blb的擴(kuò)散區(qū)域特別接近的部位，假設(shè)寫入非選擇位線blb的電位在存儲(chǔ)器電容44a、44b的溝道無法被阻斷，從寫入非選擇位線blb向存儲(chǔ)器電容44a、44b的存儲(chǔ)器柵極ga、gb會(huì)被施加非破壞位電壓，但是由于該非破壞位電壓在整流元件23中成為反向偏置電壓，因此能夠通過該整流元件23可靠地阻斷從各存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加。

因此，同樣在反熔絲存儲(chǔ)器42b中，與第一實(shí)施方式一樣，不需要使用如現(xiàn)有技術(shù)中的控制電路，而設(shè)置半導(dǎo)體接合結(jié)構(gòu)的整流元件23，該整流元件23是通過存儲(chǔ)器柵極ga、gb和字線wl1的電壓值，使從存儲(chǔ)器柵極ga、gb向字線wl1的施加電壓將成為反向偏置電壓，通過該整流元件23能夠可靠地阻斷從存儲(chǔ)器柵極ga、gb向字線wl1的電壓施加，因此，不需要如現(xiàn)有技術(shù)的用來選擇性地向存儲(chǔ)器電容分別施加電壓的開關(guān)晶體管，或用來使開關(guān)晶體管進(jìn)行導(dǎo)通截止動(dòng)作的開關(guān)控制電路，相應(yīng)地能夠?qū)崿F(xiàn)小型化。

另外，在該根據(jù)第四實(shí)施方式的反熔絲存儲(chǔ)器42c中，在寫入數(shù)據(jù)時(shí)，由于使兩個(gè)存儲(chǔ)器電容44a、44b的存儲(chǔ)器柵絕緣膜6a、6b絕緣破壞，因此，即使之后在讀取數(shù)據(jù)時(shí)假設(shè)在一個(gè)存儲(chǔ)器電容44a中發(fā)生存儲(chǔ)器柵絕緣膜6a的絕緣不良，但能夠確定處于從另一個(gè)存儲(chǔ)器電容44b數(shù)據(jù)被寫入的狀態(tài)的信息，能夠獲得與上述的第二實(shí)施方式相同的效果。

另外，例如在反熔絲存儲(chǔ)器42a中，由于在多個(gè)存儲(chǔ)器電容44a、44b中共用一根位線bl1，因此與在每個(gè)存儲(chǔ)器電容44a、44b中分別設(shè)置位線的情況相比，能夠減少位線根數(shù)，相應(yīng)地能夠使電路結(jié)構(gòu)簡(jiǎn)略化。

另外，在上述的第四實(shí)施方式中，雖然對(duì)適用相對(duì)于多個(gè)存儲(chǔ)器電容44a、44b設(shè)置一個(gè)整流元件23的反熔絲存儲(chǔ)器42a、在多個(gè)存儲(chǔ)器電容44a、44b中共用位線bl1的情況進(jìn)行了描述，但是本發(fā)明并不限于此，可以適用在每個(gè)存儲(chǔ)器電容44a、44b分別設(shè)置整流元件23的反熔絲存儲(chǔ)器42a，并在多個(gè)存儲(chǔ)器電容44a、44b中共用位線bl1。

(5)第五實(shí)施方式

(5-1)具有由n型mos(metal-oxide-semiconductor)晶體管構(gòu)成的整流元件的反熔絲存儲(chǔ)器

在上述第一至第四實(shí)施方式中，作為整流元件，對(duì)適用具有二極管型的半導(dǎo)體接合結(jié)構(gòu)的整流元件3、11a、11b、16a、16b、23、30、3a、3b的情況進(jìn)行了描述，其中，整流元件包括p型半導(dǎo)體區(qū)域和n型半導(dǎo)體區(qū)域，通過反向偏置電壓阻斷來自存儲(chǔ)器柵極的電壓，但是，本發(fā)明并不限于此，例如也可以適用具有mos晶體管型的半導(dǎo)體接合結(jié)構(gòu)的整流元件，其中，包括整流元件柵極、漏區(qū)域和源區(qū)域，通過反向偏置電壓阻斷來自存儲(chǔ)器電容的存儲(chǔ)器柵極的電壓。

圖9a表示反熔絲存儲(chǔ)器45，該反熔絲存儲(chǔ)器45包括整流元件46和存儲(chǔ)器電容47，整流元件46具有n型mos晶體管的半導(dǎo)體接合結(jié)構(gòu)，存儲(chǔ)器電容47包括通過字線wl和位線bl的電壓差被絕緣破壞的存儲(chǔ)器柵絕緣膜48。此時(shí)，在存儲(chǔ)器電容47中，在一端的擴(kuò)散區(qū)域連接有位線bl，在存儲(chǔ)器柵極g1中連接有整流元件46。整流元件46具有下述結(jié)構(gòu)：整流元件柵極g2和漏區(qū)域連接在字線wl上，且源區(qū)域連接在存儲(chǔ)器電容47的存儲(chǔ)器柵極g1上。由此，整流元件46只要從字線wl被施加截止電壓，就使該整流元件46的晶體管進(jìn)行截止動(dòng)作，能夠阻斷從存儲(chǔ)器柵極g1向字線wl的電壓施加。

在此，這樣具有mos晶體管結(jié)構(gòu)的整流元件46的反熔絲存儲(chǔ)器45中，整流元件46的整流元件柵極g2和存儲(chǔ)器電容47的存儲(chǔ)器柵極g1形成在相同配線層(相同層)，而且，整流元件柵極g2和存儲(chǔ)器電容47的存儲(chǔ)器柵極g1具有相同的膜厚度。由此，在反熔絲存儲(chǔ)器45中也能夠在整體上實(shí)現(xiàn)薄型化。

(5-2)數(shù)據(jù)的寫入動(dòng)作

在此，在矩陣狀排列的反熔絲存儲(chǔ)器45中，在僅對(duì)規(guī)定的反熔絲存儲(chǔ)器45寫入數(shù)據(jù)時(shí)，與如圖1所示的半導(dǎo)體存儲(chǔ)裝置1同樣地，在連接有寫入數(shù)據(jù)的反熔絲存儲(chǔ)器45的位線bl上可被施加0v的破壞位電壓，在僅連接有不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器45的位線bl上可被施加3v的非破壞位電壓。

另外，此時(shí)，在連接有寫入數(shù)據(jù)的反熔絲存儲(chǔ)器45的字線wl上可被施加5v的破壞字電壓，在僅連接有不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器45的字線wl上可被施加0v的非破壞字電壓。另外，在形成有反熔絲存儲(chǔ)器45的阱上可被施加與破壞位電壓相同的0v。

因此，例如寫入數(shù)據(jù)的反熔絲存儲(chǔ)器45中，例如在位線bl上可被施加0v的破壞位電壓，在字線wl上可被施加5v的破壞字電壓。此時(shí)，在整流元件46中，由于從字線wl向整流元件柵極g2被施加5v的破壞字電壓，因此通過整流元件柵極g2和源區(qū)域的電壓差而進(jìn)行導(dǎo)通動(dòng)作，其結(jié)果，從漏區(qū)域向源區(qū)域被施加正向偏置電壓，通過漏區(qū)域至源區(qū)域可將閾值電壓量(vth量)下降的破壞字電壓向存儲(chǔ)器電容47的存儲(chǔ)器柵極g1施加。此時(shí)，在存儲(chǔ)器電容47中，從存儲(chǔ)器柵極g1的破壞字電壓和位線bl的破壞位電壓之間的關(guān)系進(jìn)行導(dǎo)通動(dòng)作并形成溝道，在溝道上位線bl的電位可被誘導(dǎo)。

由此，在存儲(chǔ)器電容47中，存儲(chǔ)器柵極g1和溝道之間可產(chǎn)生根據(jù)破壞位電壓和破壞字電壓的電壓差。這樣，在數(shù)據(jù)被寫入的反熔絲存儲(chǔ)器45中，存儲(chǔ)器柵極g1下部的存儲(chǔ)器柵絕緣膜48在存儲(chǔ)器電容47中被絕緣破壞，存儲(chǔ)器柵極g1和擴(kuò)散區(qū)域以低阻抗處于導(dǎo)通狀態(tài)，在存儲(chǔ)器電容47中可處于數(shù)據(jù)被寫入的狀態(tài)。

另一方面，在位線bl上可被施加3v的非破壞位電壓并在字線wl上可被施加0v的非破壞字電壓的、不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器45中，在例如存儲(chǔ)器電容47的存儲(chǔ)器柵絕緣膜48已被絕緣破壞時(shí)，位線bl的3v的非破壞位電壓可通過存儲(chǔ)器電容47的存儲(chǔ)器柵極g1被施加到整流元件46的源區(qū)域。此時(shí)，在反熔絲存儲(chǔ)器45中，由于在字線wl上被施加有0v的非破壞字電壓，因此，整流元件46的整流元件柵極g2和漏區(qū)域處于0v，這樣該整流元件46處于截止?fàn)顟B(tài)(非導(dǎo)通)。由此，在反熔絲存儲(chǔ)器45中，即使假設(shè)在源極被施加3v的非破壞位電壓，也能夠在整流元件46中阻斷該電位，能夠防止該非破壞位電壓傳遞到位線wl的情況。

順便說明一下，在從字線wl可被施加5v的破壞字電壓并從位線bl可被施加3v的非破壞位電壓的、不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器45中，雖然從整流元件46向存儲(chǔ)器電容47的存儲(chǔ)器柵極g1被施加閾值電壓量下降的破壞字電壓，但是由于存儲(chǔ)器柵極g1和溝道及擴(kuò)散區(qū)域之間的電壓差變小，所以即使假設(shè)在存儲(chǔ)器電容4中存儲(chǔ)器柵絕緣膜48沒有被絕緣破壞，該存儲(chǔ)器柵絕緣膜48不會(huì)被絕緣破壞，照樣維持絕緣狀態(tài)，能夠維持?jǐn)?shù)據(jù)不被寫入狀態(tài)。

另外，即使在以矩陣狀配置有具有這樣結(jié)構(gòu)的反熔絲存儲(chǔ)器45的半導(dǎo)體存儲(chǔ)裝置中，也能夠根據(jù)上述的“(1-3)數(shù)據(jù)的讀取動(dòng)作”讀取想要讀取的反熔絲存儲(chǔ)器45的數(shù)據(jù)，因此在此省略對(duì)其說明。

(5-3)作用及效果

在上述結(jié)構(gòu)中，不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器45中也如上所述地，在連接在存儲(chǔ)器電容47的位線bl上被施加高電壓的非破壞位電壓時(shí)，例如即使在存儲(chǔ)器電容47的存儲(chǔ)器柵絕緣膜48被絕緣破壞，但是通過使整流元件46的溝道處于截止?fàn)顟B(tài)(非導(dǎo)通狀態(tài))，由此能夠阻斷從存儲(chǔ)器電容47的存儲(chǔ)器柵極g1向字線wl的非破壞位電壓的施加。

因此，同樣在反熔絲存儲(chǔ)器45中，與第一實(shí)施方式一樣，不需要使用如現(xiàn)有技術(shù)中的控制電路，而設(shè)置晶體管結(jié)構(gòu)的整流元件46，該整流元件46是通過存儲(chǔ)器柵極g1和字線wl的電壓值，使從存儲(chǔ)器柵極g1向字線wl的施加電壓以截止動(dòng)作來被阻斷，因此，不需要用來選擇性地向存儲(chǔ)器電容47施加各電壓的開關(guān)晶體管，或用來使開關(guān)晶體管進(jìn)行導(dǎo)通截止動(dòng)作的開關(guān)控制電路，相應(yīng)地能夠?qū)崿F(xiàn)小型化。

(6)第六實(shí)施方式

(6-1)具有由p型mos晶體管構(gòu)成的整流元件的反熔絲存儲(chǔ)器

在上述的第五實(shí)施方式中對(duì)具有由n型mos晶體管構(gòu)成的整流元件46的反熔絲存儲(chǔ)器45進(jìn)行了描述，但是本發(fā)明并不限于此，如圖9b所示，也可以由p型mos晶體管構(gòu)成的整流元件51的反熔絲存儲(chǔ)器50。這種情況下，反熔絲存儲(chǔ)器50包括整流元件51和存儲(chǔ)器電容47，該整流元件51具有p型mos晶體管的半導(dǎo)體接合結(jié)構(gòu)，存儲(chǔ)器電容47包括通過位線bl和存儲(chǔ)器柵極g1之間的電壓差被絕緣破壞的存儲(chǔ)器柵絕緣膜48。

此時(shí)，在存儲(chǔ)器電容47中，在一端的擴(kuò)散區(qū)域連接有位線bl，在存儲(chǔ)器柵極g1上連接有整流元件51。整流元件51具有如下結(jié)構(gòu)：整流元件柵極g2和漏區(qū)域連接在存儲(chǔ)器電容47的存儲(chǔ)器柵極g1，且其阱連接在阱控制端子vnw，另外，源區(qū)域連接在字線wl上。由此，整流元件51由于只要從字線wl沒有被施加導(dǎo)通電壓就進(jìn)行截止動(dòng)作，所以能夠阻斷從存儲(chǔ)器柵極g1向字線wl的電壓施加。

在此，具有這樣的mos晶體管結(jié)構(gòu)的整流元件51的反熔絲存儲(chǔ)器50中，同樣整流元件51的整流元件柵極g2和存儲(chǔ)器電容47的存儲(chǔ)器柵極g1形成在相同配線層(相同層)，而且，整流元件柵極g2和存儲(chǔ)器電容47的存儲(chǔ)器柵極g1具有相同的膜厚度。由此，在反熔絲存儲(chǔ)器50中也能夠在整體上實(shí)現(xiàn)薄型化。

在這樣的反熔絲存儲(chǔ)器50中，在字線wl上被施加5v的破壞字電壓，在位線bl上被施加0v的破壞位電壓。另外，在形成有整流元件51的阱中，從阱控制端子vnw可被施加與破壞字電壓相同的5v電壓。假設(shè)整流元件51的源區(qū)域的電位為0v程度，則整流元件51在進(jìn)行導(dǎo)通動(dòng)作、其閾值電壓為-0.7v時(shí)，源區(qū)域被充電至4.3v。

由此，在存儲(chǔ)器電容47中，從整流元件51向存儲(chǔ)器柵極g1被施加5v的破壞字電壓，此時(shí)，由于位線為0v所以進(jìn)行導(dǎo)通動(dòng)作，溝道電位也是0v。其結(jié)果，在存儲(chǔ)器47中，存儲(chǔ)器柵極g1和溝道及擴(kuò)散區(qū)域之間產(chǎn)生根據(jù)破壞位電壓和破壞字電壓的較大電壓差。這樣，在寫入數(shù)據(jù)的反熔絲存儲(chǔ)器50中，在存儲(chǔ)器電容47中，存儲(chǔ)器柵極g1下部的存儲(chǔ)器柵絕緣膜48被絕緣破壞，在存儲(chǔ)器柵極g1和擴(kuò)散區(qū)域以低阻抗處于導(dǎo)通狀態(tài)，在存儲(chǔ)器電容47可處于數(shù)據(jù)被寫入的狀態(tài)。

另外，與上述的“(5-2)數(shù)據(jù)的寫入動(dòng)作”相同地，在位線bl上可被施加3v的非破壞位電壓并在字線wl上可被施加0v的非破壞字電壓的、不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器50中，在例如存儲(chǔ)器電容47的存儲(chǔ)器柵絕緣膜48已被絕緣破壞時(shí)，位線bl的3v的非破壞位電壓通過存儲(chǔ)器47的存儲(chǔ)器柵極g1可被施加到整流元件51的源區(qū)域。但是，此時(shí)整流元件51進(jìn)行截止動(dòng)作，因此在反熔絲存儲(chǔ)器50中，能夠防止位線bl的3v的非破壞位電壓被施加到字線wl上，由此字線wl的電位不會(huì)發(fā)生變化。

順便說明一下，在從字線wl可被施加5v的破壞字電壓并從位線bl可被施加3v的非破壞位電壓的、不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器50中，由于在存儲(chǔ)器47中存儲(chǔ)器柵極g1和擴(kuò)散區(qū)域之間的電壓差變小，所以即使假設(shè)在存儲(chǔ)器電容47中存儲(chǔ)器柵絕緣膜48沒有被絕緣破壞，該存儲(chǔ)器柵絕緣膜48也不會(huì)被絕緣破壞，照樣維持絕緣狀態(tài)，能夠維持?jǐn)?shù)據(jù)不被寫入的狀態(tài)。

另外，即使在以矩陣狀配置有具有這樣結(jié)構(gòu)的反熔絲存儲(chǔ)器的半導(dǎo)體存儲(chǔ)裝置中，也能夠根據(jù)上述的“(1-3)數(shù)據(jù)的讀取動(dòng)作”讀取想要讀取的反熔絲存儲(chǔ)器50的數(shù)據(jù)，因此在此省略對(duì)其說明。

(6-2)作用及效果

在上述結(jié)構(gòu)中，不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器50中也如上所述地，在連接在存儲(chǔ)器電容47的位線bl上被施加高電壓的非破壞位電壓時(shí)，例如即使在存儲(chǔ)器電容47的存儲(chǔ)器柵絕緣膜48被絕緣破壞，但是通過使整流元件51的溝道處于截止?fàn)顟B(tài)(非導(dǎo)通狀態(tài))，由此能夠阻斷從存儲(chǔ)器電容47的存儲(chǔ)器柵極g1向字線wl的非破壞位電壓的施加。

因此，同樣在反熔絲存儲(chǔ)器50中，與第一實(shí)施方式一樣，不需要使用如現(xiàn)有技術(shù)中的控制電路，而設(shè)置晶體管結(jié)構(gòu)的整流元件51，該整流元件51是通過存儲(chǔ)器柵極g1和字線wl的電壓值，使從存儲(chǔ)器柵極g1向字線wl的施加電壓以截止動(dòng)作來被阻斷，因此，不需要用來選擇性地向存儲(chǔ)器電容47施加各電壓的開關(guān)晶體管，或用來使開關(guān)晶體管進(jìn)行導(dǎo)通截止動(dòng)作的開關(guān)控制電路，相應(yīng)地能夠?qū)崿F(xiàn)小型化。

(7)其他實(shí)施方式

(7-1)由以n型mos晶體管構(gòu)成的整流元件和多個(gè)存儲(chǔ)器電容構(gòu)成的反熔絲存儲(chǔ)器

圖10表示以矩陣狀配置有多個(gè)反熔絲存儲(chǔ)器56a、56b、56c、56d的半導(dǎo)體存儲(chǔ)裝置55。在此，各反熔絲存儲(chǔ)器56a、56b、56c、56d均具有相同結(jié)構(gòu)，例如第1行第1列的反熔絲存儲(chǔ)器56a具有下述結(jié)構(gòu)：相對(duì)于由n型mos晶體管構(gòu)成的整流元件46連接有多個(gè)存儲(chǔ)器電容47a、47b、47c。該半導(dǎo)體存儲(chǔ)裝置55中，在各反熔絲存儲(chǔ)器56a、56b、56c、56d中分別存儲(chǔ)1位的數(shù)據(jù)，在各反熔絲存儲(chǔ)器56a、56b、56c、56d種，在多個(gè)存儲(chǔ)器電容47a、47b、47c中存儲(chǔ)相同數(shù)據(jù)。

此時(shí)，在半導(dǎo)體存儲(chǔ)裝置55中，在行方向上并排的反熔絲存儲(chǔ)器56a、56b(56c、56d)中共用字線wl1(wl2)，且在列方向上并排的反熔絲存儲(chǔ)器56a、56c(56b、56d)中共用多個(gè)位線bl11、bl12、bl13(bl21、bl22、bl23)。

實(shí)際上，在反熔絲存儲(chǔ)器56a中，例如在存儲(chǔ)器電容47a、47b、47c的一端的擴(kuò)散區(qū)域分別設(shè)有對(duì)應(yīng)的位線bl11、bl12、bl13。在此，各存儲(chǔ)器電容47a、47b、47c均具有相同的結(jié)構(gòu)，例如存儲(chǔ)器電容47a包括通過位線bl11和存儲(chǔ)器柵極g1的電壓差被絕緣破壞的存儲(chǔ)器柵絕緣膜48。

另外，在該實(shí)施方式的情況下，各存儲(chǔ)器電容47a、47b、47c共用一個(gè)整流元件46，各存儲(chǔ)器柵極g1連接在整流元件46的源區(qū)域。整流元件46中，整流元件柵極g2和漏區(qū)域連接在字線wl，通過存儲(chǔ)器柵極g1和字線wl1的電壓差進(jìn)行截止動(dòng)作，能夠防止從各存儲(chǔ)器電容47a、47b、47c的存儲(chǔ)器柵極g1向源區(qū)域被施加的電壓施加到字線wl1上。

這樣，在反熔絲存儲(chǔ)器56a、56b、56c、56d中，從字線wl1、wl2通過整流元件46向存儲(chǔ)器電容47a、47b、47c的各存儲(chǔ)器柵極g1一律地施加相同電壓，另一方面，通過整流元件46的截止動(dòng)作能夠阻斷從存儲(chǔ)器電容47a、47b、47c的各存儲(chǔ)器柵極g1向字線wl1、wl2的電壓施加。

在此，圖10表示例如僅在第2行第1列的反熔絲存儲(chǔ)器56c的各存儲(chǔ)器電容47a、47b、47c中同時(shí)希爾數(shù)據(jù)、其他反熔絲存儲(chǔ)器56a、56b、56d中不寫入數(shù)據(jù)時(shí)的各部位的電壓值。此時(shí)，在半導(dǎo)體存儲(chǔ)裝置55中，在連接有寫入數(shù)據(jù)的反熔絲存儲(chǔ)器56c(寫入選擇存儲(chǔ)器2w)的位線bl11、bl12、bl13(寫入選擇位線bl1a、bl2a、bl3a)上分別可被施加0v的破壞位電壓，在僅連接有不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器56b、56d(寫入非選擇存儲(chǔ)器2n)的位線bl21、bl22、bl23(寫入非選擇位線bl1b、bl2b、bl3b)上分別可被施加3v的非破壞位電壓。

另外，此時(shí)，在半導(dǎo)體存儲(chǔ)裝置55中，在連接有反熔絲存儲(chǔ)器56c的字線wl2(寫入選擇字線wla)上可被施加5v的破壞字電壓，在僅連接有不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器56a、56b(寫入非選擇存儲(chǔ)器2n)的字線wl1(寫入非選擇字線wlb)上可被施加0v的非破壞字電壓。

由此，在寫入數(shù)據(jù)的反熔絲存儲(chǔ)器56c的各存儲(chǔ)器電容47a、47b、47c中，從整流元件46向各存儲(chǔ)器柵極g1分別被施加破壞字電壓，各存儲(chǔ)器柵極g1和擴(kuò)散區(qū)域之間產(chǎn)生根據(jù)各破壞位電壓和破壞字電壓的較大電壓差。這樣，在寫入數(shù)據(jù)的反熔絲存儲(chǔ)器56c中，在各存儲(chǔ)器電容47a、47b、47c中，各存儲(chǔ)器柵絕緣膜48被絕緣破壞，在存儲(chǔ)器柵極g1和擴(kuò)散區(qū)域以低阻抗處于導(dǎo)通狀態(tài)，在各存儲(chǔ)器電容47a、47b、47c可處于相同數(shù)據(jù)被寫入的狀態(tài)。

另外，連接在3v的非破壞位電壓被施加的位線bl21、bl22、bl23(寫入非選擇位線bl1b、bl2b、bl3b)且數(shù)據(jù)不被寫入的其他反熔絲存儲(chǔ)器56b、56d中，由于在存儲(chǔ)器電容47a、47b、47c中各存儲(chǔ)器柵極g1和擴(kuò)散區(qū)域之間的電壓差變小，所以即使在各存儲(chǔ)器電容47a、47b、47c中各存儲(chǔ)器柵絕緣膜48沒有被絕緣破壞時(shí)，該存儲(chǔ)器柵絕緣膜48也不會(huì)被絕緣破壞，照樣維持絕緣狀態(tài)，能夠維持?jǐn)?shù)據(jù)不被寫入的狀態(tài)。

另外，在不寫入數(shù)據(jù)的反熔絲存儲(chǔ)器56b中，即使存儲(chǔ)器柵絕緣膜48已被絕緣破壞，由于通過整流元件46設(shè)置在各存儲(chǔ)器電容47a、47b、47c的存儲(chǔ)器柵極g1和字線wl1之間而該整流元件46進(jìn)行截止動(dòng)作，由此能夠阻斷從存儲(chǔ)器柵極g1向整流元件46的非破壞位電壓的施加。

順便說明一下，即使在這樣如圖10所示的半導(dǎo)體存儲(chǔ)裝置55中，也能夠進(jìn)行如上所述“(2-2-2)對(duì)多個(gè)存儲(chǔ)器電容，依次寫入相同數(shù)據(jù)的情況”相同的數(shù)據(jù)寫入動(dòng)作，能夠在規(guī)定的反熔絲存儲(chǔ)器56c對(duì)各存儲(chǔ)器電容47a、47b、47c依次寫入相同數(shù)據(jù)。

(7-2)由finfet(finfieldeffecttransistor：鰭式場(chǎng)效應(yīng)晶體管)構(gòu)成的存儲(chǔ)器電容

在上述第一至第六實(shí)施方式中，雖然對(duì)包括由擴(kuò)散區(qū)域或溝道以平面狀排列的平面型晶體管構(gòu)成的存儲(chǔ)器電容4、4a、4b、24a、24b、44a、44b、47、47a、47b、47c的反熔絲存儲(chǔ)器2a、2b、2c、2d、22a、22b、22c、22d、37a、37b、37c、37d、42a、42b、42c、42d、45、50、56a、56b、56c、56d進(jìn)行了說明，但本發(fā)明并不限于此，也可以做成包括由如圖11所示的finfet構(gòu)成的存儲(chǔ)器電容64的反熔絲存儲(chǔ)器61。

此時(shí)，反熔絲存儲(chǔ)器61具有下述結(jié)構(gòu)：元件隔離層s3形成在p型或n型的阱s2上，同樣在該阱s2上立設(shè)有由阱以立方體狀形成的擴(kuò)散區(qū)域形成部m1，該擴(kuò)散區(qū)域形成部m1的前端從元件隔離層s3表面突出。另外，在反熔絲存儲(chǔ)器61中，帶狀的整流元件形成部m2以與擴(kuò)散區(qū)域形成部m1的長(zhǎng)度方向垂直的方式形成在元件隔離層s3的表面上，從該元件隔離層s3表面突出的擴(kuò)散區(qū)域形成部m1的一部分被整流元件形成部m2覆蓋。

在擴(kuò)散區(qū)域形成部m1中，在從整流元件形成部m2露出的區(qū)域形成有存儲(chǔ)器電容64的擴(kuò)散區(qū)域68，在該擴(kuò)散區(qū)域68連接有位線bl。另外，在整流元件形成部m2中在覆蓋擴(kuò)散區(qū)域形成部m1的區(qū)域形成有存儲(chǔ)器柵極g10，在擴(kuò)散區(qū)域形成部m1和該存儲(chǔ)器柵極g10之間形成有存儲(chǔ)器柵絕緣膜69。

另外，在整流元件形成部m2中，覆蓋擴(kuò)散區(qū)域形成部m1的一部分區(qū)域形成有整流元件63的n型半導(dǎo)體區(qū)域67，該n型半導(dǎo)體區(qū)域67與存儲(chǔ)器柵極g10接合。在形成在元件隔離層s3的表面上的整流元件形成部m2的一端側(cè)上，以與n型半導(dǎo)體區(qū)域67接合的方式形成有p型半導(dǎo)體區(qū)域66，配置有構(gòu)成pn接合二極管的整流元件63。而且，在整流元件63的p型半導(dǎo)體區(qū)域66與字線wl連接。

即使在具有這種結(jié)構(gòu)的反熔絲存儲(chǔ)器61中，同樣通過整流元件63從字線wl向存儲(chǔ)器電容64的存儲(chǔ)器柵極g10施加電壓，另一方面，通過存儲(chǔ)器電容64的存儲(chǔ)器柵極g10和字線wl的電壓值，從該存儲(chǔ)器柵極g10向字線wl的電壓施加將在整流元件63中成為反向偏置電壓，通過整流元件63從存儲(chǔ)器柵極g10向字線wl的電壓施加被阻斷。這樣，即使在反熔絲存儲(chǔ)器61中也同樣能夠獲得與上述的實(shí)施方式相同的效果。

(7-3)其他

另外，本發(fā)明并不限定于本實(shí)施方式，在本發(fā)明的主要內(nèi)容的范圍內(nèi)可以進(jìn)行變形實(shí)施，例如可以適當(dāng)組合上述的第一至第六實(shí)施方式所示的反熔絲存儲(chǔ)器2a、2b、2c、2d、22a、22b、22c、22d、37a、37b、37c、37d、42a、42b、42c、42d、45、50、56a、56b、56c、56d和如圖11所示的由finfet構(gòu)成的反熔絲存儲(chǔ)器61。另外，作為其他實(shí)施方式，也可以適當(dāng)組合如圖9a所示的n型晶體管的整流元件46、圖9b所示的p型晶體管的整流元件51、如圖11所示的由finfet構(gòu)成的反熔絲存儲(chǔ)器61等。進(jìn)而，例如在如10所示的反熔絲存儲(chǔ)器56a、56b、56c、56d中，替代n型晶體管的整流元件46，也可以使用由p型晶體管構(gòu)成的整流元件51，進(jìn)而在各存儲(chǔ)器電容中也可是分別設(shè)置整流元件。

附圖說明

1、21、36、41、55：半導(dǎo)體存儲(chǔ)裝置

2a、2b、2c、2d、22a、22b、22c、22d、37a、37b、37c、37d、42a、42b、42c、42d、45、50、56a、56b、56c、56d、61：反熔絲存儲(chǔ)器

3、3a、3b、11a、11b、16a、16b、23、30、46、51、63：整流元件

4、4a、4b、24a、24b、44a、44b、47、47a、47b、47c、64：存儲(chǔ)器電容

g、ga、gb、g1：存儲(chǔ)器柵極

6、6a、6b、48：存儲(chǔ)器柵絕緣膜

s2：阱