本發(fā)明涉及半導(dǎo)體裝置。

背景技術(shù)：

在功率電子領(lǐng)域中使用的半導(dǎo)體裝置中，可以舉出作為金屬、絕緣體、及半導(dǎo)體結(jié)合的場(chǎng)效應(yīng)型晶體管的mosfet(metal-oxidesemiconductorfieldeffecttransistor，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)、igbt(insulatedgatebipolartransistor，絕緣柵雙極晶體管)等，而對(duì)于半導(dǎo)體裝置，根據(jù)向功率電子的應(yīng)用的觀點(diǎn)，要求高可靠性化。

例如，在將mosfet應(yīng)用于逆變器電路等而使感應(yīng)性負(fù)載、電阻性負(fù)載動(dòng)作時(shí)，如果產(chǎn)生分支短路等負(fù)載短路，而對(duì)導(dǎo)通狀態(tài)的mosfet的漏電極施加作為電源電壓的高電壓，則成為在該mosfet中流過(guò)大電流的狀態(tài)。在該狀態(tài)下，在mosfet中引起額定電流的幾倍至幾十倍的漏極電流，如果未具有適合的保護(hù)功能，則導(dǎo)致mosfet元件的破壞。

為了提前防止該問(wèn)題，有在發(fā)生元件破壞之前探測(cè)過(guò)剩的漏極電流(過(guò)電流)并與其對(duì)應(yīng)地輸入向柵電極的截止信號(hào)來(lái)切斷漏極電流的方法。在該情況下，對(duì)于mosfet元件，要求從負(fù)載短路等的發(fā)生至探測(cè)過(guò)電流并向柵電極輸入截止信號(hào)為止的時(shí)間以上，不發(fā)生元件的破壞的魯棒性。即，作為半導(dǎo)體裝置的高可靠性之一，強(qiáng)烈期望短路耐量?jī)?yōu)良。此外，關(guān)于短路耐量，用從產(chǎn)生短路至達(dá)到元件破壞所需的時(shí)間大致定義，短路耐量?jī)?yōu)良是指，直至破壞的時(shí)間長(zhǎng)。

在專利文獻(xiàn)1中，公開(kāi)了提高mosfet的短路耐量的技術(shù)。在專利文獻(xiàn)1的mosfet中，成為源極區(qū)域包括低電阻的區(qū)域(源極接觸區(qū)域、源極伸展區(qū)域)、和高電阻的區(qū)域(源極電阻控制區(qū)域)的結(jié)構(gòu)。根據(jù)該結(jié)構(gòu)，在負(fù)載短路時(shí)在源極電阻控制區(qū)域中流過(guò)的電流所致的電壓下降變大，飽和電流值降低，所以mosfet的短路耐量提高。

專利文獻(xiàn)1：日本特開(kāi)2013-239554號(hào)公報(bào)

技術(shù)實(shí)現(xiàn)要素：

在專利文獻(xiàn)1的mosfet的源極區(qū)域中，成為在低電阻的源極接觸區(qū)域與源極伸展區(qū)域之間，配設(shè)了高電阻的源極電阻控制區(qū)域的結(jié)構(gòu)。能夠通過(guò)調(diào)整源極電阻控制區(qū)域的長(zhǎng)度(源極接觸區(qū)域與源極伸展區(qū)域之間的距離)、雜質(zhì)濃度，調(diào)節(jié)源極電阻控制區(qū)域的電阻值。在專利文獻(xiàn)1中，通過(guò)增大源極電阻控制區(qū)域的長(zhǎng)度、或者減小雜質(zhì)濃度，使源極電阻控制區(qū)域高電阻化，由此，在負(fù)載短路時(shí)在源極電阻控制區(qū)域中產(chǎn)生有意的電壓下降。

但是，如果使源極電阻控制區(qū)域低濃度化，則通過(guò)阱區(qū)域與源極電阻控制區(qū)域之間的pn結(jié)形成的耗盡層在通常動(dòng)作時(shí)的導(dǎo)通狀態(tài)下也擴(kuò)散到源極電阻控制區(qū)域內(nèi)，而可能會(huì)引起過(guò)度的導(dǎo)通電阻的增加。在該情況下，代替飽和電流的降低，元件的導(dǎo)通電阻增大，有時(shí)無(wú)法充分地改善短路耐量和導(dǎo)通電阻的折衷。另外，源極電阻控制區(qū)域的薄層電阻(sheetresistance)值的尺寸依賴性變強(qiáng)，所以還可能會(huì)導(dǎo)致mosfet的導(dǎo)通電阻的偏差增大。

作為該問(wèn)題的解決對(duì)策，考慮增大源極電阻控制區(qū)域的深度(與半導(dǎo)體基板表面垂直的方向的長(zhǎng)度)，但源極電阻控制區(qū)域的深度需要成為阱區(qū)域的深度以下、并且導(dǎo)致半導(dǎo)體裝置制造的吞吐量的降低，所以不優(yōu)選。另外，在提高源極電阻控制區(qū)域的雜質(zhì)濃度的同時(shí)加長(zhǎng)源極電阻控制區(qū)域時(shí)，導(dǎo)致mosfet的單元寬度增加所致的溝道寬度密度的降低，其結(jié)果，導(dǎo)通電阻增加，所以不能說(shuō)是有效的解決對(duì)策。

本發(fā)明是為了解決以上問(wèn)題而完成的，其目的在于提供一種能夠在將導(dǎo)通電阻維持得較低的同時(shí)、增大從溝道區(qū)域至源電極的電壓下降來(lái)提高短路耐量的半導(dǎo)體裝置。

本發(fā)明的半導(dǎo)體裝置具備：半導(dǎo)體基板；第1導(dǎo)電類型的漂移層，形成于所述半導(dǎo)體基板上；第2導(dǎo)電類型的阱區(qū)域，在所述漂移層的表層部選擇性地形成；第1導(dǎo)電類型的源極區(qū)域，形成于所述阱區(qū)域內(nèi)的表層部；作為所述漂移層的部分的jfet區(qū)域，與所述阱區(qū)域鄰接；作為所述阱區(qū)域的部分的溝道區(qū)域，被所述源極區(qū)域和所述jfet區(qū)域夾?。粬烹姌O，在所述漂移層上隔著柵極絕緣膜配設(shè)，跨越所述源極區(qū)域、所述溝道區(qū)域及所述jfet區(qū)域而延伸；源電極，與所述源極區(qū)域連接；以及漏電極，形成于所述半導(dǎo)體基板的背面，所述源極區(qū)域包括：源極接觸區(qū)域，形成于所述阱區(qū)域內(nèi)的表層部，與所述源電極連接；源極伸展區(qū)域，形成于所述阱區(qū)域內(nèi)的表層部，與所述溝道區(qū)域鄰接；以及源極電阻控制區(qū)域，配設(shè)于所述源極伸展區(qū)域與所述源極接觸區(qū)域之間，所述源極電阻控制區(qū)域包括：低濃度源極電阻控制區(qū)域，第1導(dǎo)電類型的雜質(zhì)濃度低于所述源極伸展區(qū)域或者所述源極接觸區(qū)域；以及高濃度源極電阻控制區(qū)域，形成于所述阱區(qū)域與所述低濃度源極電阻控制區(qū)域之間，第1導(dǎo)電類型的雜質(zhì)濃度高于所述低濃度源極電阻控制區(qū)域。

根據(jù)本發(fā)明的半導(dǎo)體裝置，高濃度源極電阻控制區(qū)域抑制在阱區(qū)域與源極電阻控制區(qū)域之間產(chǎn)生的耗盡層的延伸，所以能夠在抑制通常動(dòng)作時(shí)的導(dǎo)通電阻的過(guò)度增加的同時(shí)，改善短路耐量和導(dǎo)通電阻的折衷。

本發(fā)明的目的、特征、方案、以及優(yōu)點(diǎn)通過(guò)以下的詳細(xì)的說(shuō)明和附圖將更加明白。

附圖說(shuō)明

圖1是示出實(shí)施方式1的半導(dǎo)體裝置的結(jié)構(gòu)的縱剖面圖。

圖2是示出實(shí)施方式1的半導(dǎo)體裝置的部件單元的布局的俯視圖。

圖3是示出實(shí)施方式1的半導(dǎo)體裝置的部件單元的布局的變形例的俯視圖。

圖4是示出實(shí)施方式1的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖5是示出實(shí)施方式1的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖6是示出實(shí)施方式1的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖7是示出實(shí)施方式1的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖8是示出實(shí)施方式1的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖9是示出實(shí)施方式1的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖10是示出實(shí)施方式1的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖11是示出實(shí)施方式1的半導(dǎo)體裝置的源極電阻控制區(qū)域以及阱區(qū)域中的雜質(zhì)濃度分布的數(shù)值計(jì)算結(jié)果的曲線圖。

圖12是示出圖11所示的元件a的源極電阻控制區(qū)域以及阱區(qū)域中的|nd-na|分布的數(shù)值計(jì)算結(jié)果的曲線圖。

圖13是示出圖11所示的元件b的源極電阻控制區(qū)域以及阱區(qū)域中的|nd-na|分布的數(shù)值計(jì)算結(jié)果的曲線圖。

圖14是示出圖11所示的元件a的源極區(qū)域周邊的雜質(zhì)濃度分布的數(shù)值計(jì)算結(jié)果的圖。

圖15是示出圖11所示的元件b的源極區(qū)域周邊的雜質(zhì)濃度分布的數(shù)值計(jì)算結(jié)果的圖。

圖16是示出實(shí)施方式1的半導(dǎo)體裝置中的源極電阻控制區(qū)域的長(zhǎng)度與導(dǎo)通電阻的關(guān)系的曲線圖。

圖17是示出實(shí)施方式1的半導(dǎo)體裝置中的導(dǎo)通電阻與短路耐量的關(guān)系的曲線圖。

圖18是示出實(shí)施方式2的半導(dǎo)體裝置的結(jié)構(gòu)的縱剖面圖。

圖19是用于說(shuō)明實(shí)施方式2的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖20是示出實(shí)施方式2的半導(dǎo)體裝置的變形例的縱剖面圖。

圖21是用于說(shuō)明圖20的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖22是示出實(shí)施方式2的半導(dǎo)體裝置的變形例的縱剖面圖。

圖23是用于說(shuō)明圖22的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖24是示出實(shí)施方式3的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖25是示出實(shí)施方式3的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖26是示出實(shí)施方式3的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖27是示出實(shí)施方式3的半導(dǎo)體裝置的制造方法的變形例的縱剖面圖。

圖28是示出實(shí)施方式3的半導(dǎo)體裝置的結(jié)構(gòu)的縱剖面圖。

圖29是示出實(shí)施方式3的半導(dǎo)體裝置的變形例的縱剖面圖。

圖30是示出實(shí)施方式3的半導(dǎo)體裝置的變形例的縱剖面圖。

圖31是用于說(shuō)明圖30的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖32是示出實(shí)施方式4的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖33是示出實(shí)施方式4的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖34是示出實(shí)施方式4的半導(dǎo)體裝置的結(jié)構(gòu)的縱剖面圖。

圖35是示出實(shí)施方式5的半導(dǎo)體裝置的結(jié)構(gòu)的縱剖面圖。

圖36是示出實(shí)施方式5的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖37是示出實(shí)施方式5的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖38是示出實(shí)施方式6的半導(dǎo)體裝置的制造方法的縱剖面圖。

圖39是示出實(shí)施方式6的半導(dǎo)體裝置的結(jié)構(gòu)的縱剖面圖。

圖40是示出實(shí)施方式6的半導(dǎo)體裝置的結(jié)構(gòu)的縱剖面圖。

(附圖標(biāo)記說(shuō)明)

1a、1b：半導(dǎo)體基板；1b：半導(dǎo)體基板；2：漂移層；10：部件單元；11：jfet區(qū)域；12：源極區(qū)域；12a：源極接觸區(qū)域；12b：源極伸展區(qū)域；15：源極電阻控制區(qū)域；15a：低濃度源極電阻控制區(qū)域；15b：高濃度源極電阻控制區(qū)域；20：阱區(qū)域；25：阱接觸區(qū)域；30：柵極絕緣膜；32：層間絕緣膜；35：柵電極；40、42：歐姆電極；41：源電極；43：漏電極；51：肖特基二極管形成區(qū)域；52：肖特基電極；100a、100b、100c：注入掩模100c。

具體實(shí)施方式

在以下的實(shí)施方式中，作為雜質(zhì)的導(dǎo)電類型的定義，將“第1導(dǎo)電類型”設(shè)為n型，將“第2導(dǎo)電類型”設(shè)為p型，但該定義也可以是相反的。即，也可以將“第1導(dǎo)電類型”設(shè)為p型，將“第2導(dǎo)電類型”設(shè)為n型。

另外，在本說(shuō)明書(shū)中，將各個(gè)半導(dǎo)體元件按照狹義的含義稱為“半導(dǎo)體裝置”，但例如在引線框架上，搭載半導(dǎo)體元件的芯片、與該半導(dǎo)體元件逆并聯(lián)地連接的續(xù)流二極管以及對(duì)該半導(dǎo)體元件的柵電極施加電壓的控制電路，并一體地密封而成的半導(dǎo)體模塊(例如逆變器模塊等功率模塊)也在廣義的含義上包含于“半導(dǎo)體裝置”中。

<實(shí)施方式1>

圖1是示意地示出實(shí)施方式1的半導(dǎo)體裝置(mosfet)的結(jié)構(gòu)的縱剖面圖，示出了mosfet的部件單元的右側(cè)一半的構(gòu)造。在半導(dǎo)體裝置的有源區(qū)域中形成多個(gè)部件單元。即，圖1示出了半導(dǎo)體裝置的有源區(qū)域的任意的位置的剖面，沒(méi)有包括在有源區(qū)域的外側(cè)設(shè)置的終端區(qū)域。

如圖1所示，實(shí)施方式1的mosfet是使用包括第1導(dǎo)電類型的半導(dǎo)體基板1a、和在其表面上進(jìn)行了外延生長(zhǎng)的第1導(dǎo)電類型的漂移層2(碳化硅半導(dǎo)體層)的外延基板而形成的。作為半導(dǎo)體基板以及外延生長(zhǎng)層的材料，除了碳化硅以外，也可以使用硅、帶隙比硅大的寬帶隙半導(dǎo)體。作為寬帶隙半導(dǎo)體，除了碳化硅，還有例如氮化鎵、氮化鋁、金剛石等。

在漂移層2的表層部，選擇性地形成了第2導(dǎo)電類型的阱區(qū)域20。將漂移層2的表層部的與阱區(qū)域20鄰接的部分11稱為“jfet區(qū)域”。

在阱區(qū)域20的表層部，選擇性地形成了第1導(dǎo)電類型的源極區(qū)域12。阱區(qū)域20中的源極區(qū)域12與jfet區(qū)域11之間的部分是在mosfet導(dǎo)通時(shí)形成溝道的區(qū)域，被稱為“溝道區(qū)域”。

如圖1所示，源極區(qū)域12都包括第1導(dǎo)電類型的源極接觸區(qū)域12a、源極伸展區(qū)域12b以及源極電阻控制區(qū)域15。源極接觸區(qū)域12a經(jīng)由與該源極接觸區(qū)域12a歐姆連接的歐姆電極40，連接到源電極41。源極電阻控制區(qū)域15被形成為包圍源極接觸區(qū)域12a的外側(cè)。源極伸展區(qū)域12b被形成為包圍源極電阻控制區(qū)域15的外側(cè)。源極伸展區(qū)域12b是源極區(qū)域12的最外周部，與溝道區(qū)域鄰接。

源極電阻控制區(qū)域15包括雜質(zhì)濃度相互不同的低濃度源極電阻控制區(qū)域15a和高濃度源極電阻控制區(qū)域15b。高濃度源極電阻控制區(qū)域15b配設(shè)于低濃度源極電阻控制區(qū)域15a與阱區(qū)域20之間的部分、即源極電阻控制區(qū)域15中的與阱區(qū)域20的邊界部分。低濃度源極電阻控制區(qū)域15a的雜質(zhì)濃度被設(shè)定為比源極接觸區(qū)域12a以及源極伸展區(qū)域12b的雜質(zhì)濃度低。高濃度源極電阻控制區(qū)域15b的雜質(zhì)濃度被設(shè)定為比低濃度源極電阻控制區(qū)域15a的雜質(zhì)濃度高、并且、比源極接觸區(qū)域12a或者源極伸展區(qū)域12b的雜質(zhì)濃度低或者與其等同。

低濃度源極電阻控制區(qū)域15a以及高濃度源極電阻控制區(qū)域15b中的第1導(dǎo)電類型的雜質(zhì)濃度分布優(yōu)選在從源極伸展區(qū)域12b向源極接觸區(qū)域12a的方向上均勻。在該情況下，針對(duì)在源極電阻控制區(qū)域15中實(shí)現(xiàn)的源極電阻的設(shè)計(jì)值的控制性增加，制造上的魯棒性提高。

源極接觸區(qū)域12a的雜質(zhì)濃度和源極伸展區(qū)域12b的雜質(zhì)濃度是相同的程度即可。如后所述，源極接觸區(qū)域12a和源極伸展區(qū)域12b能夠同時(shí)形成，在該情況下，兩者具有相同的雜質(zhì)濃度分布。

在源極接觸區(qū)域12a的內(nèi)側(cè)，形成了第2導(dǎo)電類型的阱接觸區(qū)域25。阱接觸區(qū)域25的深度(與半導(dǎo)體基板1a表面垂直的方向的長(zhǎng)度)大于源極接觸區(qū)域12a的深度。即，阱接觸區(qū)域25被形成為貫通源極接觸區(qū)域12a到達(dá)阱區(qū)域20。另外，阱接觸區(qū)域25經(jīng)由歐姆電極40與源電極41連接。因此，源電極41不僅與源極接觸區(qū)域12a電連接，而且與阱區(qū)域20也電連接。

在漂移層2的表面上，形成了柵極絕緣膜30，在柵極絕緣膜30之上，形成了柵電極35。柵電極35以跨越源極伸展區(qū)域12b、阱區(qū)域20(溝道區(qū)域)以及jfet區(qū)域11的方式延伸。在構(gòu)成源極區(qū)域12的源極接觸區(qū)域12a、源極伸展區(qū)域12b以及源極電阻控制區(qū)域15中，僅源極伸展區(qū)域12b與柵極絕緣膜30以及柵電極35一起形成了mos構(gòu)造。

在柵電極35之上，形成了層間絕緣膜32。源電極41形成于層間絕緣膜32上。在層間絕緣膜32以及柵極絕緣膜30中，形成了用于使源電極41連接到源極接觸區(qū)域12a以及阱接觸區(qū)域25的接觸孔，在該接觸孔的底部，形成了歐姆電極40。

在半導(dǎo)體基板1a的背面?zhèn)?，隔著與半導(dǎo)體基板1a歐姆連接的歐姆電極42，形成了漏電極43。

圖2是示意地示出mosfet的部件單元10的最表面部的平面構(gòu)造的圖。如圖2那樣，在阱區(qū)域20的中心部，形成了阱接觸區(qū)域25。另外，在阱接觸區(qū)域25的外側(cè)，形成了源極接觸區(qū)域12a，在源極接觸區(qū)域12a的外側(cè)，形成了源極電阻控制區(qū)域15，在低濃度源極電阻控制區(qū)域15a的外側(cè)，形成了源極伸展區(qū)域12b。另外，源極伸展區(qū)域12b的外側(cè)的阱區(qū)域20的部分是溝道區(qū)域。雖然在圖2中未示出，源極電阻控制區(qū)域15包括低濃度源極電阻控制區(qū)域15a以及高濃度源極電阻控制區(qū)域15b。

在圖2中，示出了歐姆電極40的形成區(qū)域(接觸孔的形成區(qū)域)。歐姆電極40僅與構(gòu)成源極區(qū)域12的源極接觸區(qū)域12a、源極電阻控制區(qū)域15以及源極伸展區(qū)域12b中的源極接觸區(qū)域12a接觸。因此，源極接觸區(qū)域12a、源極電阻控制區(qū)域15以及源極伸展區(qū)域12b在歐姆電極40與溝道區(qū)域之間串聯(lián)連接。此外，關(guān)于源極接觸區(qū)域12a，雜質(zhì)濃度高，在與歐姆電極40之間實(shí)現(xiàn)了接觸電阻低的歐姆接觸。

在mosfet的導(dǎo)通動(dòng)作時(shí)或者負(fù)載短路時(shí)，從漏電極43流入到漂移層2的漏極電流(導(dǎo)通電流)通過(guò)在jfet區(qū)域11以及阱區(qū)域20的表面部(溝道區(qū)域)形成的溝道區(qū)域，通過(guò)源極伸展區(qū)域12b、源極電阻控制區(qū)域15以及源極接觸區(qū)域12a，從歐姆電極40流入到源電極41。

此外，在圖2中，示出了具有四邊形的平面構(gòu)造的部件單元10，但部件單元10的形狀可以是任意的，也可以是例如六邊形、八邊形、圓形等。另外，mosfet也可以不是包括多個(gè)部件單元10的單元構(gòu)造，也可以是圖3所示那樣的梳形的構(gòu)造。一般，梳形構(gòu)造易于形成，但相比于單元構(gòu)造，溝道寬度密度更低，所以元件的導(dǎo)通電阻比較高。

接下來(lái)，說(shuō)明實(shí)施方式1的半導(dǎo)體裝置(mosfet)的制造方法。圖4～圖9是用于說(shuō)明該制造方法的工序圖，示出了圖1所示的區(qū)域、即形成部件單元10的右側(cè)一半的區(qū)域的縱剖面。

首先，準(zhǔn)備含有第1導(dǎo)電類型的碳化硅的半導(dǎo)體基板1a。如上所述，對(duì)于半導(dǎo)體基板1a，除了硅以外，也可以使用帶隙比硅大的寬帶隙半導(dǎo)體。作為寬帶隙半導(dǎo)體，除了碳化硅以外，例如還有氮化鎵、氮化鋁、金剛石等。半導(dǎo)體基板1a的面方位可以是任意的，例如，可以是其表面垂直方向相對(duì)c軸方向傾斜8°以下、或者也可以不傾斜。半導(dǎo)體基板1a的厚度也可以是任意的，例如可以是350μm程度，也可以是100μm程度。

接下來(lái)，在半導(dǎo)體基板1a上，通過(guò)外延結(jié)晶生長(zhǎng)，形成第1導(dǎo)電類型的漂移層2。設(shè)漂移層2的第1導(dǎo)電類型的雜質(zhì)濃度為1×10¹³cm^-3～1×10¹⁸cm^-3程度，其厚度為3μm～200μm。

漂移層2的雜質(zhì)濃度分布優(yōu)選是在厚度方向上恒定，但也可以不是恒定的，也可以有意圖地在例如表面附近提高雜質(zhì)濃度，也可以相反地降低。在提高了漂移層2的表面附近的雜質(zhì)濃度的情況下，除了得到降低后面形成的jfet區(qū)域11的電阻的效果、溝道遷移率提高的效果以外，能夠?qū)⒃拈撝惦妷涸O(shè)定得較低。另外，在將其降低的情況下，在對(duì)元件施加了逆偏置時(shí)在柵極絕緣膜30中產(chǎn)生的電場(chǎng)降低，除了元件的可靠性提高以外，能夠?qū)⒃拈撝惦妷涸O(shè)定得較高。

之后，如圖4那樣，形成通過(guò)照相制版處理加工的注入掩模100a(例如抗蝕劑、硅氧化膜)，通過(guò)使用它的選擇性的離子注入，形成第2導(dǎo)電類型的阱區(qū)域20。在離子注入時(shí)，半導(dǎo)體基板1a優(yōu)選在100℃～800℃下加熱，但也可以不加熱。另外，關(guān)于離子注入的雜質(zhì)(摻雜劑)，作為第1導(dǎo)電類型的雜質(zhì)，優(yōu)選為氮、磷，作為第2導(dǎo)電類型的雜質(zhì)，優(yōu)選為鋁、硼。

關(guān)于阱區(qū)域20的底部的深度，需要設(shè)定為不超過(guò)漂移層2的底部，設(shè)為例如0.2μm～2.0μm程度。另外，阱區(qū)域20的最大雜質(zhì)濃度超過(guò)漂移層2的表面附近的雜質(zhì)濃度，設(shè)定為例如1×10¹⁵cm^-3～1×10¹⁹cm^-3的范圍內(nèi)。但是，僅限于漂移層2的最表面附近，為了提高溝道區(qū)域的導(dǎo)電性，也可以使阱區(qū)域20的第2導(dǎo)電類型的雜質(zhì)濃度低于漂移層2的第1導(dǎo)電類型的雜質(zhì)濃度。

接下來(lái)，如圖5那樣，通過(guò)使用了通過(guò)照相制版處理加工的注入掩模100b(抗蝕劑或者硅氧化膜)的選擇性的離子注入，形成第1導(dǎo)電類型的源極接觸區(qū)域12a以及源極伸展區(qū)域12b。

由于注入掩模100b在源極接觸區(qū)域12a的形成區(qū)域和源極伸展區(qū)域12b的形成區(qū)域中分別具有單獨(dú)的開(kāi)口，源極接觸區(qū)域12a和源極伸展區(qū)域12b分開(kāi)地形成。通過(guò)注入掩模100b中的、源極接觸區(qū)域12a的形成區(qū)域的開(kāi)口與源極伸展區(qū)域12b的形成區(qū)域的開(kāi)口之間的距離，規(guī)定此后形成的源極電阻控制區(qū)域15的長(zhǎng)度ln0。ln0是例如0.1μm～10μm，但為了不使部件單元10的單元間距過(guò)分地變大而抑制溝道寬度密度的降低，0.1μm～3μm的范圍是有效的。

將源極接觸區(qū)域12a以及源極伸展區(qū)域12b的底部的深度設(shè)定為不超過(guò)阱區(qū)域20的底部。另外，源極接觸區(qū)域12a以及源極伸展區(qū)域12b的雜質(zhì)濃度在它們的各區(qū)域內(nèi)超過(guò)阱區(qū)域20的雜質(zhì)濃度，例如其最大雜質(zhì)濃度被設(shè)定為1×10¹⁸cm^-3～1×10²¹cm^-3程度。

如果這樣同時(shí)形成源極接觸區(qū)域12a和源極伸展區(qū)域12b，則不僅易于形成，而且還能夠有助于通過(guò)削減工序數(shù)來(lái)降低制造成本。

接下來(lái)，如圖6那樣，通過(guò)使用了通過(guò)照相制版處理加工的注入掩模100c(例如抗蝕劑)的選擇性的離子注入，形成第1導(dǎo)電類型的源極電阻控制區(qū)域15(低濃度源極電阻控制區(qū)域15a以及高濃度源極電阻控制區(qū)域15b)。

在圖6中，與源極接觸區(qū)域12a以及源極伸展區(qū)域12b重疊形成了源極電阻控制區(qū)域15，但它們都是相同的導(dǎo)電類型(第1導(dǎo)電類型)的區(qū)域，所以在圖7以后的工序圖中，源極電阻控制區(qū)域15僅圖示在源極伸展區(qū)域12b與源極接觸區(qū)域12a之間。另外，源極電阻控制區(qū)域15的長(zhǎng)度被定義為源極接觸區(qū)域12a和源極伸展區(qū)域12b的分開(kāi)距離。

低濃度源極電阻控制區(qū)域15a形成為相比于源極接觸區(qū)域12a或者源極伸展區(qū)域12b，雜質(zhì)濃度優(yōu)選低1個(gè)數(shù)量級(jí)以上。高濃度源極電阻控制區(qū)域15b形成為相比于低濃度源極電阻控制區(qū)域15a，雜質(zhì)濃度優(yōu)選高1個(gè)數(shù)量級(jí)以上。

低濃度源極電阻控制區(qū)域15a以及高濃度源極電阻控制區(qū)域15b的厚度(漂移層2的深度方向的長(zhǎng)度)分別是0.1μm～3.0μm程度即可。另外，源極電阻控制區(qū)域15的長(zhǎng)度是0.1μm～5μm程度即可。

在高濃度源極電阻控制區(qū)域15b的厚度是和高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)中的耗盡層的厚度相同的程度、或者比其小的情況下，得到如下效果。在通常動(dòng)作時(shí)的導(dǎo)通狀態(tài)(以下稱為“通常的導(dǎo)通狀態(tài)”)時(shí)，限制耗盡層擴(kuò)展到低濃度源極電阻控制區(qū)域15a內(nèi)，mosfet的導(dǎo)通電阻的增加被抑制。另外，在負(fù)載短路時(shí)，通過(guò)在低濃度源極電阻控制區(qū)域15a中產(chǎn)生的電壓下降，降低飽和電流，所以mosfet的短路耐量提高。其結(jié)果，改善短路耐量和導(dǎo)通電阻的折衷。

另一方面，在高濃度源極電阻控制區(qū)域15b的厚度大于高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)中的耗盡層的厚度的情況(高濃度源極電阻控制區(qū)域15b未完全耗盡化的情況)下，得到如下效果。在負(fù)載短路時(shí)，通過(guò)在源極電阻控制區(qū)域15中產(chǎn)生的電壓下降，對(duì)源極電阻控制區(qū)域15與阱區(qū)域20之間施加逆偏置，耗盡層擴(kuò)大。通過(guò)該耗盡層的擴(kuò)展，電流的路徑變得狹窄，得到源極電阻控制區(qū)域15的電阻進(jìn)一步變大的效果、即電阻調(diào)制效果。

在高濃度源極電阻控制區(qū)域15b與雜質(zhì)濃度比該高濃度源極電阻控制區(qū)域15b高某種程度的阱區(qū)域20相接的情況下，高濃度源極電阻控制區(qū)域15b的雜質(zhì)濃度越高，源極電阻控制區(qū)域15中的電阻調(diào)制效果越大。因此，在高濃度源極電阻控制區(qū)域15b未完全耗盡化的條件下，通過(guò)提高高濃度源極電阻控制區(qū)域15b的雜質(zhì)濃度，能夠增大源極電阻控制區(qū)域15中的電阻調(diào)制效果。此外，在形成電阻調(diào)制效果大的源極電阻控制區(qū)域15的情況下，高濃度源極電阻控制區(qū)域15b的厚度優(yōu)選以在通常的導(dǎo)通狀態(tài)下未完全地耗盡化的范圍盡可能小。

另外，低濃度源極電阻控制區(qū)域15a的導(dǎo)電類型也可以通過(guò)在阱區(qū)域20中離子注入的雜質(zhì)成為第2導(dǎo)電類型。

在負(fù)載短路時(shí)，為了使在源極電阻控制區(qū)域15與阱區(qū)域20之間產(chǎn)生的耗盡層更有效地?cái)U(kuò)大到源極電阻控制區(qū)域15內(nèi)，優(yōu)選的是源極電阻控制區(qū)域15與阱區(qū)域20的雜質(zhì)濃度高的部分相接。在形成具有相同的厚度且呈現(xiàn)相同的電阻值的源極電阻控制區(qū)域15的情況下，通過(guò)與高濃度的阱區(qū)域20相接，能夠使高濃度源極電阻控制區(qū)域15b成為更高的濃度。其結(jié)果，能夠得到負(fù)載短路時(shí)的電阻調(diào)制效果大的源極電阻控制區(qū)域15。例如，在阱區(qū)域20的雜質(zhì)濃度分布在深度方向上具有退減分布圖(retro-gradeprofile)的情況下，通過(guò)高濃度源極電阻控制區(qū)域15b和阱區(qū)域20在更深的位置相接，得到負(fù)載短路時(shí)的電阻調(diào)制效果大的源極電阻控制區(qū)域15。

此外，低濃度源極電阻控制區(qū)域15a以及高濃度源極電阻控制區(qū)域15b既可以通過(guò)1階段的離子注入一次性形成，也可以通過(guò)多階段注入形成。另外，低濃度源極電阻控制區(qū)域15a以及高濃度源極電阻控制區(qū)域15b的深度方向的雜質(zhì)濃度分布既可以成為退減分布圖，也可以成為2階段以上的階梯狀的分布圖。

關(guān)于形成高濃度源極電阻控制區(qū)域15b的深度，在圖6中，示出了使高濃度源極電阻控制區(qū)域15b的下端比源極接觸區(qū)域12a或者源極伸展區(qū)域12b的深度更淺的例子。但是，也可以是源極接觸區(qū)域12a或者源極伸展區(qū)域12b的下端位于高濃度源極電阻控制區(qū)域15b的上端與下端之間。另外，也可以是高濃度源極電阻控制區(qū)域15b的上端在比源極接觸區(qū)域12a或者源極伸展區(qū)域12b的下端更深的位置。

在本申請(qǐng)發(fā)明中，通過(guò)在源極區(qū)域12內(nèi)插入第1導(dǎo)電類型的雜質(zhì)濃度低的低濃度源極電阻控制區(qū)域15a，有意圖地使源極區(qū)域12的電阻以被控制的形式增加，特別是得到從mosfet的導(dǎo)通電阻程度到其以上的調(diào)制效果。另一方面，關(guān)于源極接觸區(qū)域12a以及源極伸展區(qū)域12b，為了實(shí)現(xiàn)mosfet的寄生電阻的降低進(jìn)而為了實(shí)現(xiàn)與歐姆電極40的接觸電阻的降低，提高第1導(dǎo)電類型的雜質(zhì)濃度來(lái)降低薄層電阻。

在形成了源極電阻控制區(qū)域15之后，如圖7那樣，通過(guò)使用了通過(guò)照相制版處理加工的注入掩模100d的選擇性的離子注入，形成第2導(dǎo)電類型的阱接觸區(qū)域25。阱接觸區(qū)域25形成為其底部達(dá)到第2導(dǎo)電類型的阱區(qū)域20。另外，關(guān)于阱接觸區(qū)域25，為了得到阱區(qū)域20與源電極41之間的良好的連接，將第2導(dǎo)電類型的雜質(zhì)濃度設(shè)定得比阱區(qū)域20高。優(yōu)選在150℃以上的基板溫度下，執(zhí)行該離子注入。由此，能夠形成薄層電阻低的阱接觸區(qū)域25。

之后，進(jìn)行用于使注入到漂移層2的雜質(zhì)電活性化的熱處理。關(guān)于該熱處理，在氬或者氮等惰性氣體氣氛、或者真空中，在1500℃～2200℃的溫度下，進(jìn)行0.5分鐘～60分鐘的時(shí)間即可。也可以在該熱處理時(shí)，在用含有碳的膜覆蓋了漂移層2的表面的狀態(tài)、或者、用含有碳的膜覆蓋了漂移層2的表面、半導(dǎo)體基板1a的背面、以及半導(dǎo)體基板1a及漂移層2的各端面的狀態(tài)下進(jìn)行。由此，能夠抑制由于在熱處理時(shí)與裝置內(nèi)的殘留水分、殘留氧的反應(yīng)所致的蝕刻而漂移層2的表面皸裂。

接下來(lái)，通過(guò)熱氧化在漂移層2的表面形成硅氧化膜(犧牲氧化膜)，通過(guò)氫氟酸去除該氧化膜，從而去除表面的加工損壞層來(lái)得到清潔的面。然后，通過(guò)cvd(chemicalvapordeposition，化學(xué)氣相沉積)法等，在漂移層2上形成硅氧化膜，針對(duì)該硅氧化膜進(jìn)行構(gòu)圖以在有源區(qū)域7之上形成開(kāi)口，從而在有源區(qū)域7的外側(cè)的區(qū)域形成場(chǎng)氧化膜(未圖示)。場(chǎng)氧化膜的厚度是0.5μm～2μm即可。

接下來(lái)，在漂移層2的表面上形成硅氧化膜的柵極絕緣膜30。作為柵極絕緣膜30的形成方法，例如，可以舉出熱氧化法、沉積法。另外，也可以在通過(guò)熱氧化法、沉積法形成硅氧化膜之后，進(jìn)行氮化氧化氣體(no、n2o等)氣氛、氨氣氛中的熱處理、惰性氣體(氬等)氣氛中的熱處理。

然后，在柵極絕緣膜30上，通過(guò)cvd法，沉積多晶硅、多晶碳化硅，通過(guò)照相制版處理以及蝕刻進(jìn)行構(gòu)圖，從而形成柵電極35。其結(jié)果，得到圖8所示的構(gòu)造。

在柵電極35中使用的多晶硅、多晶碳化硅優(yōu)選為包含磷、硼、鋁等，具有第1導(dǎo)電類型或者第2導(dǎo)電類型的低薄層電阻。在多晶硅、多晶碳化硅中包含的磷、硼、鋁既可以在其成膜過(guò)程中加入，也可以在成膜之后進(jìn)行離子注入來(lái)進(jìn)行活性化熱處理。進(jìn)而，柵電極35的材料也可以是金屬、金屬間化合物或者它們的多層膜。

接下來(lái)，在漂移層2上，通過(guò)cvd法等，形成層間絕緣膜32。然后，通過(guò)例如干蝕刻法，在層間絕緣膜32中形成用于使源電極41連接到源極接觸區(qū)域12a以及阱接觸區(qū)域25的接觸孔(源極接觸孔)。另外，在未圖示的區(qū)域中，在層間絕緣膜32中形成用于使柵極布線連接到柵電極35的接觸孔(柵極接觸孔)。源極接觸孔和柵極接觸孔也可以在相同的蝕刻工序中同時(shí)形成。由此，工藝工序被簡(jiǎn)化，能夠削減制造成本。

接下來(lái)，在源極接觸孔的底部露出的漂移層2的表面，形成歐姆電極40。歐姆電極40實(shí)現(xiàn)與源極接觸區(qū)域12a以及阱接觸區(qū)域25的歐姆接觸。作為漂移層2是碳化硅的情況下的歐姆電極40的形成方法，可以舉出如下方法：在包括源極接觸內(nèi)部的漂移層2的整個(gè)面上形成以ni為主成分的金屬膜，通過(guò)600～1100℃的熱處理使金屬膜與碳化硅反應(yīng)來(lái)形成成為歐姆電極40的硅化物膜，之后通過(guò)使用了硝酸、硫酸或者鹽酸或者它們的與過(guò)氧化氫水的混合液等的濕蝕刻來(lái)去除在層間絕緣膜32上殘留的未反應(yīng)的金屬膜。也可以在去除了在層間絕緣膜32上殘留的金屬膜之后，再次進(jìn)行熱處理。在該情況下，通過(guò)在比先前的熱處理更高的溫度下進(jìn)行，進(jìn)而形成接觸電阻更低的歐姆接觸。

此外，如果在歐姆電極40的形成工序之前形成有柵極接觸孔(未圖示)，則在該柵極接觸孔的底部也形成含有硅化物的歐姆電極。在歐姆電極40的形成工序之前未形成柵極接觸孔的情況下，在形成歐姆電極40之后，進(jìn)行用于在層間絕緣膜32中形成柵極接觸孔的蝕刻。

歐姆電極40既可以是其整體由同一金屬間化合物構(gòu)成，也可以是與第2導(dǎo)電類型區(qū)域連接的部分和與第1導(dǎo)電類型區(qū)域連接的部分分別由適合的不同的金屬間化合物構(gòu)成。對(duì)于降低mosfet的導(dǎo)通電阻來(lái)說(shuō)，歐姆電極40具有相對(duì)第1導(dǎo)電類型的源極接觸區(qū)域12a充分低的歐姆接觸電阻是重要的。另一方面，從阱區(qū)域20的向接地電位的固定、在mosfet中內(nèi)置的體二極管的正向特性改善的觀點(diǎn)來(lái)看，優(yōu)選的是歐姆電極40具有相對(duì)第2導(dǎo)電類型的阱接觸區(qū)域25充分低的歐姆接觸電阻。通過(guò)在歐姆電極40中分開(kāi)制作與第2導(dǎo)電類型區(qū)域連接的部分和與第1導(dǎo)電類型區(qū)域連接的部分，能夠?qū)崿F(xiàn)這兩者。其能夠通過(guò)使用照相制版處理分別進(jìn)行用于形成硅化物膜的金屬膜的構(gòu)圖來(lái)實(shí)現(xiàn)。

另外，在漂移層2上形成歐姆電極40的過(guò)程中，在半導(dǎo)體基板1a的背面，也通過(guò)同樣的方法，形成成為歐姆電極42的硅化物膜。歐姆電極42與半導(dǎo)體基板1a歐姆接觸，在之后形成的漏電極43與半導(dǎo)體基板1a之間實(shí)現(xiàn)良好的連接。

接下來(lái)，通過(guò)濺射法、蒸鍍法形成預(yù)定的金屬膜，對(duì)其進(jìn)行構(gòu)圖，從而在層間絕緣膜32上形成源電極41。與柵電極35連接的未圖示的柵極布線也使用與源電極41相同的金屬膜來(lái)形成。作為上述金屬膜，考慮al、ag、cu、ti、ni、mo、w、ta、它們的氮化物、它們的層疊膜、它們的合金膜等。進(jìn)而，在半導(dǎo)體基板1a的背面的歐姆電極42上，形成ti、ni、ag或者au等的金屬膜來(lái)形成漏電極43，從而完成圖9所示的結(jié)構(gòu)的mosfet。

雖然省略圖示，但也可以將形成的mosfet上方用硅氮化膜、聚酰亞胺等保護(hù)膜覆蓋。在該保護(hù)膜中，設(shè)置用于使外部的控制電路連接到源電極41以及柵極布線的開(kāi)口。即，在保護(hù)膜的開(kāi)口中露出的源電極41的部分、以及在保護(hù)膜的開(kāi)口中露出的柵極布線的部分分別被用作用于外部連接的焊盤。

進(jìn)而，也可以在形成了保護(hù)膜之后，將半導(dǎo)體基板1a從背面?zhèn)饶ハ鞫“寤?00μm程度的厚度。在該情況下，在半導(dǎo)體基板1a的薄板化之后，進(jìn)行磨削面的清潔化，在背面整個(gè)面上形成了以ni為主的金屬膜之后，通過(guò)激光退火等局部加熱法，在半導(dǎo)體基板1a的背面形成硅化物膜，從而形成歐姆電極42。然后，與上述工序同樣地，在歐姆電極42上，形成由ti、ni、ag、au等的金屬膜構(gòu)成的漏電極43。

在本實(shí)施方式中，作為應(yīng)用本發(fā)明的半導(dǎo)體裝置的例子，示出了mosfet，但如圖10所示，還能夠應(yīng)用于代替第1導(dǎo)電類型的半導(dǎo)體基板1a而使用第2導(dǎo)電類型的半導(dǎo)體基板1b的igbt。在igbt中，源極區(qū)域12成為“發(fā)射極區(qū)域”，阱區(qū)域20成為“基區(qū)”，半導(dǎo)體基板1b成為“集電極區(qū)域”。通過(guò)在發(fā)射極區(qū)域(源極區(qū)域12)內(nèi)設(shè)置高電阻的電阻控制區(qū)域(源極電阻控制區(qū)域15)，能夠提高發(fā)射極電阻，所以能夠減小包括發(fā)射極區(qū)域(源極區(qū)域12)、基區(qū)(阱區(qū)域20)以及漂移層2的寄生晶體管中的電流增益，其結(jié)果，得到能夠防止igbt的寄生晶閘管動(dòng)作所致的封閉鎖定這樣的效果。

根據(jù)實(shí)施方式1，在從阱區(qū)域20的溝道區(qū)域到達(dá)歐姆電極40以及源電極41的路徑中，串聯(lián)地插入在與源極接觸區(qū)域12a以及源極伸展區(qū)域12b不同的工序中形成的源極電阻控制區(qū)域15，所以通過(guò)例如使低濃度源極電阻控制區(qū)域15a的雜質(zhì)濃度變化，能夠使有效的源極電阻變化。

對(duì)短路耐量的大小造成影響的漏極飽和電流與對(duì)溝道施加的柵極/源極間電壓的平方成比例，但在如本發(fā)明那樣存在有意的源極電阻的情況下，有效的柵極/源極間電壓減少源極電阻和漏極電流的積的量。因此，如果增大源極電阻，則飽和電流變小，能夠提高短路耐量。

但是，如果使源極電阻過(guò)大，則在通常的導(dǎo)通狀態(tài)下使導(dǎo)通損失增大，并不優(yōu)選。進(jìn)而，在如以往的mosfet那樣，源極區(qū)域中的第1導(dǎo)電類型的雜質(zhì)濃度在橫向上大致均勻的情況下，如果提高源極電阻，則源極區(qū)域和源極焊盤(歐姆電極)的接觸電阻增大，元件的損失進(jìn)一步增大。在本發(fā)明中，與源電極41連接的歐姆電極40僅與低電阻的源極接觸區(qū)域12a接觸，不與高電阻的低濃度源極電阻控制區(qū)域15a接觸。因此，將歐姆電極40和源極區(qū)域12的接觸電阻維持得較低。因此，能夠以在抑制導(dǎo)通電阻的過(guò)大的增大的同時(shí)使飽和電流變小的方式設(shè)計(jì)源極電阻。

但是，在實(shí)施方式1中，源極伸展區(qū)域12b具有與源極接觸區(qū)域12a相同的第1導(dǎo)電類型的雜質(zhì)濃度分布，是低薄層電阻。一般，為了降低與溝道區(qū)域的聯(lián)結(jié)電阻，需要溝道區(qū)域的源極側(cè)的端部在其正上方具有柵極絕緣膜30以及柵電極35，進(jìn)而該端部比柵電極35的端部設(shè)置于內(nèi)側(cè)，來(lái)與柵電極35重疊。

另外，在具有mos構(gòu)造的碳化硅半導(dǎo)體裝置的制作中，無(wú)法應(yīng)用在以往的使用了硅的半導(dǎo)體裝置的制作中廣泛應(yīng)用的、在形成柵電極之后進(jìn)行源極區(qū)域的形成的注入和活性化退火的自匹配的工藝，所以留出針對(duì)在源極區(qū)域和柵電極的各構(gòu)圖時(shí)在照相制版處理中產(chǎn)生的對(duì)準(zhǔn)偏離的充分余量而設(shè)置。

因此，在源極區(qū)域中，關(guān)于與柵電極重疊的區(qū)域，在導(dǎo)通動(dòng)作時(shí)在mos界面中積蓄載流子而成為低電阻，但關(guān)于未與柵電極重疊的區(qū)域，薄層電阻自身對(duì)源極電阻造成影響。因此，如果以降低飽和電流為目的，使源極區(qū)域的整體高薄層電阻化，則未與柵電極重疊的部分的長(zhǎng)度對(duì)飽和電流的大小作出貢獻(xiàn)。源極區(qū)域中的未與柵電極重疊的部分的長(zhǎng)度依賴于與柵電極的對(duì)位精度，所以有在部件單元內(nèi)產(chǎn)生源極電阻的偏差的情況(如果未與柵電極重疊的部分變短，則源極電阻減少，如果未與柵電極重疊的部分變長(zhǎng)，則源極電阻增加)。源極電阻的大小影響對(duì)溝道區(qū)域施加的有效的柵極電壓，所以如果在源極電阻中有偏差，則在部件單元內(nèi)導(dǎo)致飽和電流值的失衡，并不優(yōu)選。

在本實(shí)施方式中，關(guān)于與柵電極35重疊的源極伸展區(qū)域12b，以對(duì)有效的柵極電壓降低的影響少的程度，將薄層電阻設(shè)定得較低。另外，源極電阻控制區(qū)域15未與柵電極35重疊。源極電阻控制區(qū)域15的長(zhǎng)度即源極接觸區(qū)域12a與源極伸展區(qū)域12b的間隔由在一次的照相制版處理中形成的注入掩模100b的寬度(圖5所示的長(zhǎng)度ln0)決定，不依賴于對(duì)位精度。因此，能夠防止產(chǎn)生飽和電流在部件單元10內(nèi)的失衡。

另外，特別是在具有使用了碳化硅的mos構(gòu)造的元件中，已知如果對(duì)注入雜質(zhì)量大的區(qū)域?qū)嵤├鐭嵫趸瑒t引起相比于未注入的區(qū)域，氧化速度增加的增速氧化。在實(shí)施方式1中，薄層電阻小、即注入雜質(zhì)量多的源極伸展區(qū)域12b在柵電極35端部形成mos構(gòu)造，所以在通過(guò)熱氧化形成了柵極絕緣膜30的情況下，能夠增大該部分的氧化膜厚度。其結(jié)果，減弱柵電極35端部處的柵極電場(chǎng)，形成可靠性更高的元件。其也是未使低濃度源極電阻控制區(qū)域15a與柵電極35重疊的理由之一。

根據(jù)實(shí)施方式1的半導(dǎo)體裝置，源極區(qū)域12具有將和與源電極41連接的歐姆電極40接觸的源極接觸區(qū)域12a、與溝道區(qū)域鄰接的源極伸展區(qū)域12b、以及其之間的源極電阻控制區(qū)域15串聯(lián)地連接的構(gòu)造，所以能夠通過(guò)與源極電阻控制區(qū)域15的薄層電阻對(duì)應(yīng)的源極電阻，控制飽和電流。進(jìn)而，通過(guò)在低濃度源極電阻控制區(qū)域15a的下方形成的高濃度源極電阻控制區(qū)域15b，能夠在抑制在通常的導(dǎo)通狀態(tài)時(shí)在與阱區(qū)域20之間產(chǎn)生的耗盡層的延伸的同時(shí)，增大短路時(shí)的電阻調(diào)制效果，能夠進(jìn)一步降低負(fù)載短路時(shí)的飽和電流。

圖11是示出將本實(shí)施方式的碳化硅mosfet的阱區(qū)域20、源極電阻控制區(qū)域15都通過(guò)離子注入法形成的情況下的、阱區(qū)域20以及源極電阻控制區(qū)域15的雜質(zhì)濃度分布的數(shù)值計(jì)算結(jié)果的曲線圖。圖11的曲線圖的橫軸是從漂移層2的表面起的深度。在此，示出了作為第1導(dǎo)電類型雜質(zhì)使用了氮(n)，作為第2導(dǎo)電類型雜質(zhì)使用了鋁(al)的例子。

在圖11中，實(shí)線的曲線圖是注入到阱區(qū)域20的第2導(dǎo)電類型雜質(zhì)(al)的濃度分布。虛線的曲線圖是僅用低濃度源極電阻控制區(qū)域15a構(gòu)成了源極電阻控制區(qū)域15的mosfet(元件a)中的第1導(dǎo)電類型雜質(zhì)(n)的濃度分布。虛線的曲線圖是源極電阻控制區(qū)域15包括低濃度源極電阻控制區(qū)域15a和高濃度源極電阻控制區(qū)域15b的本發(fā)明的mosfet(元件b)中的第1導(dǎo)電類型雜質(zhì)(n)的濃度分布。第1導(dǎo)電類型的雜質(zhì)(n)的濃度比第2導(dǎo)電類型的雜質(zhì)(al)的濃度更高的區(qū)域相當(dāng)于源極電阻控制區(qū)域15。

圖12示出了圖11所示的元件a中的、施主濃度na和受主濃度nd的差分的絕對(duì)值的分布(|nd-na|分布)。另外，圖13示出了圖11所示的元件b中的、施主濃度na和受主濃度nd的差分的絕對(duì)值的分布。可知在元件b中，在源極電阻控制區(qū)域15和阱區(qū)域20的界面處存在與高濃度源極電阻控制區(qū)域15b相當(dāng)?shù)氖┲鳚舛雀叩膮^(qū)域。

圖14是圖11所示的元件a中的、模擬通常的導(dǎo)通狀態(tài)而得到的雜質(zhì)濃度的仿真結(jié)果。白線對(duì)應(yīng)于耗盡層的輪廓?？芍谠中，即使是通常的導(dǎo)通狀態(tài)，耗盡層也較深地侵入到低濃度源極電阻控制區(qū)域15a內(nèi)而電流路徑變得狹窄，導(dǎo)通電阻增加。

圖15是圖11所示的元件b中的、模擬通常的導(dǎo)通狀態(tài)而得到的雜質(zhì)濃度的仿真結(jié)果?？芍谠中，向低濃度源極電阻控制區(qū)域15a內(nèi)的耗盡層的延伸被降低。這樣，高濃度源極電阻控制區(qū)域15b起到抑制通常的導(dǎo)通狀態(tài)下的電流路徑變得狹窄，抑制過(guò)度的導(dǎo)通電阻的增加的效果。

另外，本發(fā)明人實(shí)際試制具有圖11所示的雜質(zhì)濃度分布的元件a以及元件b(碳化硅mosfet)，測(cè)定了源極電阻控制區(qū)域15的長(zhǎng)度和通常的導(dǎo)通狀態(tài)下的導(dǎo)通電阻的關(guān)系。圖16是示出其測(cè)定結(jié)果的曲線圖。在元件a中，即使是通常的導(dǎo)通狀態(tài)，電流路徑也變得狹窄，所以如果加長(zhǎng)源極電阻控制區(qū)域長(zhǎng)度，則導(dǎo)通電阻急劇地增加。相對(duì)于此，能夠確認(rèn)在元件b中，抑制電流路徑變得狹窄，所以緩和導(dǎo)通電阻對(duì)源極電阻控制區(qū)域15的長(zhǎng)度的依賴性。

進(jìn)而，本發(fā)明人測(cè)定了所試制的元件a以及元件b中的導(dǎo)通電阻和短路耐量的關(guān)系。圖17是示出其測(cè)定結(jié)果的曲線圖。如果導(dǎo)通電阻變大，則由于在源極電阻控制區(qū)域15中產(chǎn)生的電壓下降，有效的柵極電壓變小，所以短路大量增加，但在元件a中，即使是通常的導(dǎo)通狀態(tài)，導(dǎo)通電阻也增大，所以短路耐量和導(dǎo)通電阻的折衷未有效地改善。另一方面，能夠確認(rèn)在元件b中，控制通常的導(dǎo)通狀態(tài)下的導(dǎo)通電阻的增加，所以相比于元件a，有效地改善短路耐量和導(dǎo)通電阻的折衷。

<實(shí)施方式2>

圖18是示意地示出實(shí)施方式2的半導(dǎo)體裝置(mosfet)的結(jié)構(gòu)的縱剖面圖。在圖18中，對(duì)具有與圖1所示的要素同樣的功能的要素，附加同一符號(hào)，所以在此省略它們的說(shuō)明。

在實(shí)施方式2的mosfet中，源極區(qū)域12也包括源極接觸區(qū)域12a、源極伸展區(qū)域12b、以及其之間的源極電阻控制區(qū)域15。另外，源極電阻控制區(qū)域15包括低濃度源極電阻控制區(qū)域15a、和高濃度源極電阻控制區(qū)域15b。但是，如圖18所示，源極電阻控制區(qū)域15形成于漂移層2的表面上而不是漂移層2的內(nèi)部。

以下，說(shuō)明實(shí)施方式2的半導(dǎo)體裝置(mosfet)的制造方法。

首先，在半導(dǎo)體基板1a上形成漂移層2，通過(guò)與在實(shí)施方式1中使用圖4以及圖5說(shuō)明的工序同樣的方法，在漂移層2中，形成阱區(qū)域20、源極接觸區(qū)域12a以及源極伸展區(qū)域12b。然后，通過(guò)與使用圖7說(shuō)明的工序同樣的方法，形成阱接觸區(qū)域25。

之后，進(jìn)行用于使注入到漂移層2的雜質(zhì)電活性化的熱處理。關(guān)于該熱處理，在氬或者氮等惰性氣體氣氛、或者真空中，在1500℃～2200℃的溫度下，進(jìn)行0.5分鐘～60分鐘的時(shí)間即可。

接下來(lái)，在漂移層2上，使第1導(dǎo)電類型的碳化硅外延生長(zhǎng)，形成作為高濃度源極電阻控制區(qū)域15b的材料的外延生長(zhǎng)層。該外延生長(zhǎng)層的厚度是0.05μm～0.5μm即可，第1導(dǎo)電類型的雜質(zhì)濃度為例如1×10¹⁷cm^-3～1×10²⁰cm^-3程度。

關(guān)于高濃度源極電阻控制區(qū)域15b的厚度以及雜質(zhì)濃度，可以設(shè)定為通過(guò)由高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)形成的耗盡層，使高濃度源極電阻控制區(qū)域15b的厚度整體耗盡化，也可以設(shè)定為不完全耗盡化。

如果如實(shí)施方式1中所述，使高濃度源極電阻控制區(qū)域15b的厚度(深度方向的長(zhǎng)度)成為與高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)中的耗盡層的深度相同的程度、或者比其更短，則具有限制在通常的導(dǎo)通狀態(tài)下耗盡層擴(kuò)展到低濃度源極電阻控制區(qū)域15a，抑制mosfet的導(dǎo)通電阻增加的效果。

另外，如果使高濃度源極電阻控制區(qū)域15b的厚度大于高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)中的耗盡層的厚度，則能夠形成短路時(shí)的電阻調(diào)制大的源極電阻控制區(qū)域15。在該情況下，也可以不一定在高濃度源極電阻控制區(qū)域15b的上方形成低濃度源極電阻控制區(qū)域15a。

此外，在為了形成負(fù)載短路時(shí)的電阻調(diào)制效果大的源極電阻控制區(qū)域15，提高高濃度源極電阻控制區(qū)域15b的雜質(zhì)濃度的情況下，優(yōu)選的是與高濃度源極電阻控制區(qū)域15b相接的阱區(qū)域20的雜質(zhì)濃度盡可能高。但是，如果半導(dǎo)體基板1a表面的第2導(dǎo)電類型的雜質(zhì)濃度過(guò)高，則對(duì)mosfet的導(dǎo)通電阻、閾值電壓等元件特性造成影響，所以需要適合的濃度設(shè)定。

接下來(lái)，在作為高濃度源極電阻控制區(qū)域15b的材料的外延生長(zhǎng)層上方，使第1導(dǎo)電類型的碳化硅進(jìn)一步外延生長(zhǎng)，形成作為低濃度源極電阻控制區(qū)域15a的材料的外延生長(zhǎng)層。該外延生長(zhǎng)層的厚度是0.05μm～1.0μm程度即可，第1導(dǎo)電類型的雜質(zhì)濃度為例如1×10¹³cm^-3～1×10¹⁸cm^-3程度。

通過(guò)調(diào)整高濃度源極電阻控制區(qū)域15b的雜質(zhì)濃度、厚度，能夠使低濃度源極電阻控制區(qū)域的雜質(zhì)濃度低濃度化至期望的范圍。

然后，通過(guò)使用了通過(guò)照相制版處理加工的抗蝕掩模的蝕刻，對(duì)上述2個(gè)外延生長(zhǎng)層進(jìn)行構(gòu)圖，形成包括低濃度源極電阻控制區(qū)域15a以及高濃度源極電阻控制區(qū)域15b的源極電阻控制區(qū)域15(圖19)。在此，示出了使用雜質(zhì)濃度不同的2個(gè)外延生長(zhǎng)層來(lái)形成源極電阻控制區(qū)域15的例子，但也可以使用3個(gè)以上的外延生長(zhǎng)層來(lái)形成源極電阻控制區(qū)域15。

如圖19所示，源極電阻控制區(qū)域15被配設(shè)成以串聯(lián)地連接于源極接觸區(qū)域12a與源極伸展區(qū)域12b之間的方式，跨越源極接觸區(qū)域12a和源極伸展區(qū)域12b。即，源極電阻控制區(qū)域15與源極接觸區(qū)域12a以及源極伸展區(qū)域12b分別重疊地相接，作為源極區(qū)域12的一部分形成電流路徑。

之后，通過(guò)與實(shí)施方式1同樣的方法，形成柵極絕緣膜30以及柵電極35，進(jìn)而形成層間絕緣膜32、歐姆電極40、42、源電極41以及漏電極43，從而完成圖18所示的mosfet的結(jié)構(gòu)。

在室溫以上的情況下，源極電阻控制區(qū)域15的傳導(dǎo)載流子的遷移率由晶格散射(latticescattering)支配，越是成為高溫，傳導(dǎo)載流子的遷移率越小。如果由于離子注入等工藝的影響而在源極電阻控制區(qū)域15內(nèi)存在晶體缺陷，則以某種程度的能量能級(jí)形成的陷阱捕獲傳導(dǎo)載流子，所以有效的遷移率降低。關(guān)于捕獲的載流子，如果變高至某溫度，則從陷阱熱釋放，所以接近無(wú)陷阱的情況的遷移率。因此，晶體缺陷越少，室溫附近處的遷移率與高溫下的遷移率的差越大。在該情況下，源極電阻控制區(qū)域15成為在室溫下對(duì)導(dǎo)通電阻的影響少、在短路時(shí)的高溫下呈現(xiàn)大的電阻的溫度靈敏度高的電阻。

在本實(shí)施方式中，通過(guò)在源極電阻控制區(qū)域15的材料中使用不存在注入缺陷且缺陷密度低的高品質(zhì)的外延生長(zhǎng)層，能夠得到溫度靈敏度高的源極電阻控制區(qū)域15。

圖20是示出實(shí)施方式2的半導(dǎo)體裝置的變形例的縱剖面圖。在圖20的結(jié)構(gòu)中，使構(gòu)成低濃度源極電阻控制區(qū)域15a的外延生長(zhǎng)層延伸至溝道區(qū)域以及jfet區(qū)域11的上方，該外延生長(zhǎng)層的一部分作為溝道區(qū)域發(fā)揮作用。得到將缺陷密度低的高品質(zhì)的外延生長(zhǎng)層作為溝道區(qū)域的半導(dǎo)體裝置。

該結(jié)構(gòu)能夠通過(guò)各自獨(dú)立地進(jìn)行低濃度源極電阻控制區(qū)域15a的構(gòu)圖和高濃度源極電阻控制區(qū)域15b的構(gòu)圖來(lái)形成。即，在進(jìn)行了高濃度源極電阻控制區(qū)域15b的構(gòu)圖之后，形成作為低濃度源極電阻控制區(qū)域15a的材料的外延生長(zhǎng)層，進(jìn)行低濃度源極電阻控制區(qū)域15a的構(gòu)圖即可。此時(shí)，如圖21那樣，使構(gòu)成低濃度源極電阻控制區(qū)域15a的外延生長(zhǎng)層也殘留在溝道區(qū)域以及jfet區(qū)域11的上方。

圖22是示出實(shí)施方式2的半導(dǎo)體裝置的其他變形例的縱剖面圖。在圖22中，將低濃度源極電阻控制區(qū)域15a以及高濃度源極電阻控制區(qū)域15b中的高濃度源極電阻控制區(qū)域15b形成在漂移層2的表層部，將低濃度源極電阻控制區(qū)域15a形成在阱區(qū)域20的表面之上。

該結(jié)構(gòu)能夠通過(guò)如下方式形成：通過(guò)針對(duì)漂移層2的離子注入形成高濃度源極電阻控制區(qū)域15b，之后對(duì)如圖23那樣在漂移層2的上方形成的外延生長(zhǎng)層進(jìn)行構(gòu)圖來(lái)形成低濃度源極電阻控制區(qū)域15a。在該形成方法中，得到在形成高濃度源極電阻控制區(qū)域15b時(shí)不要求高的對(duì)位精度這樣的優(yōu)點(diǎn)。

此外，在實(shí)施方式2所示的具有由外延生長(zhǎng)層構(gòu)成的源極電阻控制區(qū)域15的mosfet中，也通過(guò)代替第1導(dǎo)電類型的半導(dǎo)體基板1a而使用第2導(dǎo)電類型的半導(dǎo)體基板1b(圖10)，而成為igbt的結(jié)構(gòu)。即，實(shí)施方式2還能夠應(yīng)用于igbt。

<實(shí)施方式3>

在實(shí)施方式3中，將本發(fā)明應(yīng)用于溝槽(trench)型的mosfet。圖24～圖29是示出作為本實(shí)施方式的半導(dǎo)體裝置的溝槽型的碳化硅mosfet的制造方法的工序圖(在圖28以及圖29中示出了完成的mosfet的結(jié)構(gòu))。

以下，說(shuō)明實(shí)施方式3的碳化硅mosfet的制造方法。

首先，在半導(dǎo)體基板1a上形成漂移層2，通過(guò)與在實(shí)施方式1中使用圖4～圖7來(lái)說(shuō)明的工序同樣的方法，在漂移層2中，形成阱區(qū)域20、包括源極接觸區(qū)域12a、源極伸展區(qū)域12b及源極電阻控制區(qū)域15的源極區(qū)域12、以及阱接觸區(qū)域25。在此，阱區(qū)域20以及源極伸展區(qū)域12b也可以在鄰接的部件單元之間連接(即，也可以不形成jfet區(qū)域11)。在該情況下，得到圖24所示的構(gòu)造。

接下來(lái)，通過(guò)選擇性的蝕刻，在部件單元之間的區(qū)域中，形成圖25所示那樣的溝槽110。該溝槽110與阱區(qū)域20以及源極伸展區(qū)域12b相接、并且比阱區(qū)域20的底部更深地形成。在溝槽110的側(cè)壁，源極伸展區(qū)域12b以及阱區(qū)域20在縱向(與漂移層2的表面垂直的方向、即溝槽110的深度方向)上排列而露出。

關(guān)于溝槽110的角部的形狀，為了降低mosfet的動(dòng)作時(shí)的電場(chǎng)集中，優(yōu)選成為錐形形狀或者圓形形狀。另外，溝槽110的側(cè)壁優(yōu)選的是相對(duì)漂移層2的表面接近垂直。

接下來(lái)，在通過(guò)犧牲氧化法、cde(chemicaldryetching，化學(xué)干法刻蝕)等，對(duì)溝槽110的側(cè)壁面進(jìn)行了清潔化之后，通過(guò)與實(shí)施方式1同樣的方法，形成柵極絕緣膜30以及柵電極35。

如圖26所示，柵極絕緣膜30形成于包括溝槽110的內(nèi)部的漂移層2的表面。柵電極35被配設(shè)成至少一部分埋入于溝槽110內(nèi)，隔著柵極絕緣膜30與在溝槽110的側(cè)壁露出的源極伸展區(qū)域12b、阱區(qū)域20以及漂移層2鄰接。即，柵電極35跨越在溝槽110的側(cè)壁露出的源極伸展區(qū)域12b、阱區(qū)域20以及漂移層2而延伸。在該情況下，被阱區(qū)域20的下方的漂移層2和源極伸展區(qū)域12b夾住、并且、與溝槽110鄰接的阱區(qū)域20的部分成為該mosfet的溝道區(qū)域。

在柵電極35的構(gòu)圖時(shí)，如果使柵電極35的橫向的端部位于溝槽110的外側(cè)，則成為如圖26那樣?xùn)烹姌O35的一部分埋入于溝槽110的結(jié)構(gòu)。另一方面，也可以如圖27那樣，使柵電極35僅在溝槽110的內(nèi)部(側(cè)壁部)殘留，將柵電極35的整體埋入到溝槽110內(nèi)。

在形成柵電極35之后，通過(guò)與實(shí)施方式1同樣的步驟，形成層間絕緣膜32、歐姆電極40以及源電極41。由此，得到圖28所示的結(jié)構(gòu)的溝槽型mosfet。此外，在使柵電極35成為圖27所示的形狀的情況下，碳化硅mosfet的結(jié)構(gòu)如圖29所示。

如果如圖28那樣增加?xùn)烹姌O35的寬度，則具有能夠充分地降低柵電極35的電阻值的優(yōu)點(diǎn)，但易于在溝槽110的邊緣部、溝槽110底部的mos構(gòu)造的部分中產(chǎn)生高電場(chǎng)。

另一方面，如果如圖29那樣僅在溝槽110的側(cè)壁形成柵電極35，則能夠避免上述高電場(chǎng)的問(wèn)題，并且能夠通過(guò)自對(duì)準(zhǔn)工藝(上架蝕刻(framedetching))形成柵電極35，所以也能夠?qū)谘谀垟?shù)的削減的成本降低作出貢獻(xiàn)。此外，在圖29中，柵電極35形成為夾著柵極絕緣膜30與源極伸展區(qū)域12b鄰接(在橫向上重疊)，這從防止mosfet的溝道電阻的增大的觀點(diǎn)來(lái)看是重要的。

這樣，本發(fā)明還能夠應(yīng)用于溝槽型的mosfet。在該情況下也是，在從阱區(qū)域20的溝道區(qū)域到達(dá)歐姆電極40以及源電極41的路徑中，串聯(lián)地插入在與源極接觸區(qū)域12a以及源極伸展區(qū)域12b不同的工序中形成的源極電阻控制區(qū)域15，所以能夠通過(guò)使源極電阻控制區(qū)域15的雜質(zhì)濃度變化而使有效的源極電阻變化，能夠得到與實(shí)施方式1同樣的效果。特別地，溝槽型的mosfet是不具有jfet區(qū)域11的構(gòu)造，所以無(wú)法實(shí)現(xiàn)利用jfet效應(yīng)的飽和電流控制，但通過(guò)應(yīng)用本發(fā)明，能夠?qū)崿F(xiàn)基于源極電阻的控制的飽和電流控制。

與實(shí)施方式1同樣地，源極電阻控制區(qū)域15包括低濃度源極電阻控制區(qū)域15a和高濃度源極電阻控制區(qū)域15b。如果如在實(shí)施方式1中的敘述，使高濃度源極電阻控制區(qū)域15b的厚度(深度方向的長(zhǎng)度)成為與高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)中的耗盡層的深度相同的程度、或者比其更短，則具有限制在通常的導(dǎo)通狀態(tài)下耗盡層擴(kuò)展到低濃度源極電阻控制區(qū)域15a，抑制mosfet的導(dǎo)通電阻增加的效果。另一方面，如果使高濃度源極電阻控制區(qū)域15b的厚度大于高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)中的耗盡層的厚度，則能夠形成短路時(shí)的電阻調(diào)制大的源極電阻控制區(qū)域15。

在以上的說(shuō)明中，示出了在溝槽型的mosfet中應(yīng)用實(shí)施方式1所示的結(jié)構(gòu)的源極區(qū)域12的例子，而如圖30那樣，也能夠應(yīng)用實(shí)施方式2所示的結(jié)構(gòu)的源極區(qū)域12。

關(guān)于圖30的結(jié)構(gòu)，通過(guò)與實(shí)施方式2同樣的方法，如圖31所示，使用在漂移層2的表面上生長(zhǎng)的外延生長(zhǎng)層，來(lái)形成構(gòu)成源極電阻控制區(qū)域15的低濃度源極電阻控制區(qū)域15a以及高濃度源極電阻控制區(qū)域15b即可。在該情況下，能夠?qū)崿F(xiàn)具備無(wú)注入缺陷且具有低缺陷密度、溫度靈敏度高的源極電阻控制區(qū)域15的溝槽型mosfet。

<實(shí)施方式4>

在實(shí)施方式4中，與實(shí)施方式3同樣地，將本發(fā)明應(yīng)用于溝槽型的mosfet，但使源極區(qū)域12的結(jié)構(gòu)成為源極接觸區(qū)域12a、源極電阻控制區(qū)域15、源極伸展區(qū)域12b在縱向(與漂移層2的表面垂直的方向)上排列的層疊構(gòu)造。

圖32～圖34是示出作為本實(shí)施方式的半導(dǎo)體裝置的溝槽型的碳化硅mosfet的制造方法的工序圖(在圖34中示出了完成的mosfet的結(jié)構(gòu))。

以下，說(shuō)明實(shí)施方式4的碳化硅mosfet的制造方法。

首先，在半導(dǎo)體基板1a上形成漂移層2之后，在漂移層2中形成第2導(dǎo)電類型的阱區(qū)域20。阱區(qū)域20既可以通過(guò)在漂移層2的上層部將第2導(dǎo)電類型的雜質(zhì)進(jìn)行離子注入來(lái)形成，也可以通過(guò)在漂移層2的上方使第2導(dǎo)電類型的半導(dǎo)體外延生長(zhǎng)來(lái)形成。

然后，通過(guò)將第1導(dǎo)電類型的雜質(zhì)進(jìn)行離子注入，將源極接觸區(qū)域12a、源極電阻控制區(qū)域15、源極伸展區(qū)域12b形成于期望的深度，進(jìn)而，通過(guò)將第2導(dǎo)電類型的雜質(zhì)進(jìn)行離子注入，形成阱接觸區(qū)域25(圖32)。如圖32那樣，源極電阻控制區(qū)域15是包括低濃度源極電阻控制區(qū)域15a以及高濃度源極電阻控制區(qū)域15b的結(jié)構(gòu)，高濃度源極電阻控制區(qū)域15b形成于低濃度源極電阻控制區(qū)域15a與阱區(qū)域20之間。

在本實(shí)施方式中，在源極電阻控制區(qū)域15的上側(cè)，形成源極接觸區(qū)域12a，在源極電阻控制區(qū)域15的下側(cè)，形成源極伸展區(qū)域12b，所以源極電阻控制區(qū)域15在橫向上與阱區(qū)域20相接。因此，源極電阻控制區(qū)域15成為低濃度源極電阻控制區(qū)域15a和高濃度源極電阻控制區(qū)域15b在橫向上排列的結(jié)構(gòu)。即，在本實(shí)施方式中，橫向被定義為源極電阻控制區(qū)域15的深度方向，源極接觸區(qū)域12a與源極伸展區(qū)域12b之間的縱向的距離被定義為源極電阻控制區(qū)域15的長(zhǎng)度。

在形成了阱區(qū)域20、源極區(qū)域12以及阱接觸區(qū)域25之后，通過(guò)與實(shí)施方式3同樣的方法，如圖33那樣形成溝槽110。此時(shí)，溝槽110形成為貫通源極區(qū)域12以及阱區(qū)域20，而到達(dá)阱區(qū)域20的下方的漂移層2。源極區(qū)域12是在縱向上層疊了源極接觸區(qū)域12a、源極電阻控制區(qū)域15以及源極伸展區(qū)域12b的構(gòu)造，所以成為它們?nèi)慷歼_(dá)到溝槽110的側(cè)壁的構(gòu)造。與實(shí)施方式3同樣地，該mosfet的溝道區(qū)域成為被阱區(qū)域20的下方的漂移層2和源極伸展區(qū)域12b夾住、并且與溝槽110鄰接的阱區(qū)域20的部分。

進(jìn)而，通過(guò)與實(shí)施方式3同樣的方法，形成柵極絕緣膜30以及柵電極35。在本實(shí)施方式中，通過(guò)上架蝕刻等形成柵電極35，使柵電極35的整體埋入到溝槽110內(nèi)。另外，柵電極35與構(gòu)成源極區(qū)域12的源極接觸區(qū)域12a、源極電阻控制區(qū)域15以及源極伸展區(qū)域12b中的、源極伸展區(qū)域12b重疊，但不與源極電阻控制區(qū)域15以及源極伸展區(qū)域12b重疊(參照?qǐng)D34)。即，柵電極35以跨越源極伸展區(qū)域12b、阱區(qū)域20以及漂移層2的方式延伸。

通過(guò)柵電極35與源極伸展區(qū)域12b重疊，能夠防止mosfet的溝道電阻的增大。另外，通過(guò)柵電極35不與源極電阻控制區(qū)域15重疊，能夠使利用源極電阻控制區(qū)域15的本發(fā)明的效果不依賴于柵極偏置(gatebias)。

之后，通過(guò)與實(shí)施方式1同樣的步驟，形成層間絕緣膜32、歐姆電極40以及源電極41，由此得到圖34所示的結(jié)構(gòu)的溝槽型mosfet。

根據(jù)實(shí)施方式4的半導(dǎo)體裝置，源極伸展區(qū)域12b、源極電阻控制區(qū)域15以及源極接觸區(qū)域12a在縱向上排列，所以能夠縮小部件單元的橫向的單元間距，能夠通過(guò)高溝道密度化降低元件的導(dǎo)通電阻。

與實(shí)施方式1同樣地，源極電阻控制區(qū)域15包括低濃度源極電阻控制區(qū)域15a和高濃度源極電阻控制區(qū)域15b。如果如在實(shí)施方式1中的敘述，使高濃度源極電阻控制區(qū)域15b的厚度(深度方向的長(zhǎng)度)成為與高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)中的耗盡層的深度相同的程度、或者比其更短，則具有限制在通常的導(dǎo)通狀態(tài)下耗盡層擴(kuò)展到低濃度源極電阻控制區(qū)域15a，抑制mosfet的導(dǎo)通電阻增加的效果。另一方面，如果使高濃度源極電阻控制區(qū)域15b的厚度大于高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)中的耗盡層的厚度，則能夠形成短路時(shí)的電阻調(diào)制大的源極電阻控制區(qū)域15。

在實(shí)施方式3、4所示的溝槽型的mosfet中，也通過(guò)代替第1導(dǎo)電類型的半導(dǎo)體基板1a而使用第2導(dǎo)電類型的半導(dǎo)體基板1b(圖10)，而成為igbt的結(jié)構(gòu)。即，實(shí)施方式3、4還能夠應(yīng)用于igbt。

<實(shí)施方式5>

在實(shí)施方式5中，將本發(fā)明應(yīng)用于使肖特基勢(shì)壘二極管(sbd；以下還稱為“肖特基二極管”)內(nèi)置化的mosfet(sbd內(nèi)置mosfet)。

圖35是示出作為實(shí)施方式5的半導(dǎo)體裝置的sbd內(nèi)置mosfet的結(jié)構(gòu)的縱剖面圖。該半導(dǎo)體裝置具有以使肖特基二極管和與實(shí)施方式1同樣的mosfet夾住阱接觸區(qū)域25而排列的方式配設(shè)的構(gòu)造。即，以阱接觸區(qū)域25為中央，在單側(cè)(圖35中的右側(cè)；還稱為“mosfet側(cè)”)，形成mosfet的源極區(qū)域12，而在其基板水平方向的相反側(cè)(圖35中的左側(cè)；還稱為“sbd側(cè)”)，不形成源極區(qū)域12，以與阱區(qū)域20鄰接的方式，形成n型(第1導(dǎo)電類型)的肖特基二極管形成區(qū)域51。肖特基二極管形成區(qū)域51是與漂移層2相同的導(dǎo)電類型的區(qū)域，配設(shè)于阱區(qū)域20之間，被定義為從漂移層2的表面至與阱區(qū)域20的深度相同的深度的區(qū)域。

在漂移層2的上方，形成了與肖特基二極管形成區(qū)域51連接的肖特基電極52。通過(guò)肖特基電極52和肖特基二極管形成區(qū)域51的碳化硅進(jìn)行肖特基連接，構(gòu)成肖特基勢(shì)壘二極管。另外，肖特基電極52與mosfet的源電極41電連接。

圖36以及圖37是示出作為本實(shí)施方式的半導(dǎo)體裝置的sbd內(nèi)置mosfet的制造方法的工序圖。

以下，說(shuō)明實(shí)施方式5的sbd內(nèi)置mosfet的制造方法。

首先，與實(shí)施方式1同樣地，在半導(dǎo)體基板1a上形成漂移層2之后，在漂移層2的表層部形成第2導(dǎo)電類型的阱區(qū)域20。此時(shí)，在阱區(qū)域20之間，與成為jfet區(qū)域11的n型區(qū)域一起，確保作為肖特基二極管形成區(qū)域51的n型區(qū)域。阱區(qū)域20既可以通過(guò)在漂移層2的上層部將第2導(dǎo)電類型的雜質(zhì)進(jìn)行離子注入來(lái)形成，也可以通過(guò)在漂移層2的上方使第2導(dǎo)電類型的半導(dǎo)體外延生長(zhǎng)來(lái)形成。

然后，通過(guò)將第1導(dǎo)電類型的雜質(zhì)進(jìn)行離子注入，在阱區(qū)域20內(nèi)，形成包括源極接觸區(qū)域12a、源極電阻控制區(qū)域15以及源極伸展區(qū)域12b的源極區(qū)域12，進(jìn)而，通過(guò)將第2導(dǎo)電類型的雜質(zhì)進(jìn)行離子注入，形成阱接觸區(qū)域25(圖36)。如圖36那樣，源極電阻控制區(qū)域15是包括低濃度源極電阻控制區(qū)域15a以及高濃度源極電阻控制區(qū)域15b的結(jié)構(gòu)，高濃度源極電阻控制區(qū)域15b形成于低濃度源極電阻控制區(qū)域15a與阱區(qū)域20之間。源極區(qū)域12形成于阱接觸區(qū)域25的單側(cè)(mosfet側(cè))，未形成于其相反側(cè)(sbd側(cè))。

之后，通過(guò)與實(shí)施方式1同樣的方法，形成柵極絕緣膜30以及柵電極35(圖37)。如圖37那樣，柵電極35形成于阱接觸區(qū)域25的單側(cè)(mosfet側(cè))，未形成于其相反側(cè)(sbd側(cè))。

進(jìn)而，在通過(guò)與實(shí)施方式1同樣的方法，形成層間絕緣膜32、歐姆電極40、42之后，在肖特基二極管形成區(qū)域51上形成肖特基電極52。然后，形成源電極41以及漏電極43。此時(shí)，源電極41形成為與肖特基電極52連接。通過(guò)以上的工序，完成圖35所示的sbd內(nèi)置mosfet的結(jié)構(gòu)。

在實(shí)施方式5中，在sbd內(nèi)置mosfet的源極區(qū)域12中，設(shè)置了源極電阻控制區(qū)域15。根據(jù)該結(jié)構(gòu)，在mosfet中內(nèi)置的體二極管動(dòng)作之前，包括肖特基二極管形成區(qū)域51以及肖特基電極52的肖特基二極管導(dǎo)通，所以能夠抑制晶體缺陷擴(kuò)展所致的mosfet的導(dǎo)通電阻增大、耐壓劣化。另外，通過(guò)肖特基二極管的內(nèi)置化，不需要外部的二極管芯片，能夠?qū)崿F(xiàn)低成本化。進(jìn)而，還能夠享受利用源極電阻控制區(qū)域15的短路耐量改善的優(yōu)點(diǎn)。

另外，與實(shí)施方式1同樣地，源極電阻控制區(qū)域15包括低濃度源極電阻控制區(qū)域15a和高濃度源極電阻控制區(qū)域15b。如果如在實(shí)施方式1中的敘述，使高濃度源極電阻控制區(qū)域15b的厚度(深度方向的長(zhǎng)度)成為與高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)中的耗盡層的深度相同的程度、或者比其更短，則具有限制在通常的導(dǎo)通狀態(tài)下耗盡層擴(kuò)展到低濃度源極電阻控制區(qū)域15a，抑制mosfet的導(dǎo)通電阻增加的效果。另一方面，如果使高濃度源極電阻控制區(qū)域15b的厚度大于高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)中的耗盡層的厚度，則能夠形成短路時(shí)的電阻調(diào)制大的源極電阻控制區(qū)域15。

在此，示出了在實(shí)施方式1的mosfet中內(nèi)置了肖特基二極管的例子，但本實(shí)施方式的肖特基二極管還能夠應(yīng)用于實(shí)施方式2的mosfet。另外，在實(shí)施方式5的sbd內(nèi)置mosfet中，也通過(guò)代替第1導(dǎo)電類型的半導(dǎo)體基板1a而使用第2導(dǎo)電類型的半導(dǎo)體基板1b(圖10)，而成為igbt的結(jié)構(gòu)。即，實(shí)施方式5還能夠應(yīng)用于igbt。

<實(shí)施方式6>

在實(shí)施方式6中，將本發(fā)明應(yīng)用于使肖特基勢(shì)壘二極管內(nèi)置化的溝槽型的mosfet(sbd內(nèi)置溝槽mosfet)。

圖38～圖40是示出作為本實(shí)施方式的半導(dǎo)體裝置的sbd內(nèi)置mosfet的制造方法的工序圖(在圖39以及圖40中示出了完成的sbd內(nèi)置溝槽mosfet的結(jié)構(gòu))。

以下，說(shuō)明實(shí)施方式6的sbd內(nèi)置溝槽mosfet的制造方法。

首先，與實(shí)施方式2同樣地，在半導(dǎo)體基板1a上形成了漂移層2之后，在漂移層2中形成第2導(dǎo)電類型的阱區(qū)域20。此時(shí)，在阱區(qū)域20之間，確保作為肖特基二極管形成區(qū)域51的n型區(qū)域。

接下來(lái)，通過(guò)與在實(shí)施方式1中使用圖4～圖7來(lái)說(shuō)明的工序同樣的方法，在漂移層2中，形成阱區(qū)域20、包括源極接觸區(qū)域12a、源極伸展區(qū)域12b及源極電阻控制區(qū)域15的源極區(qū)域12、以及阱接觸區(qū)域25。源極區(qū)域12形成于阱接觸區(qū)域25的單側(cè)(mosfet側(cè))，未形成于其相反側(cè)(sbd側(cè))。源極電阻控制區(qū)域15是包括低濃度源極電阻控制區(qū)域15a以及高濃度源極電阻控制區(qū)域15b的結(jié)構(gòu)，高濃度源極電阻控制區(qū)域15b形成于低濃度源極電阻控制區(qū)域15a與阱區(qū)域20之間。此外，阱區(qū)域20以及源極伸展區(qū)域12b也可以在鄰接的部件單元之間連接(即，也可以不形成jfet區(qū)域11)。

接下來(lái)，通過(guò)選擇性的蝕刻，在部件單元之間的區(qū)域中，形成圖38所示那樣的溝槽110。該溝槽110與阱區(qū)域20以及源極伸展區(qū)域12b相接、并且比阱區(qū)域20的底部更深地形成。在溝槽110的側(cè)壁，源極伸展區(qū)域12b以及阱區(qū)域20在縱向(與漂移層2的表面垂直的方向、即溝槽110的深度方向)上排列露出。

接下來(lái)，通過(guò)與實(shí)施方式2同樣的方法，形成柵極絕緣膜30、柵電極35、層間絕緣膜32、歐姆電極40、42。柵極絕緣膜30形成于包括溝槽110的內(nèi)部的漂移層2的表面。柵電極35被配設(shè)成至少一部分埋入于溝槽110內(nèi)，隔著柵極絕緣膜30與在溝槽110的側(cè)壁露出的源極伸展區(qū)域12b、阱區(qū)域20以及漂移層2鄰接。

之后，在肖特基二極管形成區(qū)域51上形成肖特基電極52。然后，形成源電極41以及漏電極43。此時(shí)，源電極41形成為與肖特基電極52連接。通過(guò)以上的工序，得到圖39所示的結(jié)構(gòu)的sbd內(nèi)置溝槽型mosfet。圖39的sbd內(nèi)置溝槽型mosfet具有配設(shè)成肖特基二極管和與實(shí)施方式3同樣的溝槽型mosfet夾著阱接觸區(qū)域25排列的構(gòu)造。

在實(shí)施方式6的sbd內(nèi)置溝槽型mosfet中，與實(shí)施方式5同樣地，在mosfet中內(nèi)置的體二極管動(dòng)作之前，肖特基二極管導(dǎo)通，所以能夠抑制晶體缺陷擴(kuò)展所致的mosfet的導(dǎo)通電阻增大、耐壓劣化。另外，通過(guò)肖特基二極管的內(nèi)置化，不需要外部的二極管芯片，能夠?qū)崿F(xiàn)低成本化。進(jìn)而，還能夠享受利用源極電阻控制區(qū)域15的短路耐量改善的優(yōu)點(diǎn)。另外，能夠在縱向上設(shè)置mosfet的溝道，所以能夠縮小部件單元的橫向的寬度(單元間距)，在以同一面積比較的情況下能夠流過(guò)更大的電流。即，能夠降低mosfet的導(dǎo)通電阻。

另外，與實(shí)施方式2同樣地，源極電阻控制區(qū)域15包括低濃度源極電阻控制區(qū)域15a和高濃度源極電阻控制區(qū)域15b。如果如在實(shí)施方式1中的敘述，使高濃度源極電阻控制區(qū)域15b的厚度(深度方向的長(zhǎng)度)成為與高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)中的耗盡層的深度相同的程度、或者比其更短，則具有限制在通常的導(dǎo)通狀態(tài)下耗盡層擴(kuò)展到低濃度源極電阻控制區(qū)域15a，抑制mosfet的導(dǎo)通電阻增加的效果。另一方面，如果使高濃度源極電阻控制區(qū)域15b的厚度大于高濃度源極電阻控制區(qū)域15b與阱區(qū)域20之間的pn結(jié)中的耗盡層的厚度，則能夠形成短路時(shí)的電阻調(diào)制大的源極電阻控制區(qū)域15。

此外，也可以如圖40那樣，使柵電極35僅在溝槽110的內(nèi)部(側(cè)壁部)殘留，將柵電極35的整體埋入到溝槽110內(nèi)。在該情況下，如實(shí)施方式2所示，得到抑制在溝槽110的邊緣部、溝槽110底部的mos構(gòu)造的部分中產(chǎn)生的電場(chǎng)的效果。

在此，示出了在實(shí)施方式3的溝槽型mosfet中內(nèi)置了肖特基二極管的例子，但本實(shí)施方式的肖特基二極管還能夠應(yīng)用于實(shí)施方式4的溝槽型mosfet。另外，在實(shí)施方式6的sbd內(nèi)置溝槽型mosfet中，也通過(guò)代替第1導(dǎo)電類型的半導(dǎo)體基板1a而使用第2導(dǎo)電類型的半導(dǎo)體基板1b(圖10)，而成為igbt的結(jié)構(gòu)。即，實(shí)施方式6還能夠應(yīng)用于igbt。

此外，關(guān)于從上述實(shí)施方式1～6所示的半導(dǎo)體裝置的構(gòu)造得到的效果，只要具有該構(gòu)造，即使通過(guò)其他制造方法形成也同樣地得到。另外，本發(fā)明能夠在該發(fā)明的范圍內(nèi)，自由地組合各實(shí)施方式或者將各實(shí)施方式適宜地變形、省略。

詳細(xì)地說(shuō)明了本發(fā)明，而上述說(shuō)明在所有方案中僅為例示，本發(fā)明不限于此。未例示的無(wú)數(shù)的變形例應(yīng)被理解為不脫離本發(fā)明的范圍而能夠想到。