本發(fā)明涉及半導(dǎo)體裝置，特別涉及溝槽柵極型半導(dǎo)體裝置。

背景技術(shù)：

在功率電子設(shè)備中，為了驅(qū)動電動馬達等負載，需要切換電力供給的執(zhí)行和停止。因此，使用硅的igbt(insulatedgatebipolartransistor，絕緣柵雙極晶體管)或者mosfet(metal－oxide－semiconductorfield－effecttransistor，金屬氧化物半導(dǎo)體場效應(yīng)晶體管)等開關(guān)元件被使用。

作為意在用作電力用半導(dǎo)體裝置的開關(guān)器件，多采用縱型構(gòu)造的mosfet(縱型mosfet)或igbt(縱型igbt)。例如，作為縱型mosfet，根據(jù)其柵極構(gòu)造有平面型或者溝槽型(溝槽柵極型)等(參照例如專利文獻1)。

在第1導(dǎo)電類型(n型)的漂移層的單元區(qū)域形成有作為槽部的柵極溝槽的溝槽柵極型mosfet中，由于其構(gòu)造，有可能在截止時對柵極溝槽底面的柵極絕緣膜施加高電場，在柵極溝槽底面，柵極絕緣膜損壞。針對該問題，在例如專利文獻1中，通過在柵極溝槽底面設(shè)置第2導(dǎo)電類型(p型)的電場緩和區(qū)域(溝槽底面電場緩和區(qū)域)，從而緩和對柵極溝槽底面的柵極絕緣膜施加的電場。

根據(jù)該構(gòu)造，耗盡層從溝槽底面電場緩和區(qū)域向漂移層延伸，從而能夠降低對柵極溝槽底面的柵極絕緣膜施加的電場。在位于單元區(qū)域的內(nèi)側(cè)的柵極溝槽中，還能夠進一步得到來自相鄰的柵極溝槽底面的溝槽底面電場緩和區(qū)域的電場緩和效果。然而，關(guān)于位于單元區(qū)域的最外周的柵極溝槽，在單元區(qū)域的外側(cè)不形成溝槽底面電場緩和區(qū)域，所以無法從單元區(qū)域的外側(cè)得到電場緩和效果，電場比單元區(qū)域的內(nèi)側(cè)的柵極溝槽底面集中，有時在該區(qū)域發(fā)生損壞。

針對該問題，例如，在單元區(qū)域的外側(cè)的末端區(qū)域，將漂移層蝕刻至與單元區(qū)域內(nèi)的柵極溝槽相同的程度的深度，以貫通從單元區(qū)域內(nèi)延伸的阱區(qū)域和源極區(qū)域的方式形成外部溝槽，在外部溝槽的底部形成第2導(dǎo)電類型的電場緩和區(qū)域(末端電場緩和區(qū)域)，從而能夠使位于單元區(qū)域的最外周的柵極溝槽中的電場集中緩和，使耐壓性能提高。

專利文獻1：日本特表2001－511315號公報

技術(shù)實現(xiàn)要素：

在外部溝槽內(nèi)，隔著絕緣膜而形成用于將單元區(qū)域內(nèi)的柵極電極連接到柵極焊盤的柵極布線。此時，為了防止柵極布線的斷線，最好形成為柵極布線引出部覆蓋外部溝槽的開口端中的、單元區(qū)域側(cè)的角部。關(guān)于外部溝槽的開口端，由于角部這樣的形狀，電場容易集中。因此，存在如下問題：在對源極電極與柵極電極之間施加了電壓時，電場集中到被柵極布線引出部覆蓋的、外部溝槽的開口端，該區(qū)域的絕緣膜的可靠性下降。

本發(fā)明是為了解決上述問題而完成的，其目的在于在具有外部溝槽的溝槽柵極型的半導(dǎo)體裝置中，提高外部溝槽開口端的角部處的絕緣膜的可靠性。

本發(fā)明涉及的半導(dǎo)體裝置的特征在于，具備：n型的漂移層；p型的阱區(qū)域，形成于單元區(qū)域內(nèi)的漂移層的表面層；n型的第1雜質(zhì)區(qū)域，在阱區(qū)域的表面層部分性地形成；柵極溝槽，從第1雜質(zhì)區(qū)域的表面貫通阱區(qū)域，達至漂移層的內(nèi)部；外部溝槽，形成在漂移層內(nèi)的、單元區(qū)域的外側(cè)；柵極電極，隔著柵極絕緣膜而形成在柵極溝槽的內(nèi)部；柵極布線，隔著絕緣膜而形成在外部溝槽的內(nèi)部；以及柵極布線引出部，以覆蓋外部溝槽的單元區(qū)域側(cè)的開口端的角部的方式隔著絕緣膜而形成，電連接?xùn)艠O電極和柵極布線，在與角部相接的漂移層的表面層形成的第2雜質(zhì)區(qū)域是p型，第2雜質(zhì)區(qū)域是阱區(qū)域的一部分。

根據(jù)本發(fā)明的半導(dǎo)體裝置，具備以覆蓋外部溝槽的單元區(qū)域側(cè)的開口端的角部的方式隔著絕緣膜而形成并電連接?xùn)艠O電極和柵極布線的柵極布線引出部，在與角部相接的漂移層的表面層形成的第2雜質(zhì)區(qū)域是p型，所以能夠提高第2雜質(zhì)區(qū)域的電阻，所以能夠降低對被柵極布線引出部和第2雜質(zhì)區(qū)域夾著的、角部處的絕緣膜施加的電場，能夠提高絕緣膜的可靠性。

附圖說明

圖1是示意地表示實施方式1的半導(dǎo)體裝置的構(gòu)造的平面圖。

圖2是圖1的a－a’剖面圖。

圖3是圖1的b－b’剖面圖。

圖4是圖1的c－c’剖面圖。

圖5是表示實施方式1的半導(dǎo)體裝置的制造方法的剖面圖。

圖6是表示實施方式1的半導(dǎo)體裝置的制造方法的剖面圖。

圖7是表示實施方式1的半導(dǎo)體裝置的制造方法的剖面圖。

圖8是表示實施方式1的半導(dǎo)體裝置的制造方法的剖面圖。

圖9是表示實施方式1的半導(dǎo)體裝置的制造方法的剖面圖。

圖10是示意地表示實施方式1的變形例的半導(dǎo)體裝置的構(gòu)造的平面圖。

圖11是圖10的a－a’剖面圖。

圖12是示意地表示實施方式2的半導(dǎo)體裝置的構(gòu)造的剖面圖。

圖13是示意地表示實施方式3的半導(dǎo)體裝置的構(gòu)造的平面圖。

圖14是圖13的a－a’剖面圖。

圖15是圖13的b－b’剖面圖。

圖16是示意地表示實施方式4的半導(dǎo)體裝置的構(gòu)造的平面圖。

圖17是圖16的a－a’剖面圖。

符號說明

1：碳化硅半導(dǎo)體基板；3：漂移層；4：阱區(qū)域；5：源極區(qū)域；6：柵極溝槽；6a：外部溝槽；7：柵極絕緣膜；8：柵極電極；9：層間絕緣膜；10：源極電極；11：漏極電極；12：末端電場緩和區(qū)域；13：溝槽底面電場緩和區(qū)域；14：柵極布線引出部；15：柵極接觸孔；16：阱接觸區(qū)域；17：源極接觸孔；18：抗蝕劑掩模；19：蝕刻掩模；20：柵極布線；21：柵極焊盤；22：絕緣膜；30：單元區(qū)域；31a：部件單元；31b：最外周單元；40：末端區(qū)域。

具體實施方式

以下，參照添加的附圖，說明實施方式。另外，附圖是示意地示出的圖，在不同的附圖中分別示出的圖像的尺寸以及位置的相互關(guān)系未必被準確地記載，而能夠適當(dāng)?shù)刈兏?。另外，在以下的說明中，對同樣的構(gòu)成要素附加相同的符號而圖示，它們的名稱以及功能也設(shè)為相同。因此，有時省略關(guān)于它們的詳細的說明。

另外，在以下的說明中，有時使用“上”、“下”、“側(cè)”、“底”、“表”或者“背”等意味著特定的位置以及方向的術(shù)語，但這些術(shù)語是為了方便使實施方式的內(nèi)容易于理解而使用的，與實際上實施時的方向無關(guān)。

實施方式1.

圖1是示意地示出作為實施方式1的半導(dǎo)體裝置的一個例子的、縱型的溝槽柵極型碳化硅mosfet的構(gòu)造的平面俯視圖。另外，圖2是圖1的a－a’剖面圖，圖3是圖1的b－b’剖面圖，圖4是圖1的c－c’剖面圖。另外，在圖1中，根據(jù)更易于理解柵極布線引出部14的配置的觀點，省略了一部分結(jié)構(gòu)。在圖3中，示出了在單元區(qū)域30在剖面包括源極區(qū)域5的位置的部件單元31a的周期構(gòu)造的剖面。在圖4中，示出了包括柵極布線引出14的位置的剖面。

在圖1中，本實施方式的半導(dǎo)體裝置具有：單元區(qū)域30，排列有在1個源極區(qū)域5的外周形成有柵極溝槽6的單一的mosfet單元(有源部件單元)；以及末端區(qū)域40，形成在單元區(qū)域30的外側(cè)。柵極溝槽6以將單元區(qū)域30劃分為各mosfet單元的方式形成，在柵極溝槽6的內(nèi)部埋入柵極電極8。在本實施方式中，將配置在單元區(qū)域30內(nèi)的最外周的mosfet單元設(shè)為最外周單元31b，將其以外的mosfet單元設(shè)為部件單元31a。即，最外周單元31b位于部件單元31a與末端區(qū)域40之間。

在圖1中，示出配設(shè)有源極區(qū)域5的與圖1的右側(cè)部分相當(dāng)?shù)膯卧獏^(qū)域30和與圖1的左側(cè)部分相當(dāng)?shù)哪┒藚^(qū)域40。即，在圖1中，單元區(qū)域30的外側(cè)相當(dāng)于比最外周單元31b靠左側(cè)的區(qū)域。

在末端區(qū)域40，貫通阱區(qū)域4而形成外部溝槽6a，在外部溝槽6a內(nèi)形成柵極布線20。柵極布線20與柵極電極8通過柵極布線引出部14電連接。在圖1中，柵極布線引出部14是用雙點劃線包圍的區(qū)域。柵極布線20在末端區(qū)域40經(jīng)由柵極接觸孔15而與柵極焊盤21(圖2所示)連接。

圖2示出本實施方式的半導(dǎo)體裝置的剖面圖。本實施方式的半導(dǎo)體裝置具備作為基板的碳化硅半導(dǎo)體基板1、和漂移層3，在單元區(qū)域30具備阱區(qū)域4、源極區(qū)域5、阱接觸區(qū)域16、柵極溝槽6、柵極絕緣膜7、柵極電極8、層間絕緣膜9、源極電極10、漏極電極11、溝槽底面電場緩和區(qū)域13。進而，在末端區(qū)域40具備外部溝槽6a、末端電場緩和區(qū)域12、柵極布線引出部14、絕緣膜22、層間絕緣膜9、柵極布線20、柵極焊盤21。在此，源極區(qū)域5設(shè)為第1雜質(zhì)區(qū)域。

在本實施方式的碳化硅半導(dǎo)體裝置中，如圖2所示，在具有4h的多型的碳化硅半導(dǎo)體基板1的表面形成由碳化硅構(gòu)成的n型的漂移層3。在此，漂移層3的表面設(shè)為向[11－20]軸向傾斜的具有偏斜角θ的(0001)面。作為偏斜角θ，是例如10°以下即可。在漂移層3的表面層，在配置mosfet單元的單元區(qū)域30內(nèi)，形成p型的阱區(qū)域4。在阱區(qū)域4的表面層，選擇性(部分性)地形成n型的源極區(qū)域5以及p型的阱接觸區(qū)域16。阱接觸區(qū)域16在俯視時被源極區(qū)域5包圍。

從源極區(qū)域5的表面貫通阱區(qū)域4、進而達至漂移層3的內(nèi)部而形成柵極溝槽6。在柵極溝槽6的內(nèi)部，隔著柵極絕緣膜7埋入柵極電極8。在此，柵極電極8的上表面處于比源極區(qū)域5的表面深的位置。即，柵極電極8的上表面處于比柵極溝槽6的開口端深的位置。

在單元區(qū)域30，在柵極溝槽6的底面的下方側(cè)形成p型的溝槽底面電場緩和區(qū)域13(第1電場緩和區(qū)域)。該溝槽底面電場緩和區(qū)域13是為了緩和對柵極溝槽6的底面施加的電場而設(shè)置的，最好與柵極溝槽6的底面相接，但也可以不相接。另外，在本實施方式中，在柵極溝槽6的底部配置有溝槽底面電場緩和區(qū)域13，但也可以設(shè)為配置于鄰接的柵極溝槽6之間的阱區(qū)域4下方。另外，在上述情況下，溝槽底面電場緩和區(qū)域13既可以設(shè)為與阱區(qū)域4相接，也可以設(shè)為相離地設(shè)置。即，如果在比阱區(qū)域4深的位置、更優(yōu)選在比柵極溝槽6的底面深的位置設(shè)置p型的溝槽底面電場緩和區(qū)域13，則能夠緩和對柵極溝槽6的底面施加的電場。

在位于單元區(qū)域30的外側(cè)的末端區(qū)域40形成外部溝槽6a。在圖2中，單元區(qū)域30的外側(cè)是附圖左側(cè)。阱區(qū)域4從作為單元區(qū)域30的最外周的mosfet單元的最外周單元31b延伸至末端區(qū)域40內(nèi)而形成，外部溝槽6a被形成為貫通該阱區(qū)域4而達至漂移層3的內(nèi)部。在外部溝槽6a的內(nèi)部，隔著絕緣膜22而形成柵極布線20。另外，在外部溝槽6a的開口端中的、單元區(qū)域30側(cè)的角部，隔著絕緣膜22而形成柵極布線引出部14。即，在外部溝槽6a的開口端中的、單元區(qū)域30側(cè)的角部的位置處，隔著絕緣膜22而阱區(qū)域4與柵極布線引出部14相對置。

因此，在漂移層3的表面層，在外部溝槽6a的開口端中的、單元區(qū)域30側(cè)的角部的位置處形成的第2雜質(zhì)區(qū)域25是p型的阱區(qū)域4。在圖2中，第2雜質(zhì)區(qū)域25是用虛線包圍的區(qū)域。在此，第2雜質(zhì)區(qū)域25例如設(shè)為漂移層3的表面層中的、直至與源極區(qū)域5相同的深度的區(qū)域。

另外，在本實施方式中，在末端區(qū)域40的、外部溝槽6貫通阱區(qū)域4的位置處不形成源極區(qū)域5，從而將外部溝槽6a的開口端的角部所處的漂移層3、即第2雜質(zhì)區(qū)域25的導(dǎo)電類型設(shè)為p型。

在末端區(qū)域40，在蝕刻至與柵極溝槽6相同的程度的深度的外部溝槽6a的底面的下方側(cè)，形成p型的末端電場緩和區(qū)域12(第2電場緩和區(qū)域)。

覆蓋形成有柵極電極8和柵極布線20的漂移層3的表面而形成層間絕緣膜9，形成經(jīng)由去除層間絕緣膜9的一部分而成的源極接觸孔17而與源極區(qū)域5和阱接觸區(qū)域16接觸的源極電極10。另外，在末端區(qū)域40內(nèi)，形成經(jīng)由去除層間絕緣膜9的一部分而成的柵極接觸孔15而與柵極布線20電連接的柵極焊盤21。進而，與碳化硅半導(dǎo)體基板1的表面的相反側(cè)的面即背面接觸而形成漏極電極11。

柵極電極8經(jīng)由柵極布線引出部14而從單元區(qū)域30內(nèi)被布線連接到末端區(qū)域40內(nèi)的柵極布線20。即，柵極電極8與柵極布線20通過柵極布線引出部14電連接。進而，柵極布線20經(jīng)由柵極接觸孔15連接到柵極焊盤21。

圖3是圖1的b－b’剖面圖，是最外周單元31b的剖面，但在單元區(qū)域30內(nèi)的最外周單元31b，柵極電極8的上表面形成于比柵極溝槽6的開口端深的位置。另外，柵極溝槽6貫通源極區(qū)域5，所以在柵極溝槽6的開口端的角部的位置的漂移層3形成有n型的源極區(qū)域5。但是，在柵極溝槽6的開口端的角部，柵極絕緣膜7被層間絕緣膜9覆蓋，未形成柵極電極8。即，在單元區(qū)域30內(nèi)，在柵極溝槽6的角部，n型的源極區(qū)域5與柵極電極8未隔著柵極絕緣膜7對置。

圖4是圖1的c－c’剖面圖，是示出在末端區(qū)域40的外部溝槽6a的開口端的角部形成的柵極布線引出部14的剖面圖。在圖4中，柵極溝槽6內(nèi)的柵極電極8連接于柵極布線引出部14。如圖4那樣，柵布線引出部14以覆蓋漂移層3的表面的方式形成，與延伸至末端區(qū)域40的柵極溝槽6內(nèi)的柵極電極8連接。

另外，在圖1至圖4中，說明為與柵極布線引出構(gòu)造連接的所有最外周單元31b的剖面是圖2所示的a－a’剖面圖所示的構(gòu)造，但不限定于此，也可以是部分性的。即，在與單元區(qū)域30的最外周單元31b相接的末端區(qū)域40的剖視中，一部分是圖2所示的構(gòu)造即可。

例如，在俯視時的芯片形狀是四邊形的情況下，僅頂點處的剖視是圖2所示的構(gòu)造即可。其原因為，在該頂點處，對后述絕緣膜22施加的電場特別容易集中。如果與單元區(qū)域30的最外周單元31b相接的末端區(qū)域40的剖面全部是圖2所示的構(gòu)造，則能夠得到更大的后述本實施方式的效果，這是不言而喻的。

接下來，參照圖5至圖9，說明作為本實施方式的半導(dǎo)體裝置的溝槽柵極型mosfet的制造方法。

圖5是用于說明本實施方式的溝槽柵極型mosfet的、直至形成源極區(qū)域5的剖面圖。首先，在具有4h的多型的n型的碳化硅半導(dǎo)體基板1的表面，使作為電阻比較高的n型(n－型)的碳化硅的漂移層3外延生長。

接下來，通過反應(yīng)性離子蝕刻(rie：reactiveionetching)法，形成未圖示的校準用標(biāo)記。之后，當(dāng)以該校準用標(biāo)記為基準，在漂移層3的表面層通過離子注入而形成p型的阱區(qū)域4、低電阻的n型(n+型)的源極區(qū)域5時，成為圖5所示的構(gòu)造。使用抗蝕劑掩模18作為源極區(qū)域5的注入掩模。

此時，形成為源極區(qū)域5具有5×10¹⁸[cm^-3]以上且5×10²⁰[cm^-3]以下的n型的雜質(zhì)濃度、阱區(qū)域4具有1×10¹⁶[cm^-3]以上且3×10¹⁹[cm^-3]以下的p型的雜質(zhì)濃度即可。另外，為了在阱區(qū)域4的表面層形成源極區(qū)域5，將源極區(qū)域5的n型雜質(zhì)濃度設(shè)定為高于阱區(qū)域4的p型雜質(zhì)濃度。

關(guān)于阱區(qū)域4，既可以是在深度方向濃度為恒定，也可以不為恒定。例如，既可以是阱區(qū)域4的表面濃度變低的分布，也可以是在深度方向具有峰值的分布。

圖6是用于說明本實施方式的溝槽柵極型mosfet的、直至形成阱接觸區(qū)域16的剖面圖。當(dāng)通過離子注入形成p型的阱接觸區(qū)域16時，成為圖6所示的構(gòu)造。此時，阱接觸區(qū)域16形成為具有1×10¹⁹[cm^-3]以上且1×10²²[cm^-3]以下的p型的雜質(zhì)濃度即可。

圖7是用于說明本實施方式的溝槽柵極型mosfet的、直至形成柵極溝槽6和外部溝槽6a的剖面圖。當(dāng)使用抗蝕劑掩模對形成柵極溝槽6以及外部溝槽6a用的蝕刻掩模19進行圖案化時，成為圖7所示的構(gòu)造。

圖8是用于說明本實施方式的溝槽柵極型mosfet的、直至形成柵極溝槽6和外部溝槽6a的剖面圖。當(dāng)從圖7的構(gòu)造通過rie法形成比阱區(qū)域4深且達至漂移層3的柵極溝槽6以及外部溝槽6a時，成為圖8所示的構(gòu)造。

接下來，在使蝕刻掩模19作為注入掩模殘留的狀態(tài)下，在柵極溝槽6的底面形成p型的溝槽底面電場緩和區(qū)域13，接下來，在外部溝槽6a的底面形成p型的末端電場緩和區(qū)域12。溝槽底面電場緩和區(qū)域13既可以與末端電場緩和區(qū)域12同時形成，也可以分別形成。另外，末端電場緩和區(qū)域12也可以在橫向有濃度分布。即，也可以設(shè)置有例如濃度從末端電場緩和區(qū)域12的單元區(qū)域30側(cè)的端部向外側(cè)階梯性地降低的濃度分布。

接下來，在1500℃以上且2200℃以下的溫度范圍，將用于使注入的離子激活的退火進行0.5分鐘以上且60分鐘以下的時間。

進而，通過熱氧化法或者化學(xué)氣相生長(cvd：chemicalvapordeposition)法等，在柵極溝槽6的內(nèi)部以及周邊形成柵極絕緣膜7，在外部溝槽6a的內(nèi)部以及周邊形成絕緣膜22。柵極絕緣膜7和絕緣膜22既可以同時形成，也可以分別形成。因此，柵極絕緣膜7和絕緣膜22的厚度既可以相同，也可以不同。

圖9是用于說明本實施方式的溝槽柵極型mosfet的、直至形成是柵極電極8材料的多晶硅25的剖面圖。在形成有柵極絕緣膜7和絕緣膜22的漂移層3的整個面，通過化學(xué)氣相生長(cvd：chemicalvapordeposition)法等形成進行雜質(zhì)摻雜而成的多晶硅25。此時，在柵極溝槽6的內(nèi)部充分地埋入多晶硅25。另外，在外部溝槽6a的內(nèi)部也形成多晶硅25。

在此，在通過cvd法形成多晶硅25時，在柵極溝槽6內(nèi)，不僅多晶硅25從柵極溝槽6的底面向深度方向進行cvd生長，而且多晶硅25還從柵極溝槽6的側(cè)面向橫向進行cvd生長。因此，在柵極溝槽6的內(nèi)部，比較容易埋入多晶硅25。

另一方面，外部溝槽6a的橫向的寬度比柵極溝槽6大，所以從外部溝槽6a的側(cè)面起的多晶硅25的生長在從側(cè)面起遠離某種程度的距離幾乎不做出貢獻。例如，從側(cè)面起的多晶硅25的cvd生長在從外部溝槽6a的側(cè)面起沿橫向遠離外部溝槽6a的深度量的距離以上的外部溝槽6a的內(nèi)部的位置幾乎不影響。

因此，在位于從外部溝槽6a的側(cè)面起遠離某種程度的距離的、外部溝槽6a的底面上，形成與在單元區(qū)域30的漂移層3的表面上生長的多晶硅25相同的程度的厚度的多晶硅25。

如圖9所示，通過從柵極溝槽6的側(cè)面起的cvd生長，在單元區(qū)域30，相比于未挖開柵極溝槽6的漂移層3的表面上，在柵極溝槽6的開口端的上部有膜厚稍微小的部分，但形成某種程度的厚度的多晶硅25。即，在柵極溝槽6的底面上形成柵極溝槽6的深度量以上的厚度的多晶硅25。

接下來，對單元區(qū)域30的、漂移層3的表面上的多晶硅25進行回蝕刻。此時，為了形成柵極溝槽6內(nèi)的柵極電極8和外部溝槽6a內(nèi)的柵極布線20，需要使這些區(qū)域的多晶硅25殘留。在柵極溝槽6的底面上形成有比漂移層3的表面上厚的膜厚的多晶硅25，所以不需要回蝕刻用的掩模就能夠形成柵極電極8。

然而，在外部溝槽6a的底面上僅形成與單元區(qū)域30內(nèi)的漂移層3的表面上相同的程度的膜厚的多晶硅25，所以為了形成柵極布線20，需要在回蝕刻時形成掩模。

在此，柵極布線20需要與柵極電極8電連接，所以需要避免外部溝槽6a的單元區(qū)域30側(cè)的側(cè)面處的柵極布線20與柵極電極8之間斷線。因此，回蝕刻用的掩模優(yōu)選形成為從外部溝槽6a的單元區(qū)域30側(cè)的側(cè)面覆蓋外部溝槽6a的底面。

然而，在工藝上難以將回蝕刻用的掩模在外部溝槽6a的單元區(qū)域30側(cè)的側(cè)面準確地進行圖案化對準而形成，所以需要設(shè)置某種程度的工藝余量。因此，回蝕刻用的掩模最好形成為從外部溝槽6a的單元區(qū)域30側(cè)的側(cè)面向單元區(qū)域30側(cè)超出。即，為了可靠地防止柵極電極8與柵極布線20的斷線，回蝕刻用的掩模形成為覆蓋從外部溝槽6a的底面上至外部溝槽6a的開口端的單元區(qū)域30側(cè)的角部。

從外部溝槽6a的側(cè)面向單元區(qū)域30側(cè)的超出量是例如0.1μm以上且3μm以下即可。如果使超出量過小，則由于工藝精度的限度，有可能發(fā)生柵極斷線。另外，如果使超出量過大，則需要加寬最外周單元31b與外部溝槽6a之間的距離，導(dǎo)致末端區(qū)域40的面積增加所致的芯片的大面積化，芯片成本增加。

這樣，在對從末端區(qū)域40的一部分跨越到單元區(qū)域30的一部分的回蝕刻用的掩模進行圖案化之后，將多晶硅25回蝕刻至漂移層3表面上的柵極絕緣膜7的表面。此時，在單元區(qū)域30的漂移層3的表面形成的多晶硅25通過蝕刻被去除，但在柵極溝槽6的內(nèi)部埋入的多晶硅25由于膜厚厚而殘存，形成柵極電極8。

但是，相比于漂移層3的表面上的多晶硅25，在柵極溝槽6的位置處，在比柵極溝槽6的開口端靠上方形成的多晶硅25的膜厚稍微薄，所以在對漂移層3的表面上的多晶硅25全部進行蝕刻的情況下，溝槽6的內(nèi)部的柵極電極8的表面形成于比溝槽6的開口端深的位置。

也可以通過對漂移層3的表面上的多晶硅25進行過蝕刻，從而在比柵極溝槽6的開口端深的位置形成溝槽6的內(nèi)部的柵極電極8的表面。在該情況下，在多晶硅25的蝕刻時，通過蝕刻條件而設(shè)置多晶硅25與柵極絕緣膜7的蝕刻比即可。

在末端區(qū)域40，用回蝕刻用的掩模覆蓋的外部溝槽6a內(nèi)的多晶硅25殘存，形成柵極布線20。另外，在外部溝槽6a內(nèi)從單元區(qū)域30側(cè)的側(cè)面至柵極接觸孔15的位置形成柵極布線20即可。

進而，通過回蝕刻用的掩模，多晶硅25以覆蓋外部溝槽6a的開口端的單元區(qū)域30側(cè)的角部的方式殘存，形成柵極布線引出部14。

對多晶硅25進行蝕刻，以使柵極電極8、柵極布線引出部14以及柵極布線20電連接。

接下來，去除回蝕刻用的抗蝕劑掩模，以覆蓋末端區(qū)域40以及單元區(qū)域30的方式形成層間絕緣膜9，之后通過干蝕刻等形成源極接觸孔17，通過干蝕刻或者濕蝕刻等形成柵極接觸孔15。

之后，至少在p型的阱接觸區(qū)域16的上部以及n型的源極區(qū)域5的上部形成源極電極10。另外，在從柵極接觸孔15的內(nèi)部至上部，形成柵極焊盤21或者向柵極焊盤21的連接用的布線(未圖示)。

最后，在碳化硅半導(dǎo)體基板1的背面形成漏極電極11，從而能夠制作作為具有圖1所示的單元構(gòu)造的半導(dǎo)體裝置的溝槽柵極型mosfet。

接下來，說明作為本實施方式的半導(dǎo)體裝置的溝槽柵極型mosfet的效果。

首先，敘述蝕刻至與單元區(qū)域30內(nèi)的柵極溝槽6相同的程度的深度的、在末端區(qū)域40內(nèi)的外部溝槽6a的底部形成的、末端電場緩和區(qū)域12的效果。末端電場緩和區(qū)域12通常是jte(junctionterminationextension，結(jié)終端擴展)區(qū)域或flr(fieldlimitingring，場限環(huán))區(qū)域這樣的、具備具有電場緩和效果的p型的雜質(zhì)的區(qū)域，作為形成于配置有mosfet單元的單元區(qū)域30的外周、用于抑制電場在單元區(qū)域30的最外周集中而半導(dǎo)體裝置損壞的區(qū)域而所知。

在平面型的半導(dǎo)體裝置的情況下，jte區(qū)域、flr區(qū)域等末端電場緩和區(qū)域12形成于未形成外部溝槽6a的漂移層3的表面層。然而，在柵極溝槽型的半導(dǎo)體裝置的情況下，如果在漂移層3的表面層形成末端電場緩和區(qū)域12，則在截止?fàn)顟B(tài)下，無法充分地緩和單元區(qū)域30的最外周單元31b的柵極溝槽6的底部處的電場集中。即，有可能電場集中到在最外周單元31b的柵極溝槽6的底面形成的溝槽底面電場緩和區(qū)域13與漂移層3的pn結(jié)，在比預(yù)想低的漏極電壓下發(fā)生雪崩損壞。在此，比預(yù)想低的漏極電壓是指比由漂移層3的濃度和厚度決定的耐壓低的電壓。

相對于此，在末端電場緩和區(qū)域12形成于蝕刻至與單元區(qū)域30的柵極溝槽6相同的程度的深度的外部溝槽6a的底面的情況下，位于單元區(qū)域30的最外周的溝槽底面電場緩和區(qū)域13處的局部性的電場集中被緩和，確保充分的雪崩耐壓。在此，即使柵極溝槽6和外部溝槽6a的深度不是相同的程度，末端電場緩和區(qū)域12以與溝槽底面電場緩和區(qū)域13相同的程度的深度形成仍可。

另一方面，配置在單元區(qū)域30內(nèi)的柵極電極8需要經(jīng)由柵極接觸孔15而與柵極焊盤21可靠地電連接。因此，外部溝槽6a的開口端的單元區(qū)域30側(cè)的角部被做成被柵極布線引出部14覆蓋的形狀。

然而，外部溝槽6a的開口端的單元區(qū)域30側(cè)的角部如果被柵極布線引出部14覆蓋，則在對柵極電極8與源極電極10之間施加電壓時，由于其形狀，電場集中，對該區(qū)域的絕緣膜22施加高電場而絕緣膜22劣化或者損壞等，可靠性容易下降。

在不使用本實施方式的情況下，外部溝槽6a形成為貫通阱區(qū)域4內(nèi)的源極區(qū)域5。即，與外部溝槽6a的單元區(qū)域30側(cè)的角部相接的漂移層3、即第2雜質(zhì)區(qū)域25成為n型的源極區(qū)域5。源極區(qū)域5通常為了降低半導(dǎo)體裝置的導(dǎo)通電阻而形成為呈現(xiàn)低電阻。因此，從源極電極10至外部溝槽6a的開口端的單元區(qū)域30側(cè)的角部的電阻小，對源極電極10與柵極電極8之間施加的電壓幾乎被直接施加到覆蓋外部溝槽6a的開口端的單元區(qū)域30側(cè)的角部的絕緣膜22。即，對絕緣膜22施加高電場。

根據(jù)本實施方式，與外部溝槽6a的單元區(qū)域30側(cè)的角部相接的漂移層3、即第2雜質(zhì)區(qū)域25是p型。因此，電阻比第2雜質(zhì)區(qū)域25是n型的情況高，能夠?qū)Ω采w外部溝槽6a的開口端的單元區(qū)域30側(cè)的角部的絕緣膜22施加的電壓降低基于第2雜質(zhì)區(qū)域25的寄生電阻的電壓下降變大的量，能夠提高該絕緣膜22的可靠性。

另外，作為相比于第2雜質(zhì)區(qū)域25是n型的情況，在為p型時寄生電阻高的理由，可以舉出空穴與電子相比載流子移動度小以及雜質(zhì)受主的能級比雜質(zhì)施主的能級深的情況較多。

另外，在本實施方式中，第2雜質(zhì)區(qū)域25是p型的阱區(qū)域4。阱區(qū)域4被設(shè)定為比源極區(qū)域5低的濃度，所以即使根據(jù)由于雜質(zhì)濃度差而產(chǎn)生的高電阻化，仍能夠得到對絕緣膜22施加的電場降低的效果。

另外，在本實施方式中，在單元區(qū)域30內(nèi)的柵極溝槽6的開口端，為了防止向位于柵極電極8與源極電極10之間的柵極絕緣膜7的電場集中，在單元區(qū)域30內(nèi)，通過回蝕刻法而僅在溝槽6的內(nèi)部埋入形成有柵極電極8。即，通過使柵極電極8的上表面位于比源極區(qū)域5的表面深的位置、使柵極溝槽6的開口端的角部的柵極絕緣膜7不被柵極電極8覆蓋，從而不對柵極溝槽6的開口端的角部的柵極絕緣膜7施加?xùn)艠O電極8與源極電極10之間的電壓，而能夠防止向柵極絕緣膜7的電場集中。

在本實施方式中，通過使柵極電極8的上表面形成為比柵極溝槽6的開口端深，從而抑制向柵極絕緣膜7的電場，但例如也可以通過將柵極溝槽6的開口端做成圓形形狀，從而緩和形狀所致的電場集中。但是，在將柵極溝槽6的開口端做成圓形形狀的情況下，導(dǎo)致作為部件單元31a的單元尺寸的單元間距增大。

另外，雖然能夠適當(dāng)?shù)厥÷赃@些結(jié)構(gòu)以外的結(jié)構(gòu)，但即使在適當(dāng)?shù)刈芳颖緦嵤┓绞剿镜娜我獾慕Y(jié)構(gòu)的情況下，也能夠產(chǎn)生上述效果。

另外，在本實施方式中，碳化硅半導(dǎo)體基板1的表面設(shè)為例如向[11－20]軸向傾斜的具有偏斜角θ的(0001)面，但即使設(shè)為向[11－20]軸向傾斜的具有偏斜角θ的(000－1)面，也能夠制作具備同樣的構(gòu)造的溝槽柵極型mosfet，能夠得到本實施方式的效果。除此之外，還可以使用(11－0)面、(03－38)面，這是不言而喻的。

另外，在本實施方式中，將單元構(gòu)造做成在俯視時為正方形等矩形，但不限于此。例如，單元構(gòu)造也可以是條紋形狀，除此之外還可以是多邊形或者波形等。

圖10是示意地示出具有作為本實施方式的變形例的條紋形狀的單元構(gòu)造的溝槽柵極型mosfet的構(gòu)造的平面圖，圖11是圖10的a－a’剖面圖。另外，在圖10中，根據(jù)更易于理解柵極布線引出部14的配置的觀點，省略了一部分結(jié)構(gòu)。另外，圖10的b－b’剖面圖與圖3相同，圖10的c－c’剖面圖與圖4相同，所以不再說明。

在圖11所示的構(gòu)造中，與圖2所示的構(gòu)造不同的是單元區(qū)域30處的單元構(gòu)造為條紋形狀。與該構(gòu)造的差異相伴地，阱接觸區(qū)域16、源極接觸孔17以及層間絕緣膜9的形狀分別不同。

另外，在本實施方式中，說明了溝槽柵極型mosfet，但本實施方式不限于mosfet。例如，即使是通過去除碳化硅半導(dǎo)體基板1而替代地在漂移層3的背面注入p型的雜質(zhì)來形成背面雜質(zhì)區(qū)域或者通過將碳化硅半導(dǎo)體基板1設(shè)為p型而制造的igbt，也起到與mosfet的情況同樣的效果。在該情況下，源極區(qū)域5相當(dāng)于igbt的發(fā)射極區(qū)域，漏極電極11相當(dāng)于igbt的集電極。

在本實施方式中，作為半導(dǎo)體裝置，說明了碳化硅半導(dǎo)體裝置，但也可以使用其它半導(dǎo)體材料。作為半導(dǎo)體材料，例如，可以舉出si(silicon，硅)和寬帶隙材料。

作為寬帶隙材料，除了sic以外，還可以舉出gan(galliumnitride，氮化鎵)和金剛石。

關(guān)于使用寬帶隙材料的半導(dǎo)體裝置，被特別期待高溫、高耐壓下的用途。在高溫下，絕緣膜的可靠性容易下降，應(yīng)用本實施方式的效果大。另外，在高耐壓化中，對絕緣膜施加的電壓也變大，應(yīng)用本實施方式的效果大。

在碳化硅半導(dǎo)體裝置中，已知在絕緣膜22與含有碳化硅的漂移層3的mos界面產(chǎn)生的電子陷阱比si多，mos界面以及絕緣膜22的可靠性比si低。因此，應(yīng)用能夠降低對絕緣膜22施加的電場的本實施方式的效果大。

另外，在本實施方式中，作為n型的雜質(zhì)，能夠設(shè)想氮或者磷等，作為p型的雜質(zhì)，能夠設(shè)想鋁或者硼等。

另外，實施方式1的半導(dǎo)體裝置還具備部分性地形成于阱區(qū)域4的表面層的阱接觸區(qū)域16，阱接觸區(qū)域16在俯視時被源極區(qū)域5(第1雜質(zhì)區(qū)域)包圍，電連接阱區(qū)域4和源極電極5(第1電極)。即使不具備阱接觸區(qū)域16，也能夠得到本實施方式的效果。

實施方式2.

以下，關(guān)于與在實施方式1中說明的結(jié)構(gòu)同樣的結(jié)構(gòu)附加相同的符號來進行圖示，關(guān)于其詳細的說明，適當(dāng)?shù)厥÷浴?/p>

說明實施方式2的半導(dǎo)體裝置的結(jié)構(gòu)。圖12是示意地示出作為實施方式2的半導(dǎo)體裝置的溝槽柵極型mosfet的構(gòu)造的剖面圖。圖12是與實施方式1的圖2對應(yīng)的圖。另外，在本實施方式中，將在實施方式1中說明的n型設(shè)為第1導(dǎo)電類型，將在實施方式1中說明的p型設(shè)為第2導(dǎo)電類型。但是，也可以將第1導(dǎo)電類型設(shè)為p型，將第2導(dǎo)電類型設(shè)為n型。即，在本實施方式中，也可以將在實施方式1中說明的n型設(shè)為p型，將在實施方式1中說明的p型設(shè)為n型。

如圖12所示，在本實施方式中，在外部溝槽6a的開口端的單元區(qū)域30側(cè)的角部，在隔著絕緣膜22而與柵極布線引出部14對置的漂移層3的表面層部，形成有具有n型的導(dǎo)電類型的區(qū)域來作為第2雜質(zhì)區(qū)域25。

在本實施方式中，n型的第2雜質(zhì)區(qū)域25的特征在于，雜質(zhì)濃度比源極區(qū)域5低。第2雜質(zhì)區(qū)域25中的雜質(zhì)濃度是例如5×10¹⁵[cm^-3]以上且5×10¹⁸[cm^-3]以下即可。

第2雜質(zhì)區(qū)域25是具有比第1導(dǎo)電類型的源極區(qū)域5低的雜質(zhì)濃度的第1導(dǎo)電類型的區(qū)域，從而第2雜質(zhì)區(qū)域25成為比與源極區(qū)域5相同的雜質(zhì)濃度的情況高的電阻。因此，能夠得到與實施方式1同樣的效果。

即，如果第2雜質(zhì)區(qū)域25的電阻高于源極區(qū)域5的電阻，則能夠得到本實施方式的效果。

另外，如上所述，通過減小第2雜質(zhì)區(qū)域25的雜質(zhì)濃度，能夠提高第2雜質(zhì)區(qū)域25的電阻，使第2雜質(zhì)區(qū)域25的雜質(zhì)濃度越低，第2雜質(zhì)區(qū)域25上的絕緣膜22的質(zhì)量越高。因此，通過第2雜質(zhì)區(qū)域25的高電阻化、即低雜質(zhì)濃度化，還能夠得到絕緣膜22的質(zhì)量變高、絕緣膜22的可靠性進一步提高這樣的效果。

已知該依賴于雜質(zhì)濃度的絕緣膜22的可靠性提高效果特別在已知絕緣膜的可靠性比si低的sic中顯著。另外，sic等寬帶隙材料對絕緣膜的可靠性的要求更高，例如高溫、高耐壓化等，所以能夠提高其質(zhì)量的效果大。

另外，在本實施方式2中，說明與實施方式1相異的部分，關(guān)于相同或者對應(yīng)的部分的說明省略。

實施方式3.

以下，關(guān)于與在實施方式1或者2中說明的結(jié)構(gòu)同樣的結(jié)構(gòu)，附加相同的符號而進行圖示，關(guān)于其詳細的說明，適當(dāng)?shù)厥÷浴?/p>

以下，將第1導(dǎo)電類型設(shè)為n型、將第2導(dǎo)電類型設(shè)為p型而進行說明，但也可以是相反的導(dǎo)電類型。

說明實施方式3的半導(dǎo)體裝置的結(jié)構(gòu)。圖13是示意地示出作為實施方式3的半導(dǎo)體裝置的溝槽柵極型碳化硅mosfet的構(gòu)造的平面圖。另外，圖14是圖13的a－a’剖面圖，圖15是圖13的b－b’剖面圖。圖13的c－c’剖面圖與圖4相同，所以不再說明。

在本實施方式中，其特征在于，如圖14所示，從最外周單元31b至外部溝槽6a的單元區(qū)域30側(cè)的側(cè)面完全不形成源極區(qū)域5，而在該區(qū)域處的漂移層3的整個面的表面層形成有阱區(qū)域4。即，其特征在于，從最外周單元31b至外部溝槽6a的單元區(qū)域30側(cè)的側(cè)面的漂移層3的表面層是p型。另外，最外周單元31b的單元間距d1按照與在單元區(qū)域30的比最外周單元31b靠內(nèi)側(cè)的位置形成的部件單元31a的單元間距相同的程度的長度形成。在圖14中，未針對最外周單元31b形成源極接觸孔17，但也可以形成。

以下，例示本實施方式3的效果。在實施方式3的溝槽柵極型mosfet中，在最外周單元31b不形成源極區(qū)域5，所以不需要柵極布線引出部14的單元區(qū)域30側(cè)的端部與源極區(qū)域5的單元區(qū)域30的外側(cè)端部的位置對準。

在實施方式1或者2中，為了提高外部溝槽6a的開口端的單元區(qū)域30側(cè)的角部處的漂移層3的電阻，設(shè)為電阻比源極區(qū)域5高的第2雜質(zhì)區(qū)域25，但即使在柵極布線引出部14從外部溝槽6a的開口端向單元區(qū)域30側(cè)超出的區(qū)域，也容易受到角部的電場集中的影響而施加高電場。因此，如果柵極布線引出部14的單元區(qū)域30側(cè)端部與源極區(qū)域5的單元區(qū)域30外側(cè)的端部隔著絕緣膜22而在元件垂直方向重疊，則有可能在對和柵極電極8電連接的柵極布線引出部14與源極電極10之間施加電壓時，在該重疊部分處的絕緣膜22中泄漏電流增加。

根據(jù)本實施方式，第2雜質(zhì)區(qū)域25是在柵極布線引出部14中的從外部溝槽6a的開口端的單元區(qū)域30側(cè)的角部至單元區(qū)域30側(cè)的端部為止的區(qū)域與絕緣膜22對置的漂移層3的表面層，第2雜質(zhì)區(qū)域25的電阻比源極區(qū)域5低。即，在本實施方式中，柵極布線引出部14從外部溝槽6a向單元區(qū)域30側(cè)超出的結(jié)果是隔著絕緣膜22對置的漂移層3的表面層的電阻比源極區(qū)域5高，所以能夠得到在對柵極布線引出部14與源極電極10之間施加電壓時抑制柵極布線引出部14與源極區(qū)域5重疊所產(chǎn)生的絕緣膜22的泄漏電流的效果。

另外，根據(jù)本實施方式，源極區(qū)域5不形成于最外周單元31b，所以即使柵極布線引出部14在漂移層3上向單元區(qū)域30側(cè)大幅超出，柵極布線引出部14也不會與源極區(qū)域5重疊。因此，柵極絕緣膜22的可靠性進一步提高。另外，在對多晶硅25進行蝕刻時，不需要回蝕刻用的掩模與源極區(qū)域5的位置對準，工藝變?nèi)菀住?/p>

在本實施方式中，其特征在于，在最外周單元31b和從最外周單元31b至外部溝槽6a的單元區(qū)域30側(cè)的側(cè)面，漂移層3的表面層是p型，但即使漂移層3的表面層是n型，只要雜質(zhì)濃度比源極區(qū)域5低，就仍能夠得到本實施方式的效果。例如，在阱區(qū)域4的表面形成積蓄溝道用的n型溝道區(qū)域的積蓄型mosfet中，即使在n型溝道區(qū)域形成于最外周單元31b和從最外周單元31b至外部溝槽6a的單元區(qū)域30側(cè)的側(cè)面的情況下，由于電阻比n型的源極區(qū)域5低，所以仍能夠得到本實施方式的效果。

即，在最外周單元31b和從最外周單元31b至外部溝槽6a的單元區(qū)域30側(cè)的側(cè)面，如果漂移層3的電阻比在最外周單元31b形成與部件單元31a相同的源極區(qū)域5的情況下的電阻高，則能夠得到本實施方式的效果。即，只要與外部溝槽6a的單元區(qū)域30側(cè)的側(cè)面相比處于單元區(qū)域30側(cè)的柵極布線引出部14的下方的漂移層3形成在電阻比源極區(qū)域5高的漂移層3上，則能夠得到本實施方式的效果。

另外，在本實施方式3中，說明與實施方式1或者2相異的部分，關(guān)于相同或者對應(yīng)的部分的說明省略。

實施方式4.

說明實施方式4的半導(dǎo)體裝置的結(jié)構(gòu)。圖16是示意地示出作為實施方式4的半導(dǎo)體裝置的溝槽柵極型mosfet的構(gòu)造的平面圖。另外，圖17是圖16的a－a’剖面圖。圖16的b－b’剖面圖與圖3相同，圖16的c－c’剖面圖與圖4相同，所以不再說明。

如圖17所示，在最外周單元31b不形成源極區(qū)域5，而漂移層3的表面層的整個面是阱區(qū)域4。另外，最外周單元的單元間距被設(shè)定得比部件單元31a的單元間距d1短。即，最外周單元31b內(nèi)的柵極溝槽6a的側(cè)面與外部溝槽6a的單元區(qū)域30側(cè)的側(cè)面之間的距離d2小于部件單元31a的單元間距d1。

具體而言，通過距離d2而確保用于不使柵極布線引出部14斷線的超出量的距離即可，d2最好為例如0.3μm以上且5.0μm以下，特別優(yōu)選為0.5μm以上且1.5μm以下。

在圖17中，未使源極接觸孔17針對最外周單元31b開口，但也可以開口。

以下，例示實施方式4的效果。在實施方式4的溝槽柵極型mosfet中，與實施方式3同樣地，在最外周單元31b不形成源極區(qū)域5，所以柵極布線引出連接部14與源極區(qū)域5不會隔著絕緣膜22對置，能夠降低對絕緣膜22施加的電場，所以能夠提高可靠性。另外，不需要柵極布線引出部14的單元區(qū)域30側(cè)的端部和源極區(qū)域5的單元區(qū)域30的外側(cè)端部的位置對準。

另外，能夠使距離d2小于部件單元31a的單元間距d1，所以能夠削減半導(dǎo)體裝置的無效區(qū)域。其結(jié)果，能夠降低元件的導(dǎo)通電阻。

進而，在外部溝槽6a的正下方形成的末端電場緩和區(qū)域12與在單元區(qū)域30處的最外周單元31b的柵極溝槽6的正下方形成的溝槽底面電場緩和區(qū)域13的距離變短。因此，在截止時，由于從末端電場緩和區(qū)域12和溝槽底面電場緩和區(qū)域13延伸到漂移層3的耗盡層而單元區(qū)域30與末端區(qū)域40的邊界附近被充分耗盡化，能夠得到更大的電場被緩和的降低表面電場(resurf)效果。其結(jié)果，能夠得到截止時的元件耐壓提高的效果。

另外，在本實施方式3中，說明與實施方式1或者2相異的部分，關(guān)于相同或者對應(yīng)的部分的說明省略。

在本說明書中說明的上述各實施方式中，有時記載了各構(gòu)成要素的材質(zhì)、材料、尺寸、形狀、相對的配置關(guān)系或者實施的條件等，但它們在所有方面就是例示，不限于各實施方式所記載的內(nèi)容。因此，在各實施方式的范圍內(nèi)設(shè)想未例示的無數(shù)的變形例。例如，包括使任意的構(gòu)成要素變形的情況、追加的情況或者省略的情況、進而抽取至少一個實施方式中的至少一個構(gòu)成要素并與其它實施方式的構(gòu)成要素組合的情況。

另外，只要不產(chǎn)生矛盾，在上述各實施方式中被記載為具備“1個”的構(gòu)成要素也可以具備“1個以上”。進而，構(gòu)成發(fā)明的構(gòu)成要素是概念性的單位，包括1個構(gòu)成要素由多個構(gòu)造物構(gòu)成的情況、以及1個構(gòu)成要素與某個構(gòu)造物的一部分對應(yīng)的情況。

另外，本說明書中的說明是為了本發(fā)明的所有目的而被參照的，都不認為是以往技術(shù)。