本發(fā)明涉及一種半導(dǎo)體元件，且特別涉及一種具有超結(jié)結(jié)構(gòu)的半導(dǎo)體元件。

背景技術(shù)：

在中高壓功率半導(dǎo)體元件領(lǐng)域中，超結(jié)結(jié)構(gòu)(superjunction)已經(jīng)被廣泛采用。超結(jié)晶體管可以在維持很高的關(guān)斷狀態(tài)(offstate)擊穿電壓(breakdownvoltage,bv)的同時，具有低的導(dǎo)通電阻(rds-on)。

超結(jié)元件含有形成在漂移區(qū)中的交替的p-型和n-型摻雜柱。在金屬氧化物半導(dǎo)體場效晶體管(mosfet)于關(guān)斷狀態(tài)時，在相對很低的電壓下，p-型和n-型摻雜柱在垂直電流導(dǎo)通方向完全形成空乏區(qū)(depletionregion)，從而在漂流區(qū)內(nèi)達(dá)成電荷平衡(chargebalance)，并能夠維持很高的擊穿電壓。

由于超結(jié)元件中，導(dǎo)通電阻(rds-on)的增加與擊穿電壓(bv)的增加成正比，比傳統(tǒng)的半導(dǎo)體結(jié)構(gòu)增加地更加緩慢。因此，相較于不具有超結(jié)結(jié)構(gòu)的金屬氧化物半導(dǎo)體場效晶體管(mosfet)，在相同的擊穿電壓(bv)下，超結(jié)元件具有更低的導(dǎo)通電阻(rds-on)。換言之，在特定的導(dǎo)通電阻(rds-on)值，超結(jié)元件比傳統(tǒng)的金屬氧化物半導(dǎo)體場效晶體管具有更高的擊穿電壓。

在美國公開專利案(us20100230745a1)中揭示，超結(jié)元件通常會具有有源區(qū)以及位于有源區(qū)周圍的終止區(qū)。當(dāng)超結(jié)元件在關(guān)斷狀態(tài)時，在終止區(qū)的垂直方向與水平方向皆會有電場分布。

由于終止區(qū)在水平方向的電場過大，也會導(dǎo)致超結(jié)元件的擊穿電壓降低。因此，終止區(qū)在水平方向的長度是外延層厚度的2至4倍。然而，若是終止區(qū)在水平方向的長度太長，會降低超結(jié)元件的有效區(qū)域比，且導(dǎo)通電阻也會隨之提高。該案并提出在不降低超結(jié)元件的有效區(qū)域比的情況下，在終止區(qū)設(shè)計環(huán)形保護(hù)層(guardringlayer)，以防止超結(jié)元件的擊穿電壓降低。然而，環(huán)形保護(hù)層具有復(fù)雜的圖案，也使超結(jié)元件的工藝復(fù)雜度與困難度大幅 提升。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種超結(jié)半導(dǎo)體元件，通過在終止區(qū)設(shè)置浮接電極層，可擴(kuò)張終止區(qū)內(nèi)的電場分布的范圍，提供超結(jié)半導(dǎo)體元件在關(guān)斷狀態(tài)時的擊穿電壓。

本發(fā)明其中一實施例提供一種超結(jié)半導(dǎo)體元件，其包括基板、漂移層、場絕緣層、浮接電極層、隔離層以及至少一晶體管結(jié)構(gòu)。漂移層設(shè)置于基板上，并具有相反于基板的一表面，其中漂移層內(nèi)形成多個n型摻雜柱及多個p型摻雜柱，且多個n型摻雜柱與多個p型摻雜柱由表面朝基板的方向延伸，并交替地排列，以形成一超結(jié)結(jié)構(gòu)。漂移層定義一元件區(qū)、一過渡區(qū)及一終止區(qū)，終止區(qū)位于元件區(qū)的外圍，且過渡區(qū)位于元件區(qū)與終止區(qū)之間。場絕緣層設(shè)置于漂移層的表面上，并覆蓋終止區(qū)以及部分過渡區(qū)。浮接電極層設(shè)置于場絕緣層上，其中浮接電極層至少一部份位于終止區(qū)內(nèi)。隔離層設(shè)置于浮接電極層上。晶體管結(jié)構(gòu)形成于元件區(qū)內(nèi)，其中晶體管結(jié)構(gòu)包括至少一源極導(dǎo)電層，其中源極導(dǎo)電層由元件區(qū)延伸到過渡區(qū)，并通過隔離層與浮接電極層電性絕緣。

綜上所述，本發(fā)明所提供的超結(jié)半導(dǎo)體元件，通過在終止區(qū)設(shè)置浮接電極層，來擴(kuò)大終止區(qū)內(nèi)的電場分布范圍，可提高超結(jié)半導(dǎo)體元件整體的擊穿電壓。相較于現(xiàn)有技術(shù)而言，本發(fā)明的超結(jié)半導(dǎo)體元件的浮接電極層結(jié)構(gòu)更簡單，且可和元件區(qū)的柵極層在同一工藝步驟中完成。據(jù)此，本發(fā)明的超結(jié)半導(dǎo)體元件在終止區(qū)中不需要利用復(fù)雜的工藝，來制作終止區(qū)內(nèi)的浮接電極層，即可達(dá)到增加終止區(qū)的擊穿電壓的功效。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附附圖，作詳細(xì)說明如下。

附圖說明

圖1a繪示本發(fā)明實施例的超結(jié)半導(dǎo)體元件的底視示意圖。

圖1b繪示圖1a中沿線ib-ib的剖面示意圖。

圖2繪示本發(fā)明實施例的終止區(qū)寬度與擊穿電壓的關(guān)系圖。

圖3繪示浮接電極層突出于源極導(dǎo)電層的長度與終止區(qū)寬度之間的比值與擊穿電壓的關(guān)系曲線圖。

其中，附圖標(biāo)記說明如下：

超結(jié)半導(dǎo)體元件1

基板10

上表面10a

背面10b

漏極接觸墊16

漂移層11

表面11a

元件區(qū)ar

過渡區(qū)t1

終止區(qū)t2

n型摻雜柱110n、111n、112n

p型摻雜柱110p、111p、112p

第一p型摻雜柱112a

第二p型摻雜柱112b

第三p型摻雜柱112c

p型阱區(qū)113

終止區(qū)寬度w

場絕緣層12

浮接電極層13

隔離層14

晶體管結(jié)構(gòu)15

基體區(qū)150

源極區(qū)151

柵極絕緣層153

柵極層154

介電層155

源極導(dǎo)電層156

接觸摻雜區(qū)152

第一接觸窗h1

第二接觸窗h2

源極導(dǎo)電層末端156e

浮接電極層末端13e

距離l

具體實施方式

請參照圖1a與圖1b，其中圖1a繪示本發(fā)明實施例的超結(jié)半導(dǎo)體元件的底視示意圖，且圖1b繪示圖1a中沿線ib-ib的剖面示意圖。

本發(fā)明實施例的超結(jié)半導(dǎo)體元件1包括基板10、漂移層11、場絕緣層12、浮接電極層13、隔離層14、至少一晶體管結(jié)構(gòu)15以及漏極接觸墊16。

在圖1a中，基板10為半導(dǎo)體基板，并具有一上表面10a及一與所述上表面10a相反的背面10b?；?0具有高濃度的第一型導(dǎo)電性雜質(zhì)，而形成第一重?fù)诫s區(qū)。第一重?fù)诫s區(qū)可分布于基板100的局部區(qū)域或是分布于整個基板10中，以用來作為漏極接觸層。在本實施例的第一重?fù)诫s區(qū)是分布于整個基板10內(nèi)，但僅用于舉例而非用以限制本發(fā)明。前述的漏極接觸墊16形成于基板10的背面10b，以用來電性連接于外部的控制電路。

前述的第一型導(dǎo)電性雜質(zhì)可以是n型或p型導(dǎo)電性雜質(zhì)。假設(shè)基板10為硅基材，n型導(dǎo)電性雜質(zhì)為五價元素離子，例如磷離子或砷離子，而p型導(dǎo)電性雜質(zhì)為三價元素離子，例如硼離子、鋁離子或鎵離子。

漂移層(driftlayer)11位于基板10的上表面10a上，并具有低濃度的第一型導(dǎo)電性雜質(zhì)。在本實施例中，基板10為高濃度的n型摻雜(n⁺)，而漂移層11則為低濃度的n型摻雜(n^-)。漂移層11并具有相反于基板10的表面11a。

如圖1a與圖1b所示，在本實施例中，漂移層11被定義出一元件區(qū)ar、一過渡區(qū)(transitionregion)t1以及一位于與有源區(qū)ar相鄰的終止區(qū)(terminationarea)t2。進(jìn)一步而言，終止區(qū)t2是位于有源區(qū)ar的外圍，且過渡區(qū)t1是位于元件區(qū)ar與終止區(qū)t2之間。

請參照圖1b，漂移層11內(nèi)具有多個n型摻雜柱110n、111n、112n以 及多個p型摻雜柱110p、111p、112p。這些n型摻雜柱110n、111n、112n以及p型摻雜柱110p、111p、112p交替式地并列，以形成超結(jié)結(jié)構(gòu)。另外，這些n型摻雜柱110n、111n、112n以及p型摻雜柱110p、111p、112p沿著電流流通方向延伸，也就是由漂移層11的表面11a朝基板10的方向延伸，并分布于元件區(qū)ar、過渡區(qū)t1以及終止區(qū)t2內(nèi)。

在超結(jié)半導(dǎo)體元件1處于開啟狀態(tài)(onstate)時，這些n型摻雜柱110n、111n、112n以及p型摻雜柱110p、111p、112p可提供電荷，而當(dāng)超結(jié)半導(dǎo)體元件1處于關(guān)斷狀態(tài)(offstate)，會這些n型摻雜柱110n、111n、112n以及p型摻雜柱110p、111p、112p會在水平方向被空乏(或耗盡)，以在漂移層11內(nèi)達(dá)到電荷平衡。因此，超結(jié)半導(dǎo)體元件1可在相對較低的導(dǎo)通電阻下，具有較高的擊穿電壓。

過渡區(qū)t1內(nèi)具有至少一p型摻雜柱111p。在圖1b所示的實施例中，在過渡區(qū)t1內(nèi)具有三組p型摻雜柱111p與n型摻雜柱111n交替地并列。此外，在本實施例中，漂移層11在過渡區(qū)t1內(nèi)更具有一鄰近漂移層11表面11a的p型阱區(qū)113，且p型阱區(qū)113連接于這些p型摻雜柱111p之間。換言之，p型阱區(qū)113是位于p型摻雜柱111p靠近漂移層11表面11a的一側(cè)。在過渡區(qū)t1內(nèi)的p型阱區(qū)113的數(shù)量及位置可根據(jù)實際應(yīng)用需求而更改，因此，前述的實施例并非用以限制本發(fā)明的范圍。

需說明的是，終止區(qū)t2在水平方向上的寬度w也會影響超結(jié)半導(dǎo)體元件1的擊穿電壓。請先參照圖2，顯示在超結(jié)半導(dǎo)體元件中終止區(qū)的寬度與擊穿電壓的模擬關(guān)系圖。由圖2中可以看出，當(dāng)終止區(qū)t2的寬度w小于30μm時，終止區(qū)t2的寬度對擊穿電壓的影響較大。也就是隨著終止區(qū)t2的寬度w增加，超結(jié)半導(dǎo)體元件的擊穿電壓也會增加。當(dāng)終止區(qū)t2的寬度w大于30μm以上時，即便終止區(qū)t2的寬度w持續(xù)增加，擊穿電壓持續(xù)增加的幅度并不明顯。

因此，在一實施例中，終止區(qū)t2的寬度大約介于30μm至70μm之間，使超結(jié)半導(dǎo)體元件1的擊穿電壓可大于650v。在圖1b所示的實施例中，終止區(qū)t2內(nèi)至少具有三組p型摻雜柱112p與n型摻雜柱112n。在另一較佳實施例中，終止區(qū)t2內(nèi)至少具有五組p型摻雜柱112p與n型摻雜柱112n。

在圖1b所示的實施例中，終止區(qū)t2內(nèi)具有從靠近過渡區(qū)t1往遠(yuǎn)離過 渡區(qū)t1的方向依序排列的第一p型摻雜柱112a、第二p型摻雜柱112b及第三p型摻雜柱112c。且任意兩相鄰的第一p型摻雜柱112a與第二p型摻雜柱112b(及第二p型摻雜柱及第三p型摻雜柱112c)之間，是通過n型摻雜柱112n彼此間隔一預(yù)定距離。

須說明的是，在過渡區(qū)t1與終止區(qū)t2形成多組n型與p型摻雜柱111n、111p、112n、112p，多組n型與p型摻雜柱111n、111p、112n、112p之間可以延伸電場的分布范圍，以提升超結(jié)半導(dǎo)體元件1整體的擊穿電壓。

另外，在形成前述漂移層11的超結(jié)結(jié)構(gòu)時，可先將具有第一導(dǎo)電型的輕摻雜層形成于基板10的上表面11a。之后，再于漂移層11中形成多個垂直于表面11a的溝槽，再于溝槽中填入第二導(dǎo)電型的半導(dǎo)體層而形成多個n型摻雜柱110n、111n、112n與多個p型摻雜柱110p、111p、112p。

場絕緣層12設(shè)置于漂移層11的表面11a上，并覆蓋終止區(qū)t2以及部分過渡區(qū)t1。浮接電極層13設(shè)置于場絕緣層12上，并由過渡區(qū)t1延伸至終止區(qū)t2內(nèi)。隔離層14是設(shè)置于浮接電極層13上。也就是說，浮接電極層13是被夾設(shè)在隔離層14與場絕緣層12之間。在一實施例中，場絕緣層12以及隔離層14皆為氧化層。

在本實施例中，位于過渡區(qū)t1內(nèi)的部分場絕緣層12、部分浮接電極層13以及部分隔離層14重疊設(shè)置于過渡區(qū)t1內(nèi)最靠近終止區(qū)t2的兩組p型摻雜柱111p以及n型摻雜柱111n上。

另外，位于終止區(qū)t2內(nèi)的部分浮接電極層13以及部分隔離層14是重疊設(shè)置于第一p型摻雜柱112a及與第一p型摻雜柱112a相鄰的n型摻雜柱112n上。須說明的是，經(jīng)模擬測試，結(jié)果顯示浮接電極層13設(shè)置的位置以及延伸終止區(qū)t2內(nèi)的長度，皆會影響超結(jié)半導(dǎo)體元件1的擊穿電壓。浮接電極層13延伸至終止區(qū)t2的長度，以及對超結(jié)半導(dǎo)體元件1的擊穿電壓的影響將于后文中詳細(xì)描述。

多個晶體管結(jié)構(gòu)15位于元件區(qū)ar內(nèi)，并包括基體區(qū)150、源極區(qū)151、柵極絕緣層153、柵極層154、介電層155以及源極導(dǎo)電層156。

基體區(qū)150具有和基板10以及漂移層11相反的導(dǎo)電型。舉例而言，基板10和漂移層11為n型摻雜，則基體區(qū)150為p型摻雜。并且，每一個基體區(qū)150是連接位于元件區(qū)ar內(nèi)的每一個p型摻雜柱110p。詳細(xì)而言，基 體區(qū)150連接于p型摻雜柱110p靠近漂移層11表面11a的一端部。

至少一源極區(qū)151形成于每一個基體區(qū)150內(nèi)，且源極區(qū)151具有和基體區(qū)150相反的導(dǎo)電型，而和漂移層11與基板10具有相同的導(dǎo)電型。在圖1b所繪示的實施例中，每一個基體區(qū)150內(nèi)設(shè)有兩個源極區(qū)151。源極區(qū)151并通過基體區(qū)150和元件區(qū)ar內(nèi)的n型摻雜柱110n相互隔離。

在本實施例中，每一晶體管結(jié)構(gòu)15更包括一接觸摻雜區(qū)152，具有和源極區(qū)151相反的導(dǎo)電型。舉例而言，在圖1b的實施例中。源極區(qū)151為n型重?fù)诫s區(qū)，而接觸摻雜區(qū)152為p型重?fù)诫s區(qū)。接觸摻雜區(qū)152是位于同一基體區(qū)150內(nèi)的兩個源極區(qū)151之間。

柵極絕緣層153與柵極層154皆設(shè)置于漂移層11的表面11a上，且柵極層154通過柵極絕緣層153和漂移層11電性絕緣。進(jìn)一步而言，在本實施例中，柵極層154是對應(yīng)于元件區(qū)ar內(nèi)的n型摻雜柱110n的位置設(shè)置在柵極絕緣層153上。另外，柵極層154和位于基體區(qū)150內(nèi)的源極區(qū)151部分重疊。

介電層155覆蓋于柵極層154上，并具有多個第一接觸窗h1(圖1b中繪示2個)以及第二接觸窗h2(圖1b中繪示1個)。多個第一接觸窗h1是分別對應(yīng)于接觸摻雜區(qū)152的位置，而第二接觸窗h2是對應(yīng)于過渡區(qū)t1內(nèi)的p型阱區(qū)113的位置。也就是說，在尚未形成源極導(dǎo)電層156之前，部分接觸摻雜區(qū)152以及部分源極區(qū)151會通過第一接觸窗h1被暴露于漂移層11的表面11a上，而部分p型阱區(qū)113會通過第二接觸窗h2被暴露于漂移層11的表面11a上。

源極導(dǎo)電層156覆蓋于介電層155上，并由元件區(qū)ar延伸至過渡區(qū)t1內(nèi)。源極導(dǎo)電層156是通過第一接觸窗h1和每一個源極區(qū)151以及每一個接觸摻雜區(qū)152電性連接。另外，源極導(dǎo)電層156通過第二接觸窗h2接觸漂移層11的表面，并和位于過渡區(qū)t1內(nèi)的p型阱區(qū)113電性連接。

須說明的是，延伸到過渡區(qū)t1的部分源極導(dǎo)電層156會覆蓋于隔離層14上，并和浮接電極層13部分重疊。然而，源極導(dǎo)電層156并未和浮接電極層13接觸，而是通過隔離層14與浮接電極層13電性絕緣。

源極導(dǎo)電層156延伸至過渡區(qū)t1并超過p型阱區(qū)113。具體而言，源極導(dǎo)電層156的末端156e靠近過渡區(qū)t1與終止區(qū)t2的交界。在本實施例中， 源極導(dǎo)電層156的末端156e所在的垂直平面是位于過渡區(qū)t1內(nèi)的p型摻雜柱111p與終止區(qū)t2內(nèi)的第一p型摻雜柱112a之間。

在一實施例中，源極導(dǎo)電層156可選自由鈦、鉑、鎢、鎳、鉻、鉬、錫及其金屬硅化物所組成的群組其中的一種。

如圖1b所示，部分浮接電極層13并未和源極導(dǎo)電層156重疊，并位于終止區(qū)t2內(nèi)。因此，由源極導(dǎo)電層156的末端156e至浮接電極層13的末端13e的距離l，即為浮接電極層13突出于源極導(dǎo)電層156的長度。

須說明的是，當(dāng)超結(jié)半導(dǎo)體元件1被施加反向偏壓而處于關(guān)斷狀態(tài)時，由于浮接電極層13會與源極導(dǎo)電層156的電壓相互耦合，而可擴(kuò)大終止區(qū)t2內(nèi)的電場分布的范圍，從而增加超結(jié)半導(dǎo)體元件1的擊穿電壓。

若浮接電極層13的末端13e太靠近過渡區(qū)t1，電場被延伸的范圍太小，無法有效地提升超結(jié)半導(dǎo)體元件1的擊穿電壓。

此外，終止區(qū)t2中靠近浮接電極層13的末端13e的區(qū)域的電場強(qiáng)度也會因浮接電極層13與源極導(dǎo)電層156的電壓耦合效應(yīng)而增強(qiáng)。因此，若浮接電極層13的末端13e太深入終止區(qū)t2，也就是浮接電極層13的末端13e距離終止區(qū)t2與過渡區(qū)t1的交界太遠(yuǎn)時，當(dāng)超結(jié)半導(dǎo)體元件在操作過程中，反而容易使靠近浮接電極層13的末端13e下方的終止區(qū)t2被擊穿，從而降低超結(jié)半導(dǎo)體元件的耐壓程度。

據(jù)此，在一實施例中，浮接電極層13的末端13e所在的垂直平面是位于第一p型摻雜柱112a與第二p型摻雜柱112b之間，可避免在終止區(qū)t2被擊穿，并可提高超結(jié)半導(dǎo)體元件的擊穿電壓。

請參照圖3。圖3顯示浮接電極層突出于源極導(dǎo)電層的長度l與終止區(qū)寬度w之間的比值(l/w)與超結(jié)半導(dǎo)體元件的擊穿電壓的關(guān)系曲線圖。在圖3的實施例中，是在終止區(qū)t2的寬度大約33μm的條件下，模擬在不同的比值時，超結(jié)半導(dǎo)體元件的擊穿電壓。

如圖3所示，隨著比值增加，也就是浮接電極層13在終止區(qū)t2內(nèi)的長度l越大，超結(jié)半導(dǎo)體元件的擊穿電壓也隨之提高。當(dāng)比值大于0.3時，可有效地將擊穿電壓提高到超過660v。然而，當(dāng)比值超過0.75時，又會使擊穿電壓下降至600v以下。甚至當(dāng)比值大于0.95時，會使擊穿電壓下降至低于550v，且超結(jié)半導(dǎo)體元件會在終止區(qū)t2內(nèi)發(fā)生擊穿現(xiàn)象。

當(dāng)終止區(qū)t2的寬度w增加時，曲線的峰值也會向左偏移(shift)。因此，可根據(jù)超結(jié)半導(dǎo)體元件所應(yīng)用的領(lǐng)域及所需承受的電壓，來設(shè)計浮接電極層13位于終止區(qū)t2的長度l以及終止區(qū)t2的寬度w。

舉例而言，浮接電極層13突出于源極導(dǎo)電層156的長度l與終止區(qū)t2的寬度w的比值(l/w)可介于0.1至0.8之間，使超結(jié)半導(dǎo)體元件的擊穿電壓可大于660v，前述的比值大小可依據(jù)終止區(qū)t2的寬度w而決定。

另外，須說明的是，當(dāng)超結(jié)半導(dǎo)體元件未設(shè)置浮接電極層13時，場絕緣層12的厚度需至少2.5μm，才能避免終止區(qū)t2內(nèi)的電場強(qiáng)度過強(qiáng)而被擊穿。但在設(shè)置浮接電極層13之后，場絕緣層12的厚度可以降低至少一半。在本發(fā)明實施例中，場絕緣層12的厚度可介于0.6μm至2.0μm之間。

在一實施例中，在制造本發(fā)明實施例的超結(jié)半導(dǎo)體元件1時，浮接電極層13和元件區(qū)ar的柵極層154可在經(jīng)由沉積工藝及蝕刻工藝，而同步完成。據(jù)此，浮接電極層13和柵極層154由相同的材料，如：多晶硅構(gòu)成，且具有大致相同的厚度。相似地，隔離層14可和元件區(qū)ar的介電層155經(jīng)由沉積工藝及蝕刻工藝而同步完成。因此，隔離層14和介電層155的材料相同，且具有大致相同的厚度。

綜上所述，本發(fā)明所提供的超結(jié)半導(dǎo)體元件，通過設(shè)置延伸到終止區(qū)內(nèi)的浮接電極層，可擴(kuò)大終止區(qū)內(nèi)的電場分布范圍，從而提高超結(jié)半導(dǎo)體元件整體的擊穿電壓。相較于現(xiàn)有技術(shù)而言，本發(fā)明的超結(jié)半導(dǎo)體元件的浮接電極層結(jié)構(gòu)更簡單，卻仍可達(dá)到提高擊穿電壓的功效。

此外，由于浮接電極層和柵極層可同步形成，因此在制作本發(fā)明實施例的超結(jié)半導(dǎo)體元件時，不需要再額外新增其他的工藝步驟。因此，本發(fā)明實施例的超結(jié)半導(dǎo)體元件的工藝相較于先前技術(shù)而言更為簡單。

雖然本發(fā)明的實施例已公開如上，然本發(fā)明并不受限于上述實施例，任何所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明所公開的范圍內(nèi)，當(dāng)可作些許的更動與調(diào)整，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。