本發(fā)明涉及靜電防護(hù),尤其是涉及一種靜電防護(hù)電路及其可控硅整流器。
背景技術(shù):
隨著半導(dǎo)體工藝尺寸的不斷縮小以及面對(duì)日益復(fù)雜的應(yīng)用環(huán)境,集成電路(ic)受到靜電放電(esd)損壞的威脅越來(lái)越大。靜電放電過(guò)程的瞬態(tài)電流可以達(dá)到幾安培乃至數(shù)十安培,倘如果有相應(yīng)的esd防護(hù)措施或者防護(hù)不足,很容易造成芯片的永久性失效或者潛在性失效。對(duì)于汽車電子來(lái)說(shuō),這可能是以生命為代價(jià)的。據(jù)數(shù)據(jù)統(tǒng)計(jì),37%的ic失效是由于esd造成的,每年造成對(duì)半導(dǎo)體工業(yè)造成的損失以數(shù)十億美元計(jì)。因此提高ic的片上靜電防護(hù)能力對(duì)芯片的可靠性有著重大的意義。
esd防護(hù)器件在電路中作用是當(dāng)esd事件來(lái)臨時(shí),器件迅速導(dǎo)通以形成一個(gè)低阻放電通路來(lái)泄放esd電流,同時(shí)將器件上的電壓鉗制在一個(gè)較低的水平,以避免擊穿內(nèi)部芯片。而當(dāng)esd事件消失時(shí),此器件迅速關(guān)閉,處于一個(gè)高阻區(qū),以避免。對(duì)內(nèi)部電路造成影響。
典型esd器件的電流-電壓曲線如圖1所示。芯片正常工作時(shí),esd器件處于關(guān)閉狀態(tài),此時(shí)其等效狀態(tài)相當(dāng)于斷路;當(dāng)esd器件上的電壓逐漸增大到vt1之后,其開(kāi)始導(dǎo)通,并且隨著電流的增大,電壓開(kāi)始降低(稱其為回退效應(yīng),snapback);當(dāng)電壓達(dá)到保持電壓vh之后,電壓開(kāi)始緩慢上升,電流迅速增加,此時(shí)器件處于放電區(qū);當(dāng)電流繼續(xù)增大最終由于熱效應(yīng)導(dǎo)致器件二次擊穿時(shí),器件將永久失效。此時(shí)的電流it2稱作二次擊穿電流,是esd器件防護(hù)能力的標(biāo)志。在esd器件的設(shè)計(jì)過(guò)程中,vt1,vh以及it2都是一些重要的參數(shù)。首先要根據(jù)核心芯片的要求確定設(shè)計(jì)窗口,如圖1所示。vt1必須要小于芯片的擊穿電壓bv,這里的bv包括柵極擊穿電壓bvgs和漏極擊穿電壓bvds;同時(shí)為了避免閂鎖效應(yīng),vh必須要大于電源電壓vdd。此處的esd設(shè)計(jì)窗口定為[3.3v,9v]。
由于可控硅整流器(siliconcontrolledrectifier,scr)高效率的esd防護(hù)性能,其在esd防護(hù)中被廣泛采用。但是由于普通scr器件特性的固有缺陷,導(dǎo)致其不能直接用于汽車電子的esd防護(hù)。
具體來(lái)說(shuō),汽車電子常用的bcd工藝中的scr的iv特性由于較高的觸發(fā)電壓vt和極低的保持電壓vh使得其往往不能滿足汽車電子芯片的設(shè)計(jì)窗口,從而不能在汽車電子芯片中利用scr來(lái)做高效率的靜電防護(hù)。
cmos工藝中的scr結(jié)構(gòu)如圖2所示,在陽(yáng)極anode和陰極cathode之間形成一個(gè)p+/nw/pw/n+的四層結(jié)構(gòu),其中nw是n阱,pw是p阱,p+是p摻雜區(qū),n+是n摻雜區(qū)。這四層結(jié)構(gòu)構(gòu)成了兩個(gè)寄生的三極管,其等效電路如圖3所示。正是由于這兩個(gè)寄生的三極管構(gòu)成的正反饋環(huán)路,才使其具有極高的電流增益,為從陽(yáng)極到陰極的正向esd脈沖提供防護(hù)。
當(dāng)陽(yáng)極上出現(xiàn)足夠高的esd脈沖時(shí),nw/pw構(gòu)成的pn結(jié)被反向擊穿,產(chǎn)生電流,當(dāng)n阱電阻上的電壓值大于p+/nw結(jié)的導(dǎo)通電壓0.7v時(shí),寄生的pnp管導(dǎo)通。隨著電流的增加,pw與n+(kn端)之間的電壓逐漸增大,當(dāng)其達(dá)到pw/n+結(jié)的正向?qū)妷?.7v時(shí),寄生的npn管此時(shí)也導(dǎo)通,兩個(gè)三極管構(gòu)成一個(gè)正反饋環(huán)路,scr結(jié)構(gòu)開(kāi)啟。此時(shí),陽(yáng)極電壓從觸發(fā)電壓vt1開(kāi)始下降,進(jìn)入一個(gè)回溯階段,經(jīng)過(guò)此負(fù)阻區(qū)之后,陽(yáng)極電壓達(dá)到保持電壓vh,scr由此進(jìn)入平穩(wěn)的放電區(qū),從而有效釋放esd電流,直到器件因熱效應(yīng)被二次擊穿。
但是此處的scr的擊穿電壓是由nw/pw構(gòu)成的pn結(jié)的擊穿電壓決定的,在0.35umbcd工藝中,nw/pw結(jié)的擊穿電壓高達(dá)40v,顯然不適用于擊穿電壓為9v的內(nèi)部芯片中。即便是采用在nw/pw上覆蓋一層n+采用nmos觸發(fā)的scr以及襯底觸發(fā)scr也只能將scr的vt1降到10v左右,其器件參數(shù)也不易于調(diào)整,難以滿足應(yīng)用要求。
技術(shù)實(shí)現(xiàn)要素:
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種用于靜電防護(hù)的可控硅整流器,可以一并實(shí)現(xiàn)觸發(fā)電壓和保持電壓的可調(diào)節(jié)性。
本發(fā)明還提出一種使用可控硅整流器的靜電防護(hù)電路。
本發(fā)明所提出的用于靜電防護(hù)的可控硅整流器包括襯底、深埋層、第一類型 阱區(qū)、第二類型阱區(qū)、第一類型摻雜區(qū)和第二類型摻雜區(qū)。深埋層位于該襯底之上。第一類型阱區(qū)位于該深埋層之上,包括互相間隔的第一子阱區(qū)和第二子阱區(qū)。第二類型阱區(qū)位于該深埋層之上且介于該第一子阱區(qū)和該第二子阱區(qū)之間以將該第一子阱區(qū)和該第二子阱區(qū)隔離,其中該第二類型阱區(qū)的橫向尺寸與該可控硅整流器的觸發(fā)電壓和保持電壓關(guān)聯(lián)。第一類型摻雜區(qū)位于該第一類型阱區(qū)的表面,包括第一摻雜區(qū)、第二摻雜區(qū)、第三摻雜區(qū)和第四摻雜區(qū),該第一摻雜區(qū)和該第二摻雜區(qū)位于該第一類型阱區(qū)的表面的兩側(cè),該第三摻雜區(qū)和該第四摻雜區(qū)分別與該第二類型阱區(qū)的頂部?jī)蓚?cè)相鄰。第二類型摻雜區(qū)位于該第一類型阱區(qū)的表面,包括第五摻雜區(qū)和第六摻雜區(qū),該第五摻雜區(qū)間隔地位于該第一摻雜區(qū)和該第三摻雜區(qū)之間,該第六摻雜區(qū)間隔地位于該第二摻雜區(qū)和該第四摻雜區(qū)之間。
在本發(fā)明的一實(shí)施例中,上述的可控硅整流器還包括場(chǎng)氧化層,分別覆蓋該第一摻雜區(qū)和該第五摻雜區(qū)之間、該第五摻雜區(qū)和該第三摻雜區(qū)之間,該第四摻雜區(qū)和該第六摻雜區(qū)之間、該第六摻雜區(qū)和該第二摻雜區(qū)之間的第一類型阱區(qū)的表面,以及覆蓋該第二類型阱區(qū)的表面。
在本發(fā)明的一實(shí)施例中,該第一摻雜區(qū)和該第五摻雜區(qū)連接該可控硅整流器的陽(yáng)極端和陰極端之一,該第六摻雜區(qū)和該第四摻雜區(qū)連接該可控硅整流器的陽(yáng)極端和陰極端之一。
在本發(fā)明的一實(shí)施例中,該第一類型阱區(qū)為p阱,該第二類型阱區(qū)為n阱,第一類型摻雜區(qū)為p型摻雜區(qū),該第二類型摻雜區(qū)n型摻雜區(qū)。
在本發(fā)明的一實(shí)施例中,該第一類型阱區(qū)為n阱,該第二類型阱區(qū)為p阱,第一類型摻雜區(qū)為n型摻雜區(qū),該第二類型摻雜區(qū)p型摻雜區(qū)。
在本發(fā)明的一實(shí)施例中,該襯底為p型襯底,該深埋層為n型深埋層。
在本發(fā)明的一實(shí)施例中,該襯底為n型襯底,該深埋層為p型深埋層。
在本發(fā)明的一實(shí)施例中,該第二類型阱區(qū)的橫向尺寸與該可控硅整流器的觸發(fā)電壓滿足如下公式:
本發(fā)明還提出一種靜電防護(hù)電路,包括如上所述的可控硅整流器,該可控硅整流器連接在兩電壓端之間。
在本發(fā)明的一實(shí)施例中,上述的靜電防護(hù)電路還包括二極管,連接在輸入 /輸出端口與該電壓端之間。
本發(fā)明由于采用以上技術(shù)方案,能夠?qū)崿F(xiàn)較低的觸發(fā)電壓以及足夠高的保持電壓,并且觸發(fā)電壓和保持電壓均可調(diào)。使得在普通bcd工藝下,可控硅整流器也可以滿足芯片的esd設(shè)計(jì)窗口,并且用于芯片的全芯片esd防護(hù)。
附圖說(shuō)明
為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂,以下結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式作詳細(xì)說(shuō)明,其中:
圖1是典型的esd防護(hù)器件的電流-電壓回退曲線。
圖2是已知的可控硅整流器的半導(dǎo)體結(jié)構(gòu)剖面圖。
圖3是圖2所示可控硅整流器的等效電路圖。
圖4是本發(fā)明一實(shí)施例的可控硅整流器半導(dǎo)體結(jié)構(gòu)的剖面圖。
圖5是圖4所示可控硅整流器的直流仿真結(jié)果。
圖6是圖4所示可控硅整流器的瞬態(tài)仿真結(jié)果。
圖7是本發(fā)明另一實(shí)施例的可控硅整流器半導(dǎo)體結(jié)構(gòu)的剖面圖。
圖8是本發(fā)明另一實(shí)施例的可控硅整流器半導(dǎo)體結(jié)構(gòu)的剖面圖。
圖9是本發(fā)明一實(shí)施例的全芯片靜電防護(hù)電路的基本結(jié)構(gòu)。
具體實(shí)施方式
本發(fā)明的實(shí)施例描述用于靜電防護(hù)(esd)的可控硅整流器。為了克服傳統(tǒng)可控硅整流器的固有缺陷,實(shí)現(xiàn)可調(diào)的觸發(fā)電壓和保持,同時(shí)提供高效率的esd防護(hù),本發(fā)明的實(shí)施例描述一種雙向可控硅整流器。
圖4是本發(fā)明一實(shí)施例的可控硅整流器半導(dǎo)體結(jié)構(gòu)的剖面圖。參考圖4所示,如圖4所示,本實(shí)施例的可控硅整流器400可包括襯底401、深埋層(buriedlayer)402、第一類型阱區(qū)403、第二類型阱區(qū)404、第一類型摻雜區(qū)405、第二類型摻雜區(qū)406以及場(chǎng)氧化層407。深埋層401位于襯底之上。第一類型阱區(qū)403和第二類型阱區(qū)404均位于深埋層402之上。第一類型阱區(qū)403包括互相間隔的第一子阱區(qū)403a和第二子阱區(qū)403b。第二類型阱區(qū)404則介于第一子阱區(qū)403a和第二子阱區(qū)403b之間以將二者隔離。在本實(shí)施例中,第一類型阱區(qū)403例如是p阱, 而第二類型阱區(qū)404例如是n阱。
第一類型摻雜區(qū)405和第二類型摻雜區(qū)406均位于第一類型阱區(qū)403的表面。第一類型摻雜區(qū)405可包括第一摻雜區(qū)405a、第二摻雜區(qū)405b、第三摻雜區(qū)405c和第四摻雜區(qū)405d。第一摻雜區(qū)405a和第二摻雜區(qū)405b位于第一類型阱區(qū)403的表面的兩側(cè)。第三摻雜區(qū)405c和第四摻雜區(qū)405d分別與第二類型阱區(qū)404的頂部?jī)蓚?cè)相鄰。第二類型摻雜區(qū)406包括第五摻雜區(qū)406a和第六摻雜區(qū)406b。第五摻雜區(qū)406a間隔地位于第一摻雜區(qū)405a和第三摻雜區(qū)405c之間,第六摻雜區(qū)406b間隔地位于第二摻雜區(qū)405b和第四摻雜區(qū)405d之間。在本實(shí)施例中,第一摻雜區(qū)405a、第二摻雜區(qū)405b、第三摻雜區(qū)405c和第四摻雜區(qū)405d例如是p摻雜區(qū),在圖中以p+表示。相對(duì)的,第五摻雜區(qū)406a和第六摻雜區(qū)406b例如是n摻雜區(qū),在圖中以n+表示。
場(chǎng)氧化層(fieldoxide)407分別覆蓋第一摻雜區(qū)405a和第五摻雜區(qū)406a之間、第五摻雜區(qū)406a和第三摻雜區(qū)405c之間,第四摻雜區(qū)405d和第六摻雜區(qū)406b之間、第六摻雜區(qū)406b和第二摻雜區(qū)405b之間的第一類型阱區(qū)405的表面,以及覆蓋該第二類型阱區(qū)406的表面。
另外,第一摻雜區(qū)405a和第五摻雜區(qū)406a連接可控硅整流器400的陽(yáng)極端anode,第六摻雜區(qū)406b和第四摻雜區(qū)405b連接可控硅整流器400陰極端cathode。當(dāng)然,由于可控硅整流器400的對(duì)稱性,相反的連接,第一摻雜區(qū)405a和第五摻雜區(qū)406a連接可控硅整流器400的陰極端cathode,第六摻雜區(qū)406b和第四摻雜區(qū)405b連接可控硅整流器400的陽(yáng)極端anode也是可行的。
在本實(shí)施例中,襯底401選用的是p型襯底。相應(yīng)地,深埋層402選用的是n型深埋層(bnl)。
在本實(shí)施例中,利用了半導(dǎo)體中的穿通效應(yīng)(punch-through)而在兩個(gè)第一類型的子阱區(qū)403a、403b之間加入不同類型的第二類型阱區(qū)404。穿通效應(yīng)是場(chǎng)效應(yīng)晶體管的源結(jié)與漏結(jié)的耗盡區(qū)相連通的一種現(xiàn)象。這種效應(yīng)是在小尺寸場(chǎng)效應(yīng)晶體管中有可能發(fā)生的一種效應(yīng),因此也往往就是限制mosfet尺寸縮小的一種重要的因素。這是vlsi中很值得重視的一個(gè)問(wèn)題,當(dāng)溝道一穿通,就使源-漏間的勢(shì)壘顯著降低,則從源往溝道即注入大量載流子,并漂移通過(guò)源-漏間的空間電荷區(qū)、形成一股很大的電流。穿通效應(yīng)是半導(dǎo)體領(lǐng)域中通常不希 望出現(xiàn)的效應(yīng),但是本實(shí)施例中引入了穿通效應(yīng),卻得到意料不到的技術(shù)效果,即第二類型阱區(qū)404的橫向尺寸la與可控硅整流器400的觸發(fā)電壓和保持電壓關(guān)聯(lián),因此修改la的大小可以實(shí)現(xiàn)保持電壓和觸發(fā)電壓的調(diào)節(jié)。
圖5是圖4所示可控硅整流器的直流仿真結(jié)果。參考圖5所示,其可以作為一種理想的高壓電路io端口的esd防護(hù)器件,而且其保持電壓vh和觸發(fā)電壓vt1可以通過(guò)調(diào)節(jié)la來(lái)實(shí)現(xiàn)。因此將本實(shí)施例的可控硅整流器稱為穿通型雙向可控硅整流器。此可控硅整流器的觸發(fā)電壓均可以根據(jù)下式來(lái)調(diào)節(jié):
上式中,q為電子電荷,na為寬度為la的區(qū)域內(nèi)的阱摻雜濃度,εs為硅的介電常數(shù)。并且,也可以通過(guò)調(diào)整la來(lái)實(shí)現(xiàn)可控硅整流器的保持電壓vh的微調(diào)。
圖6是圖4所示可控硅整流器的瞬態(tài)仿真結(jié)果,圖6中l(wèi)=3,結(jié)果顯示可控硅整流器的保持電壓為vh=11v,觸發(fā)電壓為12v,完全滿足高壓電路的柵極esd設(shè)計(jì)窗口,并且保證了足夠低的觸發(fā)電壓vt1。
圖7是本發(fā)明另一實(shí)施例的可控硅整流器半導(dǎo)體結(jié)構(gòu)的剖面圖。參考圖7所示,本實(shí)施例中,第一類型阱區(qū)403例如是n阱,而第二類型阱區(qū)404例如是p阱。第一摻雜區(qū)405a、第二摻雜區(qū)405b、第三摻雜區(qū)405c和第四摻雜區(qū)405d例如是n摻雜區(qū),在圖中以n+表示。相對(duì)的,第五摻雜區(qū)406a和第六摻雜區(qū)406b例如是p摻雜區(qū),在圖中以p+表示。本實(shí)施例中深埋層402不再需要,因?yàn)樯盥駥拥囊粋€(gè)重要功能是隔離,此時(shí)由于第一類型阱區(qū)403換成n阱,若在加上深埋層402,那么第一子阱區(qū)403a和第二子阱區(qū)403b將會(huì)短接到一起。
圖8是本發(fā)明另一實(shí)施例的可控硅整流器半導(dǎo)體結(jié)構(gòu)的剖面圖。參考圖8所示,在本實(shí)施例中,襯底401選用的是n型襯底。相應(yīng)地,深埋層402選用的是p型深埋層(bpl)。
圖9是本發(fā)明一實(shí)施例的全芯片靜電防護(hù)電路的基本結(jié)構(gòu)。參考圖9所示,靜電防護(hù)電路900包括雙向可控硅整流器920,雙向可控硅整流器920連接在有正負(fù)電壓信號(hào)的io和-vdd之間。此處的雙向可控硅整流器920可采用前文描述的可控硅整流器400。另外,這里在vdd和-vdd之間還采用了power-clamp作為電源之間的防護(hù)。
本發(fā)明的上述實(shí)施例能夠?qū)崿F(xiàn)較低的觸發(fā)電壓(低于芯片的擊穿電壓bv)以及足夠高的保持電壓(高于芯片的電源電壓以防止閂鎖效應(yīng)),并且觸發(fā)電壓vt1和保持電壓vh均可調(diào),并作為具有正負(fù)電壓信號(hào)io的esd防護(hù)。使得在普通bcd工藝下,可控硅整流器也可以滿足芯片的esd設(shè)計(jì)窗口,并且用于芯片的全芯片esd防護(hù)。
雖然本發(fā)明已以較佳實(shí)施例揭示如上,然其并非用以限定本發(fā)明,任何本領(lǐng)域技術(shù)人員,在不脫離本發(fā)明的精神和范圍內(nèi),當(dāng)可作些許的修改和完善,因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書(shū)所界定的為準(zhǔn)。