本發(fā)明涉及顯示技術領域，特別是涉及一種驅動薄膜晶體管、像素電路及顯示裝置。

背景技術：

有機發(fā)光二極管OLED是主動發(fā)光器件。相比現(xiàn)在主流的平板顯示技術LCD，其具有高對比度、廣視角、低功耗、體積薄等諸多優(yōu)點，有望成為繼LCD之后的下一代平板顯示技術。其中，有源矩陣有機發(fā)光二極管AMOLED是OLED中研發(fā)的熱點。

在AMOLED中，隨著每英寸所擁有的像素數(shù)目PPI的增加，像素電路所需的工作電流減小，故需要驅動薄膜晶體管DTFT的開啟電流Ion減小，同時開關薄膜晶體管STFT的特性仍需要保持快速的充電速率，難以通過一次光刻同時達到上述要求。在像素電路的版圖設計上，因PPI的增大，像素周期pitch減小，長度L相對寬度W增大，反而使得W/L增大，難以從版圖設計的角度使DTFT的Ion減小。從工藝條件上，若減小寬度W，那么DTFT溝道區(qū)寬度方向上多晶硅晶粒個數(shù)減少，造成載流子遷移率的不均勻，故也難以通過減小寬度W達到降低Ion的目的。

目前業(yè)界一般的做法為：通過在DTFT與STFT區(qū)域沉積不同厚度的鈍化層，利用鈍化層對TFT溝道區(qū)的補償作用，得到DTFT和STFT不同的S因子。但是這種做法缺點是：需要再沉積一層鈍化層，需增加一次光照流程，工藝復雜。

技術實現(xiàn)要素：

基于此，有必要針對現(xiàn)有技術中像素電路需沉積鈍化層導致工藝復雜的問題，提供一種可適用于不需要沉積鈍化層的像素電路的驅動薄膜晶體管。

一種驅動薄膜晶體管，包括：

半導體層，具有溝道區(qū)、源極區(qū)以及漏極區(qū)；

源極，與所述源極區(qū)接觸；

漏極，與所述漏極區(qū)接觸；

柵極，

以及絕緣層，用于絕緣所述柵極與所述半導體層；

所述半導體層的溝道區(qū)中設有用于阻礙載流子遷移的通孔；所述通孔貫穿所述半導體層；

或，所述半導體層的溝道區(qū)的外邊緣設有用于阻礙載流子遷移的凹凸結構。

上述驅動薄膜晶體管，由于半導體層設置有通孔或者凹凸結構，從而阻礙載流子的遷移，使像素電路中的驅動薄膜晶體管的開啟電流Ion減小，但不影響同一像素電路中開關薄膜晶體管STFT保持快速的充電速率，進而可使像素電路所需的工作電流減小，增加PPI。

在其中一個實施例中，所述通孔為圓孔。

在其中一個實施例中，所述通孔的直徑占所述溝道區(qū)寬度的三分之一到二分之一

在其中一個實施例中，所述通孔的個數(shù)至少為3個。

在其中一個實施例中，所述通孔均勻分布在所述溝道區(qū)中。

在其中一個實施例中，所述半導體層的外邊緣呈鋸齒狀。

在其中一個實施例中，所述半導體層的外邊緣呈波浪狀。

在其中一個實施例中，所述半導體層為低溫多晶硅層。

本發(fā)明還提供了一種像素電路，該像素電路包括有機發(fā)光單元、開關薄膜晶體管、驅動薄膜晶體管、以及存儲電容，其中，所述驅動薄膜晶體管為本發(fā)明所提供的驅動薄膜晶體管。

上述像素電路，由于采用本發(fā)明所提供的驅動薄膜晶體管，不需要另外沉積鈍化層，即可使驅動薄膜晶體管的開啟電流Ion減小，但不影響像素電路中開關薄膜晶體管STFT保持快速的充電速率，從而使上述像素電路的制備工藝簡單。

本發(fā)明還提供了一種顯示裝置，該顯示裝置包括本發(fā)明所提供的像素電路。

上述顯示裝置，由于采用本發(fā)明所提供的像素電路，故可使PPI增加。

附圖說明

圖1為本發(fā)明實施例一的驅動薄膜晶體管的截面示意圖。

圖2為本發(fā)明實施例一的驅動薄膜晶體管的半導體層的局部平面示意圖。

圖3為本發(fā)明實施例二的驅動薄膜晶體管的半導體層的局部平面示意圖。

圖4為本發(fā)明實施例三的驅動薄膜晶體管的半導體層的局部平面示意圖。

圖5為本發(fā)明一實施例的像素電路的電路結構示意圖。

具體實施方式

為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

參見圖1，本發(fā)明實施例一的驅動薄膜晶體管100，包括半導體層110、源極120、漏極130、柵極140、以及絕緣層150。

在實際制備過程中，一般還包括基底101，在基底101上沉積各層形成驅動薄膜晶體管100。在本實施例中，基底101為柔性襯底。

其中，半導體層110具有溝道區(qū)111、源極區(qū)112以及漏極區(qū)113。其中溝道區(qū)111與柵極140對應設置，源極區(qū)112與源極120對應設置，漏極區(qū)113與漏極130對應設置；源極區(qū)112和漏極區(qū)113分別位于溝道區(qū)111的兩側。

半導體層110為圖形層，即半導體層110并不完全覆蓋基底101，而是在基底101的部分區(qū)域上覆蓋半導體層110，還有部分區(qū)域未被半導體層110覆蓋。

半導體層110的材料一般選自多晶硅、非晶硅、或氧化銦鎵鋅IGZO。當然，并不限于上述材料。更優(yōu)選地，半導體層110為低溫多晶硅(Low Temperature Poly-Silicon，簡稱LTPS)層，這樣薄膜晶體管整體具有更優(yōu)的電性能。半導體層110的厚度一般為10-100nm。

其中，柵極140、源極120與漏極130也均為圖形層。柵極140覆蓋在對應半導體層110的溝道區(qū)111的區(qū)域；源極120覆蓋在對應半導體層110的源極區(qū)112的部分，并與源極區(qū)112接觸；漏極130覆蓋在對應半導體層110的漏極區(qū) 113的部分，并與漏極區(qū)113接觸。

柵極140一般采用金屬鉻、鉻的合金、金屬鈦、金屬鉬、金屬鋁或鋁合金制作而成。優(yōu)選地，柵極140采用金屬鈦、金屬鉬或鋁鉬合金制成。源極120與漏極130一般采用金屬鉻、鉻的合金、金屬鈦、鋁或鋁合金制作而成。優(yōu)選地，源極120與漏極130采用金屬鈦或鋁鉬合金制成。

其中，絕緣層150的作用是將柵極140和半導體層110之間隔開使兩者絕緣。絕緣層150的材料選自二氧化硅、氮化硅、或氮氧化硅。絕緣層150一般的厚度為10-300nm。

在本實施例中，驅動薄膜晶體管100還包括緩沖層102和平坦化層160。具體地，在基底101上沉積緩沖層102，在緩沖層102上沉積半導體層110，在半導體層110上沉積絕緣層150，在絕緣層150上沉積柵極140，在柵極140上沉積平坦化層160，在平坦化層160上形成源極120及漏極130。

其中，緩沖層102的作用是保護半導體層110，避免其它雜質擴散到半導體層110內。緩沖層102的材料選自二氧化硅、氮化硅。當然，在某些情況下，也可以不設置緩沖層102。

其中，平坦化層160的作用是，在柵極140與源極120及漏極130之間形成絕緣隔絕。平坦化層160為電絕緣層。平坦化層160的材料選自二氧化硅、氮化硅、氮氧化硅或聚酰亞胺PI、聚對苯二甲酸乙二醇酯PET等有機絕緣材料。平坦化層160的材料可以與絕緣層150的材料相同，也可以不相同。在本實施例中，平坦化層160的材料與絕緣層150的材料不相同。

為了確保源極120及漏極130與半導體層110接觸，驅動薄膜晶體管100設有貫通平坦化層160和絕緣層150的過孔；源極120及漏極130通過過孔與半導體層300相接觸。具體地，源極120及漏極130的截面大致呈T型，其包括位于平坦化層160之上的極部以及連接極部和半導體層110的連接部。連接部位于過孔內，也即源極120及漏極130的連接部分別穿過過孔與半導體層110的源極區(qū)112及漏極區(qū)113相接觸。

當然，本發(fā)明中半導體層、柵極、源極、漏極的空間排布并不局限于上述結構，還可以是其它結構。例如在基底上沉積柵極，在柵極上沉積絕緣層，在 絕緣層上沉積半導體層，在半導體層上形成源極和漏極。

結合圖1參見圖2，在本實施例中，半導體層110的溝道區(qū)111中還設有用于阻礙載流子遷移的通孔115；通115孔貫穿半導體層110，也即通孔115的深度與半導體層110的厚度相同。

在本實施例中，通孔115為圓孔。也就是說，通孔115在半導體層110的表面的開口為圓形。具體地，通孔115的直徑占溝道區(qū)111寬度的三分之一到二分之一。這樣得到驅動薄膜晶體管100性能較優(yōu)。當然，通孔115的直徑并不局限于上述范圍。

當然，通孔115并不局限于圓孔，還可以是方孔、橢圓孔、正多邊形孔，亦或不規(guī)則孔。

在本實施例中，通孔115的個數(shù)至少為3個。這樣可以進一步阻礙載流子遷移。更進一步地，通孔115均勻分布在半導體層110的溝道區(qū)111中。

本實施例的驅動薄膜晶體管在沉積半導體層時，通過單縫掩膜板形成通孔，通孔可以使得驅動薄膜晶體管的有效寬度減小，且通孔的存在對載流子的遷移有阻礙作用，使得載流子遷移率降低，最終使得驅動薄膜晶體管的開啟電流減小。在驅動薄膜晶體管的半導體層設置通孔，在制作像素電路時，在沉積半導體層時，只需要在驅動薄膜晶體管半導體層的對應區(qū)域設置通孔，而開關薄膜晶體管半導體層的對應區(qū)域并不會受影響，故通孔不會影響與開關薄膜晶體管同時實施，也不對開關薄膜晶體管特性造成影響。在不增加光照次數(shù)的情況下，可使驅動薄膜晶體管的工作電流減小，但開關薄膜晶體管仍保持快速充電速率，可滿足高PPI分辨率的要求。

參見圖3，圖3為本發(fā)明實施例二的驅動薄膜晶體管100的半導體層110的局部平面示意圖。實施例二與實施例一基本相同，與實施例一所不同的是，實施例二中的半導體層110不具有通孔，而是半導體層110的溝道區(qū)的外邊緣設有用于阻礙載流子遷移的凹凸結構。

在本實施例中，所述半導體層110的溝道區(qū)的外邊緣呈鋸齒狀。具體地，鋸齒狀中的齒牙可以是相同的，也可以是不同的，其排列可以規(guī)律的，也可以是不規(guī)律。

參見圖4，圖4為本發(fā)明實施例三的驅動薄膜晶體管100的半導體層的局部平面示意圖。實施例三與實施例二基本相同，與實施例二所不同的是，半導體層110的溝道區(qū)的外邊緣呈波浪狀。

當然，凹凸結構并不局限于鋸齒狀或波浪狀，還可以是其它凹凸不平的形狀，例如半導體層110的外邊緣呈毛刺狀，又例如半導體層110的外邊緣部分呈鋸齒狀，部分呈波浪狀。

本發(fā)明還提供了一種像素電路。

參見圖5，一種像素電路500包括有機發(fā)光單元400、開關薄膜晶體管200、驅動薄膜晶體管100、以及存儲電容300，其中，所述驅動薄膜晶體管100為本發(fā)明所提供的驅動薄膜晶體管100。

開關薄膜晶體管200被掃描線所輸入的掃描信號啟動后，存儲電容300被充能以存儲該數(shù)據(jù)信號。當開關薄膜晶體管200被關閉時，驅動薄膜晶體管100被存儲電容300的數(shù)據(jù)信號所控制，且一驅動電流對應該數(shù)據(jù)信號被驅動薄膜晶體管100提供至有機發(fā)光單元400。

上述像素電路，由于在驅動薄膜晶體管的半導體層設置通孔或凹凸結構，故在制作像素電路時，開關薄膜晶體管半導體層的對應區(qū)域并不會受影響，故不會影響與開關薄膜晶體管的同時實施，也不對開關薄膜晶體管特性造成影響。在不增加光照次數(shù)的情況下，即不需要另外沉積鈍化層，可使驅動薄膜晶體管的工作電流減小，但開關薄膜晶體管仍保持快速充電速率，可滿足高PPI分辨率的要求，并且上述像素電路的制備工藝簡單。

本發(fā)明還提供了一種顯示裝置，該顯示裝置包括本發(fā)明所提供的像素電路。

上述顯示裝置，由于采用本發(fā)明所提供的像素電路，故可使PPI增加。

以上所述實施例的各技術特征可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術特征所有可能的組合都進行描述，然而，只要這些技術特征的組合不存在矛盾，都應當認為是本說明書記載的范圍。

以上所述實施例僅表達了本發(fā)明的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對發(fā)明專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本發(fā)明構思的前提下，還可以做出若干變形和改 進，這些都屬于本發(fā)明的保護范圍。因此，本發(fā)明專利的保護范圍應以所附權利要求為準。