本發(fā)明涉及一種封裝方法，尤其涉及一種射頻芯片的封裝方法。

背景技術(shù)：

隨著無(wú)線通信技術(shù)的發(fā)展，各種先進(jìn)的無(wú)線技術(shù)標(biāo)準(zhǔn)正在不斷的被發(fā)展和使用，同時(shí)更多的無(wú)線服務(wù)被集成到各種智能設(shè)備中，這對(duì)射頻前端設(shè)計(jì)提出了更高的性能要求。在射頻前端設(shè)計(jì)中，射頻功率開(kāi)關(guān)作為一個(gè)重要的模塊，其起著至關(guān)重要的作用。射頻功率開(kāi)關(guān)主要用于控制射頻信號(hào)傳輸路徑及信號(hào)大小，因此，它的性能好壞直接決定了射頻信號(hào)的質(zhì)量。

在射頻功率開(kāi)關(guān)芯片各種性能指標(biāo)中，隔離度是其重要的性能指標(biāo)之一。隔離度定義為本振或射頻信號(hào)泄漏到其他端口的功率與輸入功率之比。隔離度越好，表明信號(hào)泄露到其他端口越少，從而信號(hào)質(zhì)量越好。

此外，隨著半導(dǎo)體技術(shù)的不斷發(fā)展，射頻芯片越來(lái)越集成化，小型化，這勢(shì)必導(dǎo)致芯片的引腳數(shù)增多，引腳間距減小。通常，射頻開(kāi)關(guān)芯片存在多個(gè)輸入輸出引腳，每個(gè)引腳端口都要求有較高的隔離度。由于芯片每個(gè)引腳是通過(guò)金屬導(dǎo)線(或稱為鍵合線)連接到芯片外部，金屬導(dǎo)線具有寄生電感特性，因此，金屬導(dǎo)線之間存在互感。當(dāng)信號(hào)處于高頻時(shí)，金屬導(dǎo)線的寄生電感不可忽略，金屬導(dǎo)線會(huì)向外 產(chǎn)生磁力線，使得金屬導(dǎo)線之間存在著電磁干擾，從而影響和干擾芯片內(nèi)部的信號(hào)傳輸路徑，使得功率通過(guò)泄漏路徑耦合至其他端口，降低了射頻芯片各個(gè)端口隔離度性能。為了解決上述問(wèn)題，本發(fā)明提供一種封裝設(shè)計(jì)方法，可以減小金屬導(dǎo)線之間的耦合，提高芯片隔離度。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的主要技術(shù)問(wèn)題是提供一種射頻芯片封裝設(shè)計(jì)方法，解決傳統(tǒng)封裝設(shè)計(jì)中芯片隔離度不高的問(wèn)題。

為了解決上述的技術(shù)問(wèn)題，本發(fā)明提供了一種提高射頻芯片隔離度的封裝方法，包括封裝基板或者封裝外殼，金屬導(dǎo)線和待封裝芯片；所述待封裝芯片的引腳通過(guò)金屬導(dǎo)線連接到所對(duì)應(yīng)的封裝基板節(jié)點(diǎn)或封裝外殼的引腳上；

所述待封裝芯片引腳中的任意兩個(gè)相鄰引腳：第一引腳和第二引腳；第一引腳通過(guò)第一金屬導(dǎo)線連接到封裝基板的第一節(jié)點(diǎn)上或者封裝外殼第一引腳上，第二引腳通過(guò)第二金屬導(dǎo)線連接到封裝基板的第二節(jié)點(diǎn)上或者封裝外殼第二引腳上；并且，

所述第一引腳和第二引腳之間插入第三引腳和第四引腳，第三引腳、第四引腳分別通過(guò)第三金屬導(dǎo)線、第四金屬導(dǎo)線與片外地線引腳相連；所述片外地線引腳位于封裝基板的節(jié)點(diǎn)或者封裝外殼引腳上。

在一較佳實(shí)施例中：所述第三引腳與第四C2引腳在待封裝芯片中通過(guò)金屬互連線連接。

在一較佳實(shí)施例中：所述第三金屬導(dǎo)線空間高度高于第四金屬 導(dǎo)線，或者第三金屬導(dǎo)線空間高度低于第四金屬導(dǎo)線，從而形成一個(gè)閉合地環(huán)。

相較于現(xiàn)有技術(shù)，本發(fā)明的技術(shù)方案具備以下有益效果：

本發(fā)明提出的一種提高射頻芯片隔離度的封裝方法，由于在第一引腳和第二引腳之間存在一個(gè)閉合的地線環(huán)，因此，第一引腳和第二引腳的金屬導(dǎo)線所產(chǎn)生的磁力線會(huì)終止于地線環(huán)，因而第一引腳的金屬導(dǎo)線的磁力線不會(huì)干擾第二引腳的金屬導(dǎo)線的信號(hào)，反之同理。所以，待封裝芯片的第一引腳和第二引腳相互不會(huì)泄露信號(hào)，其具有很高的隔離度性能。

附圖說(shuō)明

圖1為傳統(tǒng)射頻芯片的封裝方法圖；

圖2為本發(fā)明優(yōu)選實(shí)施例中提高射頻芯片隔離度的封裝方法圖。

具體實(shí)施方式

下文通過(guò)附圖和具體實(shí)施方式對(duì)本發(fā)明做進(jìn)一步說(shuō)明。

傳統(tǒng)芯片的封裝方法如圖1所示，待封裝芯片100上的任意兩個(gè)相鄰引腳A1和B1，引腳A1通過(guò)金屬導(dǎo)線102與片外節(jié)點(diǎn)104連接，引腳B1通過(guò)金屬導(dǎo)線101與片外節(jié)點(diǎn)103連接。片外節(jié)點(diǎn)可以是封裝基板的節(jié)點(diǎn)，也可以是封裝外殼的引腳。通常認(rèn)為，待封裝芯片100封裝中所用金屬導(dǎo)線存在著寄生電感；信號(hào)頻率較高時(shí)，金屬導(dǎo)線會(huì)向外產(chǎn)生電磁線，相連金屬導(dǎo)線的電磁線互相干擾，從而會(huì)影響 和干擾芯片內(nèi)部的信號(hào)傳輸路徑，使得功率通過(guò)泄漏路徑耦合至其他端口，降低了芯片隔離度性能。

為了解決以上問(wèn)題，本發(fā)明提出了一種提高射頻芯片隔離度的封裝方法，如圖2所示。待封裝芯片200具有兩個(gè)相鄰第一引腳A2和第二引腳B2，第一引腳A2通過(guò)第一金屬導(dǎo)線208連接到第一片外節(jié)點(diǎn)205，第二引腳B2通過(guò)第二金屬導(dǎo)線202連接到片外節(jié)點(diǎn)203，為了減小第一金屬導(dǎo)線208與第二金屬導(dǎo)線202的之間的互感，在第一引腳A2和第二引腳B2之間增加了第三引腳C1和第四引腳C2。其中第三引腳C1和第四引腳C2分別通過(guò)第三金屬導(dǎo)線206和第四金屬導(dǎo)線207共同連接到第二片外節(jié)點(diǎn)204，第二片外節(jié)點(diǎn)204是地線節(jié)點(diǎn)。第三金屬導(dǎo)線206和第四金屬導(dǎo)線207其封裝空間高度上必須有所差異，即第三金屬導(dǎo)線206的線弧高于第四金屬導(dǎo)線207或者第四金屬導(dǎo)線207線弧高于第三金屬導(dǎo)線206。這樣連接方式下，第三金屬導(dǎo)線206、第四金屬導(dǎo)線207和與之相連接的第三引腳C1和第四引腳C2之間形成了一個(gè)閉合的地線環(huán)。

采用本發(fā)明提出的封裝方法，由于在第一引腳A2和第二引腳B2之間存在一個(gè)閉合的地線環(huán)，因此，第二金屬導(dǎo)線208所產(chǎn)生的磁力線會(huì)終止于地線環(huán)，而第一金屬導(dǎo)線202所產(chǎn)生的磁力線也會(huì)終止于地線環(huán)，因而第二金屬導(dǎo)線208的磁力線不會(huì)干擾第一金屬導(dǎo)線202的信號(hào)，同理第一金屬導(dǎo)線202所產(chǎn)生的磁力線也不會(huì)干擾第二金屬導(dǎo)線208中的信號(hào)。所以，芯片引腳A2和B2相互不會(huì)泄露信號(hào)，其具有很高的隔離度性能。

因此，本發(fā)明通過(guò)在芯片中增加引腳從而形成一個(gè)閉合的地線環(huán)，有效的阻隔了芯片端口這間的磁力線干擾，提高了芯片的隔離度性能

以上所述，僅為本發(fā)明較佳的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。