本發(fā)明屬于超大規(guī)模集成電路制造技術(shù)領(lǐng)域，涉及一種實(shí)現(xiàn)集成電路中半導(dǎo)體器件隔離的方法。

背景技術(shù)：

集成電路不同的技術(shù)時(shí)代是以其所加工的器件特征尺寸為標(biāo)志的，隨著集成電路產(chǎn)業(yè)的飛速發(fā)展，半導(dǎo)體器件的特征尺寸已經(jīng)從亞微米尺度縮小到納米尺度，相應(yīng)地器件之間的間距也變得極小。Intel的14nm節(jié)點(diǎn)工藝中，F(xiàn)in條之間的間距僅42nm，填充這類高深寬比的窄間隙以形成器件隔離對(duì)傳統(tǒng)的化學(xué)氣相淀積技術(shù)(CVD)是一個(gè)很大的挑戰(zhàn)。

由于傳統(tǒng)的CVD方法在間隙頂端較間隙中部填充速率更快，因此在填充小于0.8μm的高深寬比間隙時(shí)，會(huì)在間隙中部產(chǎn)生夾斷和空洞。

為了保證高深寬比間隙的填充質(zhì)量，誕生了高密度等離子體化學(xué)氣相沉積工藝(HDP-CVD)。它的特點(diǎn)在于，可以在同一個(gè)反應(yīng)腔內(nèi)同步地進(jìn)行沉積和物理轟擊，當(dāng)沉積速率大于物理轟擊速率時(shí)，可實(shí)現(xiàn)絕緣介質(zhì)在溝槽中的凈填充。HDP-CVD從亞微米一直被沿用至45nm技術(shù)節(jié)點(diǎn)，但是該方法有沉積速率慢的缺點(diǎn)，同時(shí)隨著“沉積-刻蝕”的循環(huán)次數(shù)增加，對(duì)襯底材料的損傷會(huì)變得很嚴(yán)重。

針對(duì)45nm以下工藝節(jié)點(diǎn)對(duì)間隙填充的要求，美國(guó)應(yīng)用材料公司(Applied Materials)提出高深寬比-半常壓化學(xué)氣相淀積工藝(HARP-SACVD)，可以在保證填充能力的前提下，獲得較快的填充物生長(zhǎng)速度。但是，HARP-SACVD對(duì)填充的側(cè)面輪廓要求較高，不理想的側(cè)面輪廓例如U形槽，會(huì)導(dǎo)致溝槽內(nèi)部形成空洞或裂縫，這些不足很難通過(guò)改進(jìn)工藝條件進(jìn)行改進(jìn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明針對(duì)上述問(wèn)題，提出了一種結(jié)合熱氧化與化學(xué)氣相淀積技術(shù)來(lái)制備半導(dǎo)體器件之間隔離的方法。該方法能夠滿足45nm以下工藝節(jié)點(diǎn)對(duì)間隙填充的要求。

本發(fā)明的技術(shù)方案如下：

一種滿足45nm以下工藝節(jié)點(diǎn)實(shí)現(xiàn)半導(dǎo)體器件隔離的方法，包括以下步驟：

1.形成半導(dǎo)體器件的有源區(qū)：

a)在半導(dǎo)體襯底上淀積介質(zhì)材料作為有源區(qū)的硬掩膜層；

b)通過(guò)光刻在硬掩膜層上定義出有源區(qū)的窗口；

c)通過(guò)刻蝕工藝將光刻定義的圖形轉(zhuǎn)移到硬掩膜層；

d)將硬掩膜層作為掩蔽層，通過(guò)刻蝕襯底材料形成器件有源區(qū)；

2.形成半導(dǎo)體器件的隔離區(qū)：

a)通過(guò)熱氧化工藝生長(zhǎng)第一種介質(zhì)材料，相鄰有源區(qū)之間的高深寬比間隙將由于第一種介質(zhì)材料的生長(zhǎng)而被填充，形成窄STI隔離區(qū)；

b)淀積第二種介質(zhì)材料，低深寬比間隙和大面積的無(wú)源區(qū)域?qū)⒈坏诙N介質(zhì)材料填充，形成寬STI隔離區(qū)；

c)平坦化第二種介質(zhì)材料，反應(yīng)停止在硬掩膜層，半導(dǎo)體器件的STI隔離區(qū)形成；

d)去除硬掩膜層。

進(jìn)一步地，步驟1a)中所述的襯底材料可以是硅、鍺、鍺硅等其他能形成絕緣氧化物的半導(dǎo)體材料。

進(jìn)一步地，步驟1a)、2b)中所述淀積可選ALD(Atomic Layer Deposition，原子層淀積)、LPCVD(Low Pressure Chemical Vapor Deposition，低壓化學(xué)氣相淀積)、PECVD(Plasma Enhanced Chemical Vapor Deposition，等離子體增強(qiáng)化學(xué)氣相淀積)、ICPECVD(Inductively Coupled Plasma Enhance Chemical Vapor Deposition，電感耦合等離子體增強(qiáng)化學(xué)氣相淀積)、濺射等。

進(jìn)一步地，步驟1a)中所述的硬掩膜層可以是二氧化硅、氮氧化硅等具有良好掩蔽特性同時(shí)可作為步驟2c)中平坦化自停止層的介質(zhì)材料。

進(jìn)一步地，步驟1b)中所述光刻為電子束光刻、193nm浸沒(méi)式光刻或其他先進(jìn)光學(xué)光刻。

進(jìn)一步地，步驟1c)、1d)中的刻蝕工藝可以是RIE(Reactive Ion Etching，反應(yīng)離子刻蝕)、ICP(Inductively Coupled Plasma，電感耦合等離子體)等具有較好的刻蝕各向異性的刻蝕技術(shù)。

進(jìn)一步地，步驟2a)中的熱氧化工藝可以是干氧氧化、濕氧氧化、氫氧合成氧化等。

進(jìn)一步地，步驟2a)中的第一種介質(zhì)材料是由襯底材料熱生長(zhǎng)形成的絕緣氧化物，例如，襯底材料為硅時(shí)，第一種介質(zhì)材料是二氧化硅。

進(jìn)一步地，步驟2b)、2c)中的第二種介質(zhì)材料要求具有良好的絕緣特性，可以與第一種介質(zhì)材料相同或不同，但是不能和硬掩膜層材料相同。例如，襯底材料為硅時(shí)，第二種介質(zhì)材料可以是二氧化硅、氧化硅/多晶硅的疊層等。

進(jìn)一步地，步驟2c)中的平坦化方法可以選用CMP(Chemical Mechanical Polishing，化 學(xué)機(jī)械拋光)、回刻等。

進(jìn)一步地，步驟2d)中的硬掩膜層去除方法可以采用濕法腐蝕工藝，例如，硬掩膜層為氮化硅時(shí)，腐蝕液可以采用熱磷酸溶液，腐蝕溫度為170℃。

本發(fā)明的優(yōu)點(diǎn)和積極效果如下：

a)無(wú)論對(duì)于微米尺度的間隙還是技術(shù)節(jié)點(diǎn)為亞45nm的高深寬比間隙，都具有優(yōu)異的間隙填充能力，填充質(zhì)量好，不會(huì)產(chǎn)生空洞和裂縫。

b)填充速率快，且穩(wěn)定可控。

c)不存在HDP-CVD對(duì)襯底的刻蝕損傷。

d)對(duì)間隙的截面形貌沒(méi)有依賴性。

e)完全和體硅CMOS工藝相兼容，工藝簡(jiǎn)單，成本代價(jià)小。

附圖說(shuō)明

圖1-8是本發(fā)明提出的實(shí)現(xiàn)半導(dǎo)體器件隔離的工藝流程示意圖，其中：

圖1淀積硬掩膜層；

圖2光刻有源區(qū)窗口；

圖3刻蝕有源區(qū)硬掩膜；

圖4刻蝕有源區(qū)；

圖5熱氧化生長(zhǎng)第一種介質(zhì)材料，形成窄STI隔離；

圖6淀積第二種介質(zhì)材料，形成寬STI隔離；

圖7平坦化第二種介質(zhì)材料；

圖8去除硬掩膜層；

圖9為上述圖1-圖8的圖例說(shuō)明。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)例對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。

根據(jù)下列步驟可以實(shí)現(xiàn)納米尺度硅基器件的隔離：

1)在(100)體硅襯底上ALDSiO₂、Si₃N₄疊層結(jié)構(gòu)作為硬掩膜層，如圖1所示；

2)電子束光刻定義有源區(qū)窗口，其中線條寬度為40nm，最小線條間距為30nm，最大線條間距為0.5μm。如圖2所示；

3)各向異性刻蝕硬掩膜層，將光刻定義的圖形轉(zhuǎn)移到硬掩膜上，露出硅襯底；

4)去除光刻膠，如圖3所示；

5)各向異性干法刻蝕硅將硬掩膜的圖形轉(zhuǎn)移到硅襯底上，形成硅的有源區(qū)，如圖4所示；

6)在925℃下進(jìn)行干氧氧化，深寬比為10:1的間隙被熱生長(zhǎng)的二氧化硅所填充，形成窄STI隔離區(qū)，如圖5所示；

7)LPCVD氮氧化硅，深寬比為3:5的間隙以及大面積無(wú)源區(qū)域被氮氧化硅所填充，形成寬STI隔離區(qū)，如圖6所示；

8)CMP去除頂部多余的氮氧化硅，露出頂部的硬掩膜層，如圖7所示；

9)用熱(170℃)的濃磷酸去除Si₃N₄硬掩膜層；

10)用BHF溶液(HF:NH₄F＝1:40)去除硬掩膜中作為應(yīng)力緩沖層的二氧化硅，如圖8所示；

最終實(shí)現(xiàn)納米尺度硅基器件的隔離。

本發(fā)明實(shí)施例并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。