本申請涉及一種半導(dǎo)體結(jié)構(gòu)，尤指一種可避免線路脫層的半導(dǎo)體結(jié)構(gòu)及其制法。

背景技術(shù)：

隨著電子產(chǎn)品發(fā)展的趨勢，其追求輕薄短小且希望能放入更多的功能，使得電子元件內(nèi)部受到限制，進而必須開發(fā)不同型態(tài)的半導(dǎo)體封裝件，以達到符合電子產(chǎn)品發(fā)展的趨勢。

現(xiàn)有的半導(dǎo)體封裝件制法如下：首先于承載件上形成線路層；再于該線路層上接置半導(dǎo)體芯片，并且使用焊線電性連接該半導(dǎo)體芯片與該線路層；接著進行封裝制程，以包覆該線路層、該半導(dǎo)體芯片及該焊線；然后移除該承載件，以外露出該線路層及封裝膠體的下表面；再以噴墨方式于該線路層及封裝膠體的下表面形成拒焊層，且圖案化該拒焊層，以形成外露出部分該線路層的開孔；最后于該開孔中植球。

然而，上述制法該線路層與該拒焊層之間的結(jié)合力不佳，容易發(fā)生脫層(delamination)的問題，導(dǎo)致良率降低。

因此，如何克服現(xiàn)有技術(shù)的種種問題，實為一重要課題。

技術(shù)實現(xiàn)要素：

鑒于上述現(xiàn)有技術(shù)的缺點，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)及其制法，免除現(xiàn)有在線路層上形成圖案化的拒焊層，避免線路層及拒焊層間發(fā)生脫層問題。

本發(fā)明的半導(dǎo)體結(jié)構(gòu)，包括：絕緣層，其具有相對的第一表面、第二表面及貫穿該第一與第二表面的開口；線路層，其形成于該絕緣層的第一表面上，且令部分該線路層外露于該開口；以及金屬層，其形成于該絕緣層的第二表面上，并具有至少一凹槽。

前述半導(dǎo)體結(jié)構(gòu)還包括：至少一半導(dǎo)體芯片，其設(shè)置并電性連接 至該第一線路層；以及封裝膠體，其形成于該絕緣層的該第一表面上，且包覆該半導(dǎo)體芯片及該線路層。

本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)的制法，包括：提供一基板，該基板具有相對的第一表面與第二表面的絕緣層，且該第一表面及第二表面上分別形成有第一金屬層及第二金屬層；圖案化該第一金屬層以形成第一線路層；移除該第二金屬層，以露出該絕緣層的第二表面；以及于該絕緣層中形成貫穿該第一表面及第二表面的開口，以外露出部分該第一線路層。

前述半導(dǎo)體結(jié)構(gòu)的制法，還包括：于該第一線路層上接置至少一半導(dǎo)體芯片，并電性連接該第一線路層；進行封裝模壓制程，以于該絕緣層第一表面上形成包覆該半導(dǎo)體芯片及該第一線路層的封裝膠體；以及于該開口中形成電性連接該第一線路層的焊球。

本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)的制法的另一實施例，包括：提供一基板，該基板具有相對的第一表面與第二表面的絕緣層，且該第一表面及第二表面上分別形成有第一金屬層及第二金屬層；圖案化該第一金屬層與該第二金屬層以分別形成第一線路層與第二線路層；以及于該絕緣層中形成貫穿該第一表面及第二表面的開口，以外露出部分該第一線路層。

前述半導(dǎo)體結(jié)構(gòu)的制法，還包括：在該第一線路層上接置至少一半導(dǎo)體芯片，并使該半導(dǎo)體芯片電性連接至該第一線路層；在該絕緣層的第一表面上形成包覆該半導(dǎo)體芯片及該第一線路層的封裝膠體；以及于該開口中形成電性連接該第一線路層的焊球。

前述的半導(dǎo)體結(jié)構(gòu)及制法中，該半導(dǎo)體芯片是透過覆晶(flip chip)或焊線方式電性連接該第一線路層。

前述的半導(dǎo)體結(jié)構(gòu)及制法中，還包括絕緣保護層，其形成于該第一線路層上，且該絕緣保護層具有開孔，以外露出部分該第一線路層，而該半導(dǎo)體芯片為對應(yīng)設(shè)于該絕緣保護層上。

前述的半導(dǎo)體結(jié)構(gòu)及制法中，還包括金屬保護層，其形成于部分該第一線路層上，以供該半導(dǎo)體芯片電性連接至該金屬保護層。該金屬保護層的材質(zhì)例如為鎳/金。

前述的半導(dǎo)體結(jié)構(gòu)及制法中，在該絕緣層上形成開口的方式為激 光鉆孔。

前述的半導(dǎo)體結(jié)構(gòu)及制法中，該第一、二金屬層的材質(zhì)為銅。

前述的半導(dǎo)體結(jié)構(gòu)及制法中，該絕緣層的材質(zhì)例如為樹脂、環(huán)氧樹脂、聚酰亞胺或ABF(Ajinomoto Build-up Film)的介電材等絕緣材。

前述的半導(dǎo)體結(jié)構(gòu)及制法中，該第二金屬層還形成有至少一凹槽，其利用例如半蝕刻制程形成該凹槽。前述的半導(dǎo)體結(jié)構(gòu)及制法中，于外露出該開口的該第一線路層上還形成有電極墊。

由上可知，本發(fā)明提供穩(wěn)定結(jié)合的絕緣層及金屬層，以進行圖案化線路及后續(xù)置晶、封裝模壓、對該絕緣層鉆孔，以供在外露的部分線路層上植設(shè)焊球，避免現(xiàn)有線路層及拒焊層間因結(jié)合力不佳發(fā)生脫層問題，進而提高產(chǎn)品良率，且可達到降低半導(dǎo)體結(jié)構(gòu)高度與降低制造成本的功效。

此外，本發(fā)明可于部分第一線路層上形成絕緣保護層，如此可增加該半導(dǎo)體結(jié)構(gòu)的強度與對稱性，且封裝制程時可減少翹曲的問題發(fā)生，又，因封裝膠體與該絕緣保護層之間的結(jié)合力較該封裝膠體與該第一線路層之間的結(jié)合力佳，更可避免脫層的問題發(fā)生。

另外，本發(fā)明利用半蝕刻制程，移除部分第二金屬層，以形成至少一凹槽，使得后續(xù)封裝制程時，基板的上、下側(cè)所受到的應(yīng)力得以對稱，避免翹曲問題發(fā)生。

附圖說明

圖1A至圖1H為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制法的第一實施例的剖視示意圖；

圖2A及圖2B為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制法的第二實施例的剖視示意圖；

圖3A至圖3D為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制法的第三實施例的剖視示意圖；

圖4A至圖4H為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制法的第四實施例的剖視示意圖；以及

圖5A至圖5C為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制法的第五實施例的剖視示意圖。

符號說明

1,2,3,4,5 半導(dǎo)體結(jié)構(gòu)

10,20,30,40,50 絕緣層

10’,40’ 基板

10a,30a,40a,50a 第一表面

10b,30b,40b,50b 第二表面

100,400,500 開口

11,41 第一金屬層

110,210,310,410,510 第一線路層

12,22,32,42 第二金屬層

14,24,34,44,54 金屬保護層

15,25,35,45 半導(dǎo)體芯片

16,36,46 焊線

17,27,37,47 封裝膠體

19,49 焊球

28,38 絕緣保護層

28a,38a,481a,581a 開孔

32a 凹槽

411,511 電極墊

420,520 第二線路層

43,53 阻層

43a,53a 開孔

481,581 第一絕緣保護層

482,582 第二絕緣保護層

540 導(dǎo)電層。

具體實施方式

以下通過特定的具體實施例說明本發(fā)明的實施方式，熟悉此技藝的人士可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點及功效。

須知，本說明書附圖所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供熟悉此技藝的人士的了解與閱讀，并非用以限定本發(fā)明可實施的限定條件，故不具技術(shù)上的實質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“第一”、“第二”及“一”等用語，也僅為便于敘述的明了，而非用以限定本發(fā)明可實施的范圍，其相對關(guān)系的改變或調(diào)整，在無實質(zhì)變更技術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實施的范疇。

請參閱圖1A至圖1H，其為本發(fā)明的半導(dǎo)體結(jié)構(gòu)及其制法的剖視圖。

如圖1A所示，提供一基板10’，該基板10’包括具有相對的第一表面10a與第二表面10b的絕緣層10，以及設(shè)于該第一表面10a及第二表面10b上的第一金屬層11及第二金屬層12。

該第一金屬層11及該第二金屬層12的材質(zhì)例如為銅，該絕緣層10的材質(zhì)例如為樹脂、環(huán)氧樹脂、聚酰亞胺或ABF(Ajinomoto Build-up Film)的介電材等絕緣材。

如圖1B所示，以例如蝕刻等方式圖案化該第一金屬層11以形成第一線路層110。

如圖1C所示，接而，于部分該第一線路層110上形成例如為鎳/金的金屬保護層14，該部分覆蓋有金屬保護層14的第一線路層110即作為后續(xù)與半導(dǎo)體芯片電性連接的焊墊。

如圖1D所示，于該第一線路層110上接置至少一半導(dǎo)體芯片15，并以焊線16電性連接該半導(dǎo)體芯片15及形成于該第一線路層110上的金屬保護層14。該半導(dǎo)體芯片15除以打線方式電性連接該第一線路層110之外，也可采用覆晶(flip chip)方式，但不以此為限。

如圖1E所示，進行封裝模壓制程，以于該絕緣層10第一表面10a上形成包覆該半導(dǎo)體芯片15、該焊線16及該第一線路層110的封裝膠體17。

如圖1F所示，蝕刻移除該第二金屬層12，以露出該絕緣層10的第二表面10b。

如圖1G所示，于該絕緣層10中形成貫穿該第一表面10a與該第二表面10b的開口100，以外露出部分該第一線路層110，其中外露出該開口100的部分該第一線路層110為植球墊；另該開口100形成的方式可為激光鉆孔，但不以此為限。

如圖1H所示，于該開口100中形成電性連接該第一線路層110的焊球19，以制得本發(fā)明的半導(dǎo)體結(jié)構(gòu)1。

請參閱圖2A及圖2B，其為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制法第二實施例的剖面示意圖，本實施例與上述第一實施例的制法大致相同，差別在于本實施例是在第一實施例的圖1B至圖1C的步驟間，多了如圖2A的步驟。

如圖2A所示，其在絕緣層20的第一表面上形成有第一線路層210，并在該絕緣層20的第二表面上設(shè)有第二金屬層22。

再于該第一線路層210上形成絕緣保護層28，且該絕緣保護層28設(shè)有開孔28a，以外露出部分該第一線路層210，接著于外露出該絕緣保護層28的部分該第一線路層210上形成金屬保護層24。該絕緣保護層28例如為利用網(wǎng)版印刷方式形成的拒焊層(solder mask)，藉以增加結(jié)構(gòu)強度且形成上下對稱的結(jié)構(gòu)，減少后續(xù)于封裝模壓時發(fā)生翹曲問題。

如圖2B所示，后續(xù)制程步驟與第一實施例相同，接著進行置晶、打線、封裝模壓及植球制程，以于該絕緣保護層28上接置半導(dǎo)體芯片25，并于該絕緣層20第一表面上形成包覆該半導(dǎo)體芯片25及該第一線路層210的封裝膠體27。最后制得如圖2B所示的線路層上覆蓋有絕緣保護層28的半導(dǎo)體結(jié)構(gòu)2，其中透過該封裝膠體27與絕緣保護層28之間的結(jié)合力較封裝膠體27與第一線路層210的結(jié)合力為佳，故可進一步避免發(fā)生線路脫層問題。

請參閱圖3A至圖3D為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制法第三實施例的剖面示意圖，本實施例與前述第一實施例的制法大致相同，首先，如圖3A所示，

在絕緣層30的第一表面30a上形成第一線路層310，且在絕緣層30的第二表面30b上設(shè)置第二金屬層32，并以半蝕刻方式移除部分該第二金屬層32以形成多個凹槽32a。

如圖3B所示，接著在該第一線路層310上形成絕緣保護層38，且該絕緣保護層38具有開孔38a，以外露出部分該第一線路層310，接著于外露出該絕緣保護層38的部分該第一線路層310上形成金屬保護層34。

如圖3C所示，在該絕緣保護層38上接置至少一半導(dǎo)體芯片35，并以焊線36電性連接該半導(dǎo)體芯片35及形成于該第一線路層310上的金屬保護層34，再透過封裝模壓作業(yè)以形成包覆該半導(dǎo)體芯片35、焊線36及第一線路層310的封裝膠體37，其中，透過先前半蝕刻該第二金屬層32以形成凹槽32a，可使封裝模壓作業(yè)時，絕緣層上下側(cè)所受到的應(yīng)力得以對稱，避免翹曲發(fā)生。

如圖3D所示，蝕刻移除剩余的該第二金屬層32，以外露出該絕緣層30。其后即可進行激光鉆孔及植球作業(yè)，以制得半導(dǎo)體結(jié)構(gòu)3。

請參閱圖4A至圖4H，其為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制法第四實施例的剖面示意圖。

如圖4A所示，提供一基板40’，該基板40’包括具有相對的第一表面40a與第二表面40b的絕緣層40，以及設(shè)于該第一表面40a及第二表面40b上的第一金屬層41及第二金屬層42。

該第一金屬層41及該第二金屬層42的材質(zhì)例如為銅，該絕緣層40的材質(zhì)例如為樹脂、環(huán)氧樹脂、聚酰亞胺或ABF(Ajinomoto Build-up Film)的介電材等絕緣材。

如圖4B所示，以例如蝕刻等方式圖案化該第一金屬層41以形成第一線路層410，以及圖案化該第二金屬層42以形成第二線路層420。

如圖4C所示，分別于該第一線路層410上與該第二線路層420上形成第一絕緣保護層481及第二絕緣保護層482，其中該第一絕緣保護層481設(shè)有開孔481a，以外露出部分該第一線路層410。該第一絕緣保護層481及第二絕緣保護層482例如為利用網(wǎng)版印刷方式形成的拒焊層(solder mask)，藉以增加結(jié)構(gòu)強度且形成對稱結(jié)構(gòu)，減少后續(xù)于封裝模壓時發(fā)生翹曲問題。

如圖4D所示，形成貫穿該絕緣層40的第一表面40a與第二表面40b及該第二絕緣保護層482的開口400，以外露出部分該第一線路層410，其中外露出的部分該第一線路層410為植球墊；另該開口400形 成的方式可為激光鉆孔，但不以此為限。

如圖4E所示，于該第一絕緣保護層481及第二絕緣保護層482上與該開口400中形成阻層43，其中，該阻層43對應(yīng)于該第一絕緣保護層481的開孔481a形成有開孔43a，以外露出部分該第一線路層410，并于未覆蓋有該第一絕緣保護層481與該阻層43的該第一線路層410上形成例如為鎳/金的金屬保護層44，其中覆蓋有該金屬保護層44的該第一線路層410即作為后續(xù)與半導(dǎo)體芯片電性連接的焊墊。

如圖4F所示，移除該阻層43，并于外露出該開口400中的該第一線路層410上形成電極墊411。該電極墊411例如為利用有機保焊膜(Organic Solderability Preservatives,OSP)的表面處理方式形成的電性連接墊，以保護該第一線路層410且利于后續(xù)植球作業(yè)的焊接處理。

如圖4G所示，于該第一絕緣保護層481上接置至少一半導(dǎo)體芯片45，并以焊線46電性連接該半導(dǎo)體芯片45及該第一線路層410上的金屬保護層44，再進行封裝模壓制程，以于該絕緣層40第一表面40a上形成包覆該金屬保護層44、該半導(dǎo)體芯片45、該焊線46、該第一絕緣保護層481及該第一線路層410的封裝膠體47；其中，由于封裝膠體47與第一絕緣保護層481(拒焊層)之間的結(jié)合力較封裝膠體47與第一線路層410的結(jié)合力為佳，故可進一步避免發(fā)生線路脫層問題。另外，該半導(dǎo)體芯片45除了以打線的方式電性連接該第一線路層410之外，也可采用覆晶(flip chip)方式，但不以此為限。

如圖4H所示，于該開口400中形成電性連接該電極墊411的焊球49，以制得本發(fā)明的半導(dǎo)體結(jié)構(gòu)4。

請參閱圖5A至圖5C，其為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制法第五實施例的剖面示意圖，本實施例與上述第四實施例的制法大致相同，主要差異在于本實施例利用非電鍍導(dǎo)線制程(Non Plating Line,NPL)在第一線路層上形成例如為鎳/金的金屬保護層，而不須布設(shè)電鍍導(dǎo)線，進而減少因電鍍導(dǎo)線的布設(shè)而造成的影響。

首先，如圖5A所示，接續(xù)在第四實施例的圖4D后，在一絕緣層50的第一表面50a及第二表面50b形成有第一線路層510及第二線路層520，并于該第一線路層510及第二線路層520上覆蓋第一絕緣保護 層581及第二絕緣保護層582，其中該第一絕緣保護層581形成有外露出部分第一線路層510的開孔581a，另形成有貫穿該絕緣層50及第二絕緣保護層582的開口500。

接著于該第一絕緣保護層581上、該開孔581a中、及外露出該開孔581a的第一線路層510上，以例如濺鍍等方式形成導(dǎo)電層540，其中，該導(dǎo)電層540的材質(zhì)為銅，但不以此為限。

然后于該導(dǎo)電層540上及該第二絕緣保護層582上形成阻層53，其中，該阻層53對應(yīng)于未覆蓋該第一絕緣保護層581的部分該第一線路層510位置形成有開孔53a，以外露出部分該導(dǎo)電層540，并于外露的該導(dǎo)電層540上形成例如為鎳/金的金屬保護層54。

如圖5B所示，先移除該阻層53，再以閃蝕制程移除該導(dǎo)電層540，接著于外露出該開口500中的該第一線路層510上利用有機保焊膜的表面處理方式形成電極墊511，以保護該第一線路層510并利于后續(xù)植球作業(yè)的焊接處理。

后續(xù)制程步驟與第四實施例相同，接著進行置晶、打線、封裝模壓及植球制程，最后制得如圖5C所示的半導(dǎo)體結(jié)構(gòu)5。

請參閱圖1H，本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)，包括：絕緣層10，其具有相對的第一表面10a與第二表面10b，且該絕緣層10具有貫穿該第一表面10a與該第二表面10b的開口100；以及第一線路層110，其設(shè)置于該絕緣層10的第一表面10a上，且令部分該第一線路層110外露于該開口100。另外，該半導(dǎo)體結(jié)構(gòu)還包括：至少一半導(dǎo)體芯片15，其設(shè)置于該第一線路層110上；焊線16，其電性連接該半導(dǎo)體芯片15與該第一線路層110；封裝膠體17，其形成于該絕緣層10的第一表面10a上，且包覆該半導(dǎo)體芯片15、焊線16及該第一線路層110；以及焊球19，其設(shè)置于該開口100中，且電性連接至該第一線路層110。

請配合參閱圖2B，本發(fā)明的半導(dǎo)體結(jié)構(gòu)2中，還包括有絕緣保護層28，其形成于第一線路層210上。

請配合參閱圖4H，本發(fā)明的半導(dǎo)體結(jié)構(gòu)4中，還包括有第二線路層420，其形成于絕緣層40的第二表面40b上。另外，該半導(dǎo)體結(jié)構(gòu)4中，還包括有金屬保護層44，其形成于部分第一線路層上410。

綜上所述，本發(fā)明用以提供穩(wěn)定結(jié)合的絕緣層及金屬層，以進行 圖案化線路及后續(xù)置晶、封裝模壓、對該絕緣層鉆孔，以供在外露的部分線路層上植設(shè)焊球，避免現(xiàn)有線路層及拒焊層間因結(jié)合力不佳發(fā)生脫層問題，進而提高產(chǎn)品良率，且可達到降低半導(dǎo)體結(jié)構(gòu)高度與降低制造成本的功效。

此外，本發(fā)明可在部分第一線路層上形成絕緣保護層，如此可增加該半導(dǎo)體結(jié)構(gòu)封裝件的強度與對稱性，且于封裝制程時可減少翹曲的問題發(fā)生，又，因封裝膠體與該絕緣保護層之間的結(jié)合力較該封裝膠體與該第一線路層之間的結(jié)合力佳，更可避免脫層的問題發(fā)生。

另外，本發(fā)明利用半蝕刻制程，移除部分第二金屬層，以形成至少一凹槽，使得后續(xù)封裝制程時，于基板的上、下側(cè)所受到的應(yīng)力得以對稱，避免翹曲問題發(fā)生。進一步地，本發(fā)明還利用非電鍍導(dǎo)線制程(Non Plating Line,NPL)，以減少因電鍍導(dǎo)線的布設(shè)而造成的影響。

上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟習(xí)此項專業(yè)的人士均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾與改變。因此，凡所屬技術(shù)領(lǐng)域中具有此項專業(yè)知識者，在未脫離本發(fā)明所揭示的精神與技術(shù)原理下所完成的一切等效修飾或改變，仍應(yīng)由權(quán)利要求書所涵蓋。