一種減小輸入電容的vdmos器件結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型公開(kāi)了一種減小輸入電容的VDMOS器件結(jié)構(gòu)，包括N+型襯底，位于N+型襯底上的N型襯底外延層，以及位于N型襯底外延層上的元胞；N型襯底外延層的表面上包括相互平行的若干個(gè)條形源電極以及夾在條形源電極之間的柵電極；所述的柵電極柵氧化層上的多晶硅層為彼此分開(kāi)的兩個(gè)條形結(jié)構(gòu)，多晶硅層上覆蓋有用于隔離柵電極與源電極的鈍化層。本實(shí)用新型挖掉了部分多晶硅，使多晶硅層成為彼此分開(kāi)的兩個(gè)條形結(jié)構(gòu)，由于去掉了漂移區(qū)上的多晶硅，使得柵電極的面積減小，因而減少了寄生電容，顯著降低了輸入電容，改善了產(chǎn)品的開(kāi)關(guān)時(shí)間特性。
【專利說(shuō)明】-種減小輸入電容的VDMOS器件結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及一種VDM0S器件，具體涉及一種減小輸入電容的VDM0S器件結(jié)構(gòu)。

【背景技術(shù)】
[0002] 目前VDM0S器件大都采用多晶硅自對(duì)準(zhǔn)工藝進(jìn)行制造，先在生長(zhǎng)有柵氧化膜的硅 單晶片上淀積一層多晶硅，然后再在多晶硅上刻蝕出兩個(gè)擴(kuò)散窗口，雜質(zhì)經(jīng)窗口熱擴(kuò)散到 硅單晶片內(nèi)，形成源極和漏極擴(kuò)散區(qū)，同時(shí)形成導(dǎo)電的多晶硅柵電極，其位置將自動(dòng)與源電 極和漏電極的位置對(duì)準(zhǔn)，柵電極采用多晶硅做電極，多晶硅覆蓋在元胞區(qū)上。由于阱區(qū)中間 區(qū)域的多晶硅不影響產(chǎn)品的導(dǎo)通特性，但是會(huì)帶來(lái)比較大的輸入電容，導(dǎo)致產(chǎn)品的開(kāi)關(guān)特 性不好。 實(shí)用新型內(nèi)容
[0003] 本實(shí)用新型的目的在于針對(duì)上述現(xiàn)有技術(shù)中的缺陷，提供一種能夠改善產(chǎn)品開(kāi)關(guān) 時(shí)間特性減小輸入電容的VDM0S器件結(jié)構(gòu)。
[0004] 為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案為：包括N+型襯底，位于N+型襯 底上的N型襯底外延層，以及位于N型襯底外延層上的元胞；N型襯底外延層的表面上包括 相互平行的若干個(gè)條形源電極以及夾在條形源電極之間的柵電極；所述的柵電極柵氧化層 上的多晶硅層為彼此分開(kāi)的兩個(gè)條形結(jié)構(gòu)。
[0005] 所述的兩個(gè)條形結(jié)構(gòu)的多晶硅層平行分布。
[0006] 所述的多晶硅層上覆蓋有用于隔離柵電極與源電極的鈍化層。
[0007] 所述的多晶硅層的寬度范圍為3iim?7iim。
[0008] 與現(xiàn)有技術(shù)相比，本實(shí)用新型挖掉了柵氧化層上的部分多晶硅，使多晶硅層成為 彼此分開(kāi)的兩個(gè)條形結(jié)構(gòu)，由于去掉了漂移區(qū)上的多晶硅，使得柵電極的面積減小，降低了 輸入電容，改善了產(chǎn)品的開(kāi)關(guān)時(shí)間特性。通過(guò)試驗(yàn)發(fā)現(xiàn)，采用常規(guī)多晶硅層結(jié)構(gòu)對(duì)應(yīng)耐壓 和電流等級(jí)分別為55V/110A、200V/65A、500V/10A的VDM0S產(chǎn)品輸入電容分別為2210pF、 4400pF、4150pF，采用本實(shí)用新型結(jié)構(gòu)后對(duì)應(yīng)耐壓和電流等級(jí)分別為100V/75A、200V/65A、 500V/10A的VDMOS產(chǎn)品輸入電容分別為820pF、1500pF、1450pF。由此可見(jiàn)，本實(shí)用新型對(duì) 器件輸入電容的改善效果明顯，并且隨著產(chǎn)品耐壓的增加改善能力逐漸增強(qiáng)。
[0009] 進(jìn)一步的，本實(shí)用新型多晶硅層上覆蓋有鈍化層，鈍化層用于隔離柵電極與源電 極，同時(shí)對(duì)于改善輸入電容有間接作用。
[0010] 優(yōu)化的，本實(shí)用新型多晶硅層的寬度范圍為3iim?7iim，由于常規(guī)多晶硅層的尺 寸由器件的漏源耐壓大小決定，對(duì)應(yīng)器件的漏源耐壓從55V開(kāi)始增大到700V，多晶硅層的 寬度從3ym到7ym依次增大，尤其是對(duì)于高壓的器件，多晶硅層的尺寸變化，對(duì)輸入電容 的影響更加明顯。

【專利附圖】

【附圖說(shuō)明】
[0011] 圖1本實(shí)用新型結(jié)構(gòu)的剖面示意圖；
[0012] 圖2本實(shí)用新型結(jié)構(gòu)的俯視示意圖；
[0013]附圖中：110.N+型襯底；120.N型襯底外延層；130.多晶硅層；140.柵電極；150. 源電極；I.第一多晶娃層；II.第二多晶娃層。

【具體實(shí)施方式】
[0014] 下面結(jié)合附圖對(duì)本實(shí)用新型做進(jìn)一步的詳細(xì)說(shuō)明。
[0015] 參見(jiàn)圖1、圖2,本實(shí)用新型結(jié)構(gòu)包括N+型襯底110,位于N+型襯底110上的N型 襯底外延層120,以及位于N型外延層120上的兀胞；N型外延層120的表面上包括相互平 行的若干個(gè)條形源電極150以及夾在條形源電極150之間的柵電極140 ;柵電極140柵氧 化層上的多晶娃層130包括彼此分開(kāi)的第一多晶娃層I與第二多晶娃層II，第一多晶娃層 I與第二多晶硅層II為平行分布的兩個(gè)條形結(jié)構(gòu)；多晶硅層130上還覆蓋有用于隔離柵電 極與源電極鈍化層。
[0016] 本實(shí)用新型挖掉了柵電極柵氧化層上的部分多晶硅，使多晶硅層成為彼此分開(kāi)的 兩個(gè)條形結(jié)構(gòu)，由于去掉了漂移區(qū)上的多晶硅，使得柵電極的面積減小，因而減少了寄生電 容，降低了輸入電容，改善了產(chǎn)品的開(kāi)關(guān)時(shí)間特性。鈍化層用于隔離多晶硅柵電極和源極金 屬鋁電極，同時(shí)對(duì)于改善輸入電容有間接作用。
[0017] 表1所示為不同耐壓和電流等級(jí)下，采用常規(guī)多晶硅柵結(jié)構(gòu)與采用本實(shí)用新型結(jié) 構(gòu)的產(chǎn)品輸入電容試驗(yàn)數(shù)據(jù)統(tǒng)計(jì)。
[0018] 表1VDM0S產(chǎn)品輸入電容的試驗(yàn)數(shù)據(jù)統(tǒng)計(jì)表

【權(quán)利要求】
1. 一種減小輸入電容的VDMOS器件結(jié)構(gòu)，其特征在于：包括N+型襯底（110)，位于N+ 型襯底（110)上的N型襯底外延層（120)，以及位于N型襯底外延層（120)上的元胞；N型 襯底外延層（120)的表面上包括相互平行的若干個(gè)條形源電極（150)以及夾在條形源電極 (150)之間的柵電極（140);所述的柵電極（140)柵氧化層上的多晶硅層（130)為彼此分開(kāi) 的兩個(gè)條形結(jié)構(gòu)。
2. 根據(jù)權(quán)利要求1所述的減小輸入電容的VDMOS器件結(jié)構(gòu)，其特征在于：所述的兩個(gè) 條形結(jié)構(gòu)的多晶硅層（130)平行分布。
3. 根據(jù)權(quán)利要求1或2所述的減小輸入電容的VDMOS器件結(jié)構(gòu)，其特征在于：所述的 多晶硅層（130)上覆蓋有用于隔離柵電極（140)與源電極（150)的鈍化層。
4. 根據(jù)權(quán)利要求1所述的減小輸入電容的VDMOS器件結(jié)構(gòu)，其特征在于：所述的多晶 硅層（130)的寬度范圍為3 μ m?7 μ m。
【文檔編號(hào)】H01L29/78GK204130545SQ201420532042
【公開(kāi)日】2015年1月28日 申請(qǐng)日期:2014年9月16日 優(yōu)先權(quán)日:2014年9月16日
【發(fā)明者】劉文輝 申請(qǐng)人:西安衛(wèi)光科技有限公司