堆疊式封裝結(jié)構(gòu)的制作方法
【專利摘要】本實用新型公開了一種堆疊式封裝結(jié)構(gòu)，該堆疊式封裝結(jié)構(gòu)包括：基板；至少一個第一芯片，該第一芯片配置于所述基板上，并通過引線鍵合方式電連接至所述基板；支撐結(jié)構(gòu)，該支撐結(jié)構(gòu)配置于基板上，并且該支撐結(jié)構(gòu)的高度高于所述至少一個第一芯片與基板之間形成的鍵合引線線弧的最大高度；以及第二芯片，該第二芯片配置于所述支撐結(jié)構(gòu)上，并通過引線鍵合方式電連接至基板，其中所述第二芯片與所述支撐結(jié)構(gòu)形成橋狀結(jié)構(gòu)，以及所述第一芯片的全部或部分置于所述橋狀結(jié)構(gòu)所形成的空腔中。本實用新型占用較少基板面積，縮短了引線長度，減少了鍵合引線、鍵合手指、金屬焊墊等連接元件的配置數(shù)量，從而提高了封裝密度，促進(jìn)小型化，同時降低了封裝成本。
【專利說明】堆疊式封裝結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及電子領(lǐng)域，具體地，涉及一種堆疊式封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]由于電子設(shè)備小型化、多功能化的需求提升，半導(dǎo)體封裝小型化、高密度的要求也逐漸提高。對于三維空間進(jìn)行利用的技術(shù)，如芯片堆疊(die stack)，可以滿足這樣的要求。芯片堆疊是指將半導(dǎo)體管芯以相互堆疊的方式進(jìn)行封裝。一般情況下，芯片堆疊的方式是將多個芯片以多種形態(tài)相互堆疊于基板上，然后使用引線鍵合(wire bonding)工藝將芯片與基板連接。但在實際封裝時，引線鍵合連接會引發(fā)很多問題。
[0003]例如圖1A和IB分別示出了現(xiàn)有的堆疊式封裝結(jié)構(gòu)的剖面圖和平面圖，以及圖2A和2B分別示出了針對圖1A和圖1B結(jié)構(gòu)的改進(jìn)的堆疊式封裝結(jié)構(gòu)的剖面圖和平面圖。如圖1A所示，第一芯片103和堆疊在其上的第二芯片105均需要與基板101連接，當(dāng)使用引線鍵合工藝將芯片與基板連接(如圖1B所示，將第一芯片103上的金屬焊墊106與基板101上的鍵合手指102通過鍵合引線107連接，將第二芯片105上的金屬焊墊106與基板101上的鍵合手指102通過鍵合引線107連接)時，最顯著的問題就是當(dāng)堆疊尺寸相差較大的芯片(如圖1A和IB所示)時，對堆疊在上層的小芯片(例如如圖1A和IB所示的第二芯片105)進(jìn)行引線鍵合時，所需線弧的長度將變長。而較長的鍵合引線一般具有更高的電感和阻抗，因此電路封裝中不期望有太長的焊線。此外，長線弧在模塑時可能會產(chǎn)生較大的偏移量，由此會對線弧的強度、鍵合引線與芯片焊墊連接的強度產(chǎn)生不良影響。并且也使得上層芯片引線鍵合的角度變小，整個芯片堆疊體所需占用的基板面積增大，不利于封裝體的小型化，同時線弧變長也會引起封裝成本的上升。
[0004]圖2A和2B示出了一種改進(jìn)的堆疊式封裝結(jié)構(gòu)，如圖2A所示，第一芯片203與第二芯片205均需要與基板201連接，為了縮短芯片鍵合引線長度，在第一芯片203與第二芯片205之間增加了轉(zhuǎn)接板209，即第二芯片205通過轉(zhuǎn)接板209與基板201連接(如圖2B所示，將第一芯片203上的金屬焊墊206與基板201上的鍵合手指202通過鍵合引線207連接，將第二芯片205上的金屬焊墊206與轉(zhuǎn)接板209上的鍵合手指202通過鍵合引線207連接，再將轉(zhuǎn)接板209上的鍵合手指202通過鍵合引線207連接到基板301的鍵合手指202上)。
[0005]但是這種封裝結(jié)構(gòu)的引線鍵合結(jié)構(gòu)較為復(fù)雜、使用的鍵合引線較多，并且上層芯片鍵合引線的角度變小，整個芯片堆疊體所需占用的基板面積、占用的三維空間均增大，不利于封裝體的小型化且增加了不必要的成本。
[0006]因此，現(xiàn)有技術(shù)中缺少一種占用基板區(qū)域面積少、可縮短芯片鍵合引線長度、有利于小型化且適用于尺寸相差較大的芯片堆疊式封裝結(jié)構(gòu)。
實用新型內(nèi)容
[0007]針對現(xiàn)有技術(shù)中存在的上述問題，本實用新型提供了一種堆疊式封裝結(jié)構(gòu)，該堆疊式封裝結(jié)構(gòu)包括:基板；至少一個第一芯片，該第一芯片配置于所述基板上，并通過引線鍵合方式電連接至所述基板；支撐結(jié)構(gòu)，該支撐結(jié)構(gòu)配置于基板上，并且該支撐結(jié)構(gòu)的高度高于所述至少一個第一芯片與所述基板之間形成的鍵合引線線弧的最大高度；以及第二芯片，該第二芯片配置于所述支撐結(jié)構(gòu)上，并通過引線鍵合方式電連接至所述基板，其中所述第二芯片與所述支撐結(jié)構(gòu)形成橋狀結(jié)構(gòu)，以及所述第一芯片的全部或部分置于所述橋狀結(jié)構(gòu)所形成的空腔中。
[0008]優(yōu)選地，該堆疊式封裝結(jié)構(gòu)還包括封裝膠體，用于包覆所述至少一個第一芯片、所述支撐結(jié)構(gòu)以及所述第二芯片于所述基板表面。
[0009]優(yōu)選地，所述基板上配置有多個鍵合手指，所述至少一個第一芯片和所述第二芯片表面的邊緣上配置有多個金屬焊墊，每個金屬焊墊以引線鍵合方式與對應(yīng)的鍵合手指連接。
[0010]優(yōu)選地，所述支撐結(jié)構(gòu)被固定于所述基板的對應(yīng)于所述至少一個第一芯片的多個鍵合手指以外的區(qū)域。
[0011]優(yōu)選地，所述支撐結(jié)構(gòu)包括多個墊塊。
[0012]優(yōu)選地，所述至少一個第一芯片和所述支撐結(jié)構(gòu)通過黏著層固定配置在所述基板上，以及所述第二芯片通過黏著層固定配置在所述支撐結(jié)構(gòu)上。
[0013]優(yōu)選地，所述黏著層為導(dǎo)電膠或非導(dǎo)電膠黏著層。
[0014]本實用新型提供的一種堆疊式封裝結(jié)構(gòu)，通過配置于基板上的支撐結(jié)構(gòu)(該支撐結(jié)構(gòu)的高度高于至少一個第一芯片與基板之間形成的鍵合引線線弧的最大高度)將多個芯片(至少一個第一芯片以及第二芯片)在豎直方向上分隔的堆疊在基板上(即構(gòu)成橋式堆疊)，實現(xiàn)第二芯片與支撐結(jié)構(gòu)構(gòu)成橋狀結(jié)構(gòu)，且第一芯片全部或部分置于所述橋狀結(jié)構(gòu)空腔中，使得多個芯片可以占用較少基板面積，并且在將芯片與基板接連接時也無需跨越其他芯片或轉(zhuǎn)接板(如圖1A和1B、圖2A和2B所示的結(jié)構(gòu))，因此縮短了鍵合引線的長度，減少了鍵合引線、鍵合手指、金屬焊墊等連接元件的配置數(shù)量，從而有利于封裝體小型化且降低了封裝成本。
[0015]本實用新型的其他特征和優(yōu)點將在隨后的【具體實施方式】部分予以詳細(xì)說明。
【專利附圖】

【附圖說明】
[0016]附圖是用來提供對本實用新型的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與下面的【具體實施方式】一起用于解釋本實用新型，但并不構(gòu)成對本實用新型的限制。在附圖中:
[0017]圖1A和IB分別示出了現(xiàn)有技術(shù)中的一種堆疊式封裝結(jié)構(gòu)的剖面圖和平面圖；
[0018]圖2A和2B分別示出了針對圖1A和圖1B所示的堆疊式封裝結(jié)構(gòu)的改進(jìn)的堆疊式封裝結(jié)構(gòu)的剖面圖和平面圖；
[0019]圖3A和3B分別示出了根據(jù)本實用新型的一種實施方式的堆疊式封裝結(jié)構(gòu)的剖面圖和平面圖；以及
[0020]圖4示出了根據(jù)本實用新型的另一種實施方式的堆疊式封裝結(jié)構(gòu)的平面圖。
[0021]附圖標(biāo)記說明
[0022]101、201、301、401 基板 102、202、302、402 鍵合手指
[0023]107、207、307、407 鍵合引線 106、206、306、406 金屬焊墊[0024]103,203,303第一芯片 404第一芯片組
[0025]105、205、305、405 第二芯片 209轉(zhuǎn)接板
[0026]308、408支撐結(jié)構(gòu)
【具體實施方式】
[0027]以下結(jié)合附圖對本實用新型的【具體實施方式】進(jìn)行詳細(xì)說明。應(yīng)當(dāng)理解的是，此處所描述的【具體實施方式】僅用于說明和解釋本實用新型，并不用于限制本實用新型。
[0028]圖3A和3B分別示出了根據(jù)本實用新型的一種實施方式的堆疊式封裝結(jié)構(gòu)的剖面圖和平面圖。如圖3A所示，該堆疊式封裝結(jié)構(gòu)包括:基板301 ;至少一個第一芯片303，該第一芯片303配置于所述基板301上，并通過引線鍵合方式電連接至所述基板301 ;支撐結(jié)構(gòu)308，該支撐結(jié)構(gòu)308配置于基板301上，并且該支撐結(jié)構(gòu)308的高度高于所述至少一個第一芯片303與所述基板301之間形成的鍵合引線線弧的最大高度；以及第二芯片305，該第二芯片305配置于所述支撐結(jié)構(gòu)308上，并通過引線鍵合方式電連接至所述基板301，其中所述第二芯片305與所述支撐結(jié)構(gòu)308形成橋狀結(jié)構(gòu)，以及所述第一芯片303的全部或部分置于所述橋狀結(jié)構(gòu)所形成的空腔中。
[0029]優(yōu)選地，至少一個第一芯片303和支撐結(jié)構(gòu)308通過黏著層固定配置在所述基板301上，以及所述第二芯片305通過黏著層固定配置在所述支撐結(jié)構(gòu)308上。優(yōu)選地，所述黏著層為導(dǎo)電膠或非導(dǎo)電膠黏著層。
[0030]優(yōu)選地，該堆疊式封裝結(jié)構(gòu)還包括封裝膠體，用于包覆所述至少一個第一芯片303、所述支撐結(jié)構(gòu)308以及所述第二芯片305于所述基板301表面。
[0031]根據(jù)本實用新型的一種實施方式，如圖3B所示，其中以一個第一芯片303為例來詳細(xì)說明提供的堆疊式封裝結(jié)構(gòu)，所述基板301上配置有多個鍵合手指302，所述至少一個第一芯片303和所述第二芯片305表面的邊緣(兩側(cè)或四周)上配置有多個金屬焊墊306，優(yōu)選地，第二芯片305表面的邊緣(兩側(cè)或四周)上配置的多個金屬焊墊306相對于基板301的投影應(yīng)落在支撐結(jié)構(gòu)308相對于基板301的投影區(qū)域內(nèi)。其中，每個金屬焊墊306通過引線鍵合與對應(yīng)的鍵合手指302連接:在基板301上的對應(yīng)于至少一個第一芯片303的多個鍵合手指302與至少一個第一芯片303表面的邊緣上配置的多個金屬焊墊306通過鍵合引線307 (例如金屬焊線)電連接；在基板301上的對應(yīng)于第二芯片305的多個鍵合手指302與第二芯片305表面的邊緣上配置的多個金屬焊墊306通過鍵合引線307 (例如金屬焊線)電連接。
[0032]優(yōu)選地，所述支撐結(jié)構(gòu)308被固定于所述基板的對應(yīng)于所述至少一個第一芯片303的多個鍵合手指302以外的區(qū)域，以避免第二芯片305可能對第一芯片303產(chǎn)生不利影響(例如連接短路等)或者第二芯片305鍵合引線角度變小等。其中，所述支撐結(jié)構(gòu)308可以為任何適當(dāng)?shù)鼐哂兄巫饔玫慕Y(jié)構(gòu)或元件。對于支撐結(jié)構(gòu)308的選擇和配置，本領(lǐng)域技術(shù)人員可以根據(jù)實際情況(例如基板尺寸、設(shè)計需求、以及投入資金等)進(jìn)行適當(dāng)?shù)剡x擇和布置。例如，該支撐結(jié)構(gòu)308可以以垂直方向(如圖3B所示)或水平方向平行地固定于基板301的對應(yīng)于所述至少一個第一芯片306的多個鍵合手指302以外的區(qū)域，如圖3B所示，固定于基板301的對應(yīng)于所述至少一個第一芯片303的多個鍵合手指302以外的區(qū)域。其還可以以如圖4所示的方式(即上述兩種方式的結(jié)合)固定于該區(qū)域。[0033]優(yōu)選地，所述支撐結(jié)構(gòu)308可以包括多個墊塊，即其可以根據(jù)實際情況(例如芯片類型、資源成本等)配置任何適當(dāng)數(shù)量的墊塊。例如圖3B所示的支撐結(jié)構(gòu)308可以包括2個墊塊，圖4所示的支撐結(jié)構(gòu)可以包括4個墊塊，或者也可以包括3個墊塊(未示出)。另外，所述墊塊可以是任何適當(dāng)?shù)牟馁|(zhì)或形狀(例如長方體、圓柱體、棱柱、球缺等)的墊塊，例如，所述墊塊可以為硅墊塊。
[0034]實際上，本領(lǐng)域技術(shù)人員可以根據(jù)實際情況選擇墊塊的數(shù)量和材質(zhì)，并且可以根據(jù)需要布置所選擇的墊塊，即墊塊的布置具有多種分布形式。例如，如果選擇長方體墊塊，則可以按圖3B和圖4所示的方式布置墊塊；如果選擇圓柱體、棱柱、或球缺墊塊，則可以將墊塊布置在基板301的對應(yīng)于所述至少一個第一芯片306的多個鍵合手指302以外的區(qū)域的對角點處，或者是該區(qū)域外的四周邊緣上的任何適當(dāng)?shù)奈恢锰?例如分布在任意兩個邊緣、三個邊緣、或者四個邊緣上，并且每個邊緣上也可以布置一個或多個墊塊)，實際上長方體墊塊也可以以與圓柱體墊塊相同的方式布置，應(yīng)當(dāng)理解的是，本領(lǐng)域技術(shù)人員可以根據(jù)實際情況對墊塊分布形式進(jìn)行適當(dāng)?shù)倪x擇和配置，上述實施方式是示例性但非局限性示例，本實用新型對此不進(jìn)行限定。
[0035]此外，由于該支撐結(jié)構(gòu)308的高度高于至少一個第一芯片303與基板301之間形成的鍵合引線線弧的最大高度，因此在第一芯片303上方的第二芯片305與第一芯片303之間互不影響，并且由于將較小尺寸的第一芯片303放置在較大尺寸的第二芯片305與支撐結(jié)構(gòu)308構(gòu)成的空腔中，使得多個芯片占用較少基板面積、封裝體所占用的三維空間最小化(如圖3B所示，第一芯片303以及對應(yīng)于其的基板301的鍵合手指302所在區(qū)域皆在第二芯片305以及其金屬焊墊306在基板301上的垂直投影區(qū)域中)，縮短了鍵合引線長度，減少了鍵合引線、鍵合手指、金屬焊墊等連接元件的配置數(shù)量，從而有利于封裝體小型化，且降低了封裝成本。
[0036]為了更為充分地說明本實用新型的思想，圖4示出了根據(jù)本實用新型的另一種實施方式的堆疊式封裝結(jié)構(gòu)的平面圖。如圖4所示，在該實施方式中，示出了具有多個第一芯片的結(jié)構(gòu)，如圖4所示的第一芯片組404。該堆疊式封裝結(jié)構(gòu)包括:基板401 ;第一芯片組404，該第一芯片組404配置于所述基板401上，并通過引線鍵合方式電連接至所述基板401 ;支撐結(jié)構(gòu)408，該支撐結(jié)構(gòu)408配置于基板401上，并且該支撐結(jié)構(gòu)408的高度高于所述第一芯片組404與所述基板401之間形成的鍵合引線線弧的最大高度；以及第二芯片405，該第二芯片405配置于所述支撐結(jié)構(gòu)408上，并通過引線鍵合方式電連接至所述基板401，其中所述第二芯片405與所述支撐結(jié)構(gòu)408形成橋狀結(jié)構(gòu)，以及所述第一芯片組404的全部或部分置于所述橋狀結(jié)構(gòu)所形成的空腔中。
[0037]優(yōu)選地，第一芯片組404和支撐結(jié)構(gòu)408通過黏著層固定配置在所述基板401上，以及所述第二芯片405通過黏著層固定配置在所述支撐結(jié)構(gòu)408上。優(yōu)選地，所述黏著層為導(dǎo)電膠或非導(dǎo)電膠黏著層。
[0038]優(yōu)選地，該堆疊式封裝結(jié)構(gòu)還包括封裝膠體，用于包覆第一芯片組404、支撐結(jié)構(gòu)408以及第二芯片405于所述基板401表面。
[0039]其中，所述基板401上配置有多個鍵合手指402，第一芯片組404和所述第二芯片405表面的邊緣(兩側(cè)或四周)上配置有多個金屬焊墊406。優(yōu)選地，第二芯片405表面的邊緣(兩側(cè)或四周)上配置的多個金屬焊墊406相對于基板401的投影應(yīng)落在支撐結(jié)構(gòu)408相對于基板401的投影區(qū)域內(nèi)。其中，每個金屬焊墊406以引線鍵合方式與對應(yīng)的鍵合手指402連接:在基板401上的對應(yīng)于第一芯片組404的多個鍵合手指402與第一芯片組404表面的邊緣上配置的多個金屬焊墊406通過鍵合引線407 (例如金屬焊線)電連接；在基板401上的對應(yīng)于第二芯片405的多個鍵合手指402與第二芯片405表面的邊緣上配置的多個金屬焊墊406通過鍵合引線407 (例如金屬焊線)電連接。
[0040]優(yōu)選地，所述支撐結(jié)構(gòu)408被固定于所述基板401的對應(yīng)于第一芯片組404的多個鍵合手指402以外的區(qū)域，對于支撐結(jié)構(gòu)以及墊塊的選擇和配置與上述實施方式相似，在此不再贅述。
[0041]應(yīng)當(dāng)理解的是，本領(lǐng)域技術(shù)人員可以根據(jù)實際情況(例如基板尺寸、設(shè)計需求、以及投入資金等)來對第一芯片、第二芯片的數(shù)量(例如配置多個)進(jìn)行合理的選擇并適當(dāng)?shù)貙⑺鼈儾贾迷诨迳?，上述實施方式中的第一芯片、第二芯片的?shù)量均是非局限性示例，本實用新型對此不進(jìn)行限定。
[0042]本實用新型提供的一種堆疊式封裝結(jié)構(gòu)，通過配置于基板上的支撐結(jié)構(gòu)(該支撐結(jié)構(gòu)的高度高于至少一個第一芯片與基板之間形成的鍵合引線線弧的最大高度)將多個芯片(至少一個第一芯片以及第二芯片)在豎直方向上分隔的堆疊在基板上(即構(gòu)成橋式堆疊)，實現(xiàn)第二芯片與支撐結(jié)構(gòu)構(gòu)成橋狀結(jié)構(gòu)，且第一芯片全部或部分置于所述橋狀結(jié)構(gòu)空腔中使得多個芯片可以占用較少基板面積，并且在將芯片與基板接連接時也無需跨越其他芯片或轉(zhuǎn)接板(如圖1A和1B、圖2A和2B所示的結(jié)構(gòu))，因此縮短了鍵合引線的長度，減少了鍵合引線、鍵合手指、金屬焊墊等連接元件的配置數(shù)量，從而有利于封裝體小型化且降低了封裝成本。
[0043]以上結(jié)合附圖詳細(xì)描述了本實用新型的優(yōu)選實施方式，但是，本實用新型并不限于上述實施方式中的具體細(xì)節(jié)，在本實用新型的技術(shù)構(gòu)思范圍內(nèi)，可以對本實用新型的技術(shù)方案進(jìn)行多種簡單變型，這些簡單變型均屬于本實用新型的保護(hù)范圍。
[0044]另外需要說明的是，在上述【具體實施方式】中所描述的各個具體技術(shù)特征，在不矛盾的情況下，可以通過任何合適的方式進(jìn)行組合，為了避免不必要的重復(fù)，本實用新型對各種可能的組合方式不再另行說明。
[0045]此外，本實用新型的各種不同的實施方式之間也可以進(jìn)行任意組合，只要其不違背本實用新型的思想，其同樣應(yīng)當(dāng)視為本實用新型所公開的內(nèi)容。
【權(quán)利要求】
1.一種堆疊式封裝結(jié)構(gòu)，其特征在于，該堆疊式封裝結(jié)構(gòu)包括: 基板； 至少一個第一芯片，該第一芯片配置于所述基板上，并通過引線鍵合方式電連接至所述基板； 支撐結(jié)構(gòu)，該支撐結(jié)構(gòu)配置于基板上，并且該支撐結(jié)構(gòu)的高度高于所述至少一個第一芯片與所述基板之間形成的鍵合引線線弧的最大高度；以及 第二芯片，該第二芯片配置于所述支撐結(jié)構(gòu)上，并通過引線鍵合方式電連接至所述基板，其中所述第二芯片與所述支撐結(jié)構(gòu)形成橋狀結(jié)構(gòu)，以及所述第一芯片的全部或部分置于所述橋狀結(jié)構(gòu)所形成的空腔中。
2.根據(jù)權(quán)利要求1所述的堆疊式封裝結(jié)構(gòu)，其特征在于，該堆疊式封裝結(jié)構(gòu)還包括封裝膠體，用于包覆所述至少一個第一芯片、所述支撐結(jié)構(gòu)以及所述第二芯片于所述基板表面。
3.根據(jù)權(quán)利要求1所述的堆疊式封裝結(jié)構(gòu)，其特征在于，所述基板上配置有多個鍵合手指，所述至少一個第一芯片和所述第二芯片表面的邊緣上配置有多個金屬焊墊，每個金屬焊墊以引線鍵合方式與對應(yīng)的鍵合手指連接。
4.根據(jù)權(quán)利要求3所述的堆疊式封裝結(jié)構(gòu)，其特征在于，所述支撐結(jié)構(gòu)被固定于所述基板的對應(yīng)于所述至少一個第一芯片的多個鍵合手指以外的區(qū)域。
5.根據(jù)權(quán)利要求4所述的堆疊式封裝結(jié)構(gòu)，其特征在于，所述支撐結(jié)構(gòu)包括多個墊塊。
6.根據(jù)權(quán)利要求1所述的堆疊式封裝結(jié)構(gòu)，其特征在于，所述至少一個第一芯片和所述支撐結(jié)構(gòu)通過黏著層固定配置在所述基板上，以及所述第二芯片通過黏著層固定配置在所述支撐結(jié)構(gòu)上。
7.根據(jù)權(quán)利要求6所述的堆疊式封裝結(jié)構(gòu)，其特征在于，所述黏著層為導(dǎo)電膠或非導(dǎo)電膠黏著層。
【文檔編號】H01L23/13GK203774319SQ201420084358
【公開日】2014年8月13日 申請日期:2014年2月26日 優(yōu)先權(quán)日:2014年2月26日
【發(fā)明者】蔡堅, 朱旬旬, 陳瑜, 王謙 申請人:清華大學(xué)