具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)及其制造方法
【專利摘要】一種具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)及其制造方法，所述具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)包括：半導(dǎo)體基底，所述半導(dǎo)體基底的第一表面具有主芯片區(qū)和圍繞主芯片區(qū)的終端環(huán)，所述主芯片區(qū)和終端環(huán)表面具有聚合物保護(hù)層，所述主芯片區(qū)包括半導(dǎo)體襯底內(nèi)的阱區(qū)、位于阱區(qū)和半導(dǎo)體襯底表面的層間金屬層和介質(zhì)層的堆疊結(jié)構(gòu)，所述終端環(huán)為對堆疊結(jié)構(gòu)、半導(dǎo)體襯底進(jìn)行刻蝕形成的溝槽，所述溝槽的深度大于堆疊結(jié)構(gòu)和阱區(qū)的總厚度，且所述溝槽暴露出所述主芯片區(qū)的阱區(qū)側(cè)壁。由于溝槽去除了大部分阱區(qū)材料，大幅降低主芯片區(qū)邊緣的表面感應(yīng)電場，主芯片區(qū)邊緣不容易被擊穿，本發(fā)明的終端環(huán)的寬度可以縮小為原來的1/3以上，大大降低了終端環(huán)的面積。
【專利說明】具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)及其制造方法。

【背景技術(shù)】
[0002]目前在高壓芯片的制造過程中，高壓的分離器件在主芯片周圍會留一定寬度的終端保護(hù)環(huán)(也稱緩沖環(huán))，用于耐壓及降低感應(yīng)電場。對于中低電壓的分離器件的設(shè)計(jì)，終端保護(hù)環(huán)所占的面積不會很大，而且寄生的器件，并不會太多的影響主芯片的可靠性。高壓分離器件高壓端口通常在背面引出，且會在表面產(chǎn)生一定的感應(yīng)電場，為了減小表面電場強(qiáng)度，要求非常寬的終端緩沖區(qū)域以滿足直流和交流的耐壓要求。500V的高壓器件其緩沖區(qū)通常超過了 120um，緩沖面積占整體芯片面積的比例通常很高。
[0003]終端保護(hù)環(huán)的隔離，傳統(tǒng)工藝采用場氧化層隔離、注入隔離，以及金屬場板或多晶硅場板隔離，其目的就是為了耐壓及減低感應(yīng)電場對器件有效區(qū)域的影響，但是都會引入寄生器件，例如引入寄生電容而影響到器件的交流特性。


【發(fā)明內(nèi)容】

[0004]本發(fā)明解決的問題是提供一種具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)及其制造方法，能在保證耐壓的前提下降低終端環(huán)的面積，且寄生電容較小。
[0005]為解決上述問題，本發(fā)明提供一種一種具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)，其特征在于，包括:半導(dǎo)體基底，所述半導(dǎo)體基底包括第一表面和相對的第二表面，所述半導(dǎo)體基底的第一表面具有主芯片區(qū)和圍繞主芯片區(qū)的終端環(huán)，所述主芯片區(qū)和終端環(huán)表面具有聚合物保護(hù)層，所述主芯片區(qū)包括半導(dǎo)體襯底內(nèi)的阱區(qū)、位于阱區(qū)和半導(dǎo)體襯底表面的層間金屬層和介質(zhì)層的堆疊結(jié)構(gòu)，所述終端環(huán)為對堆疊結(jié)構(gòu)、半導(dǎo)體襯底進(jìn)行刻蝕形成的溝槽，所述溝槽的深度大于堆疊結(jié)構(gòu)和阱區(qū)的總厚度，且所述溝槽暴露出所述主芯片區(qū)的阱區(qū)側(cè)壁。
[0006]可選的，所述主芯片區(qū)為分離器件或芯片。
[0007]可選的，所述聚合物保護(hù)層橫跨溝槽上方，溝槽內(nèi)形成完全的空氣隔離式溝槽。
[0008]可選的，所述聚合物保護(hù)層的材料的介電常數(shù)小于等于3。
[0009]可選的，所述聚合物保護(hù)層的材料為聚酰胺、聚酰亞胺、聚四氟乙烯、聚芳基醚、聚芳基醚酮、苯并噁嗪聚合物、苯并環(huán)丁烯樹脂、SiLK、聚喹啉其中的一種。
[0010]可選的，所述半導(dǎo)體基底的第二表面具有再布線金屬層。
[0011]可選的，芯片的劃片道位于所述溝槽內(nèi)。
[0012]本發(fā)明實(shí)施例還提供了一種具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)的制造方法，包括:
[0013]提供半導(dǎo)體基底，所述半導(dǎo)體基底包括半導(dǎo)體襯底、位于半導(dǎo)體襯底內(nèi)的阱區(qū)、位于阱區(qū)和半導(dǎo)體襯底表面的層間金屬層和介質(zhì)層的堆疊結(jié)構(gòu)，所述阱區(qū)對應(yīng)的位置為主芯片區(qū)；
[0014]對半導(dǎo)體基底主芯片區(qū)周圍的堆疊結(jié)構(gòu)進(jìn)行刻蝕，直到暴露出堆疊結(jié)構(gòu)底部的半導(dǎo)體襯底，形成溝槽，所述溝槽的深度大于堆疊結(jié)構(gòu)和阱區(qū)的總厚度，且所述溝槽暴露出所述主芯片區(qū)的阱區(qū)側(cè)壁，所述溝槽作為主芯片區(qū)的終端環(huán)；
[0015]在所述堆疊結(jié)構(gòu)和終端環(huán)表面形成聚合物保護(hù)層。
[0016]可選的，形成所述溝槽的工藝為干法刻蝕工藝、濕法刻蝕工藝或兩者的結(jié)合。
[0017]可選的，還包括，在所述半導(dǎo)體基底的第二表面形成再布線金屬層。
[0018]可選的，芯片的劃片道位于所述溝槽內(nèi)。
[0019]可選的，形成所述溝槽后，在形成聚合物保護(hù)層之前，在所述溝槽內(nèi)部進(jìn)行鈍化處理。
[0020]與現(xiàn)有技術(shù)相比，本技術(shù)方案具有以下優(yōu)點(diǎn):
[0021]由于本發(fā)明是在由于完成硅片后道工藝制作后，在主芯片區(qū)周圍刻蝕形成溝槽，后續(xù)不會有進(jìn)一步的工藝填充介質(zhì)層或?qū)娱g金屬層，即以空氣作為主芯片區(qū)與周邊區(qū)域的隔離。由于溝槽去除了大部分阱區(qū)材料，大幅降低主芯片區(qū)邊緣的表面感應(yīng)電場，主芯片區(qū)邊緣不容易被擊穿，終端環(huán)的寬度可以縮小為原來的1/3以上，大大降低了終端環(huán)的面積。

【專利附圖】

【附圖說明】
[0022]圖1?圖5是本發(fā)明實(shí)施例的具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)的制造過程的剖面結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0023]下面結(jié)合附圖，通過具體實(shí)施例，對本發(fā)明的技術(shù)方案進(jìn)行清楚、完整的描述。
[0024]請參考圖5，為本發(fā)明第一實(shí)施例的具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖，包括:半導(dǎo)體基底10，所述半導(dǎo)體基底10包括第一表面11和相對的第二表面12，所述半導(dǎo)體基底10的第一表面11具有主芯片區(qū)13和圍繞主芯片區(qū)I的終端環(huán)14，所述主芯片區(qū)13和終端環(huán)14表面具有聚合物保護(hù)層21，所述半導(dǎo)體基底10的第二表面具有再布線金屬層22。
[0025]所述半導(dǎo)體基底10包括半導(dǎo)體襯底15和位于半導(dǎo)體襯底15表面的堆疊結(jié)構(gòu)16，其中在主芯片區(qū)13中，所述半導(dǎo)體襯底15內(nèi)形成有阱區(qū)17，在所述阱區(qū)17的表面具有堆疊結(jié)構(gòu)16，所述堆疊結(jié)構(gòu)16為介質(zhì)層18和層間金屬層19的堆疊結(jié)構(gòu)，在本圖5中，僅示出了一層介質(zhì)層18和一層層間金屬層19。在其他實(shí)施例中，所述堆疊結(jié)構(gòu)還可以包括多層介質(zhì)層和多層層間金屬層交叉堆疊的多層堆疊結(jié)構(gòu)，多層層間金屬層之間通過導(dǎo)電插塞相連接。
[0026]所述半導(dǎo)體襯底為硅襯底、鍺襯底、氮化鎵襯底等其中的一種，所述介質(zhì)層為氧化硅層或低K介質(zhì)材料層，所述主芯片區(qū)13為高壓或低壓的分離器件或芯片，例如功率器件或聞壓驅(qū)動電路芯片等。
[0027]在本實(shí)施例中，所述阱區(qū)17的雜質(zhì)離子摻雜類型與半導(dǎo)體襯底的雜質(zhì)離子摻雜類型相反，當(dāng)阱區(qū)為P型阱區(qū)時，所述半導(dǎo)體襯底為N型襯底，當(dāng)阱區(qū)為N型阱區(qū)時，所述半導(dǎo)體襯底為P型襯底。
[0028]所述終端環(huán)14為對堆疊結(jié)構(gòu)16、半導(dǎo)體襯底15進(jìn)行刻蝕形成的溝槽20，所述溝槽20的深度大于堆疊結(jié)構(gòu)16和阱區(qū)17的總厚度，且所述溝槽20暴露出所述主芯片區(qū)13的阱區(qū)17側(cè)壁。由于所述溝槽20的側(cè)壁暴露出阱區(qū)側(cè)壁和位于阱區(qū)底部的半導(dǎo)體襯底，所述終端環(huán)14仍然能夠提供足夠的耐壓值。溝槽刻蝕深度和寬度依據(jù)不同工藝及電路工作電壓的要求、產(chǎn)品的耐壓做調(diào)整，深度可以從I?50um，或者更深。寬度根據(jù)溝槽兩側(cè)(靠近芯片一側(cè)和靠近邊緣一側(cè))的壓降差做適當(dāng)調(diào)整。
[0029]所述溝槽20在形成堆疊結(jié)構(gòu)16以后對堆疊結(jié)構(gòu)16、半導(dǎo)體襯底15進(jìn)行刻蝕形成。由于完成娃片后道工藝制作后，直接在王芯片區(qū)周圍形成溝槽，后續(xù)不會有進(jìn)一步的工藝填充介質(zhì)層或?qū)娱g金屬層，即以空氣作為主芯片區(qū)與周邊區(qū)域的隔離。由于空氣相對硅和氧化硅更低的相對介電常數(shù)，不容易被擊穿，終端環(huán)的寬度可以縮小為原來的1/3以上，大大降低了終端環(huán)的面積。
[0030]如果刻蝕形成溝槽的工藝放在前端工藝，由于空的溝槽有可能使硅片在涉及高溫過程的前端工藝中產(chǎn)生翹曲，影響硅片的加工及芯片的可靠性，且在后續(xù)的工藝也會在溝槽里面填入金屬、二氧化硅等，大大減低溝槽終端的效果。本工藝的終端溝槽在完成后道工藝后形成，對原硅片加工工藝無影響，只需在硅片制作完成后加一道掩膜和刻蝕工藝即可。
[0031]在本實(shí)施例中，在所述主芯片區(qū)13和終端環(huán)14表面還具有聚合物保護(hù)層21，所述聚合物保護(hù)層21對半導(dǎo)體基底10的第一表面進(jìn)行鈍化保護(hù)，由于所述溝槽20的寬度變小，通過淀積形成的聚合物保護(hù)層21會橫跨在所述溝槽20上，使得所述溝槽形成完全的空氣隔離式溝槽。如果主芯片區(qū)是高壓器件，溝槽的寬度會較寬，聚合物會部分填充進(jìn)溝槽內(nèi)，會進(jìn)一步會提高溝槽的耐壓。
[0032]在本實(shí)施例中，所述聚合物保護(hù)層21的材料的介電常數(shù)小于等于3，為低K介質(zhì)材料，例如聚酰胺、聚酰亞胺、聚四氟乙烯、聚芳基醚、聚芳基醚酮、苯并噁嗪聚合物、苯并環(huán)丁烯樹脂、SiLK、聚喹啉等其中的一種。由于空氣的介電常數(shù)接近1，利用所述空氣隔離式溝槽作為隔離結(jié)構(gòu)所產(chǎn)生的寄生電容較小，不會影響交流特性。即使聚合物會部分填充進(jìn)溝槽，由于所述聚合物的介電常數(shù)較低，與現(xiàn)有技術(shù)相比，也會降低寄生電容。
[0033]在本實(shí)施例中，所述半導(dǎo)體基底10的第二表面還形成有再布線金屬層22，所述再布線金屬層22作為主芯片區(qū)的半導(dǎo)體襯底的電壓引出端。
[0034]在其他實(shí)施例中，所述主芯片區(qū)的電壓引出端還可以位于半導(dǎo)體基底的第一表面上。
[0035]在其他實(shí)施例中，請參考圖4，芯片的劃片道30位于所述溝槽20內(nèi)。雖然芯片的劃片道30位于所述溝槽20內(nèi)時，溝槽的寬度會變大，但后續(xù)對芯片進(jìn)行劃片切割后，利用樹脂包裹住芯片的側(cè)壁，即利用樹脂包裹住溝槽暴露出的阱區(qū)、堆疊結(jié)構(gòu)的側(cè)壁，能完全消除芯片邊緣處的電場對芯片內(nèi)部的影響。
[0036]本發(fā)明實(shí)施例還提供了一種具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)的制造方法，包括:
[0037]步驟S101，提供半導(dǎo)體基底，所述半導(dǎo)體基底包括半導(dǎo)體襯底、位于半導(dǎo)體襯底內(nèi)的阱區(qū)、位于阱區(qū)和半導(dǎo)體襯底表面的層間金屬層和介質(zhì)層的堆疊結(jié)構(gòu)，所述阱區(qū)對應(yīng)的位置為主芯片區(qū)；
[0038]步驟S102，在所述半導(dǎo)體基底的第二表面形成再布線金屬層；
[0039]步驟S103，對半導(dǎo)體基底主芯片區(qū)周圍的堆疊結(jié)構(gòu)進(jìn)行刻蝕，直到暴露出堆疊結(jié)構(gòu)底部的半導(dǎo)體襯底，形成溝槽，所述溝槽的深度大于堆疊結(jié)構(gòu)和阱區(qū)的總厚度，且所述溝槽暴露出所述主芯片區(qū)的阱區(qū)側(cè)壁，所述溝槽作為主芯片區(qū)的終端環(huán)；
[0040]步驟S104，在所述堆疊結(jié)構(gòu)和終端環(huán)表面形成聚合物保護(hù)層。
[0041]具體的，請參考圖1，提供半導(dǎo)體基底10，所述半導(dǎo)體基底10包括半導(dǎo)體襯底15、位于半導(dǎo)體襯底內(nèi)的阱區(qū)17、位于阱區(qū)17和半導(dǎo)體襯底15表面的層間金屬層19和介質(zhì)層18的堆疊結(jié)構(gòu)16，所述阱區(qū)17對應(yīng)的位置為主芯片區(qū)13。所述阱區(qū)與半導(dǎo)體襯底的摻雜離子類型相反。由于所述主芯片區(qū)13為高壓或低壓的分離器件或芯片，本領(lǐng)域技術(shù)人員可以根據(jù)需要選擇合適的工藝形成，在此不做詳述。
[0042]請參考圖2，在所述半導(dǎo)體基底10的第二表面12形成再布線金屬層22，所述再布線金屬層22作為主芯片區(qū)的半導(dǎo)體襯底的電壓引出端。在其他實(shí)施例中，所述主芯片區(qū)的電壓引出端還可以位于半導(dǎo)體基底的第一表面上，不需要在所述半導(dǎo)體基底的第二表面形成再布線金屬層。
[0043]請參考圖3，對半導(dǎo)體基底10主芯片區(qū)13周圍的堆疊結(jié)構(gòu)16進(jìn)行刻蝕，直到暴露出堆疊結(jié)構(gòu)16底部的半導(dǎo)體襯底15，形成溝槽20，所述溝槽20的深度大于堆疊結(jié)構(gòu)16和阱區(qū)17的總厚度，且所述溝槽20暴露出所述主芯片區(qū)13的阱區(qū)17側(cè)壁，所述溝槽20作為圍繞王芯片區(qū)13的終端環(huán)14。
[0044]在本實(shí)施例中，所述刻蝕工藝為干法刻蝕工藝、濕法刻蝕工藝或者兩者的結(jié)合。在本實(shí)施例中，通過先進(jìn)行濕法刻蝕工藝，再進(jìn)行干法刻蝕工藝，由于所述溝槽的深度很大，寬度也較大，一方面能節(jié)約刻蝕時間和刻蝕成本，另一方面也能實(shí)現(xiàn)滿意的側(cè)壁形貌。
[0045]在其他實(shí)施例中，在完成刻蝕工藝后，還可以對所述溝槽進(jìn)行鈍化處理，能降低溝槽側(cè)壁和底部的缺陷數(shù)量。
[0046]在其他實(shí)施例中，請參考圖4，芯片的劃片道30位于所述溝槽20內(nèi)。雖然芯片的劃片道30位于所述溝槽20內(nèi)時，溝槽的寬度會變大，但后續(xù)對芯片進(jìn)行劃片切割后，利用樹脂包裹住芯片的側(cè)壁，即利用樹脂包裹住溝槽暴露出的阱區(qū)、堆疊結(jié)構(gòu)的側(cè)壁，能完全消除芯片邊緣處的電場對芯片內(nèi)部的影響。
[0047]請參考圖5，在所述堆疊結(jié)構(gòu)16和終端環(huán)14表面形成聚合物保護(hù)層。
[0048]所述聚合物保護(hù)層21的材料的介電常數(shù)小于等于3，為低K介質(zhì)材料，例如聚酰胺、聚酰亞胺、聚四氟乙烯、聚芳基醚、聚芳基醚酮、苯并噁嗪聚合物、苯并環(huán)丁烯樹脂、SiLK、聚喹啉等其中的一種。由于空氣的介電常數(shù)接近1，利用所述空氣隔離式溝槽作為隔離結(jié)構(gòu)所產(chǎn)生的寄生電容較小，不會影響交流特性。即使聚合物會部分填充進(jìn)溝槽，由于所述聚合物的介電常數(shù)較低，與現(xiàn)有技術(shù)相比，也會降低寄生電容。
[0049]本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
【權(quán)利要求】
1.一種具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)，其特征在于，包括:半導(dǎo)體基底，所述半導(dǎo)體基底包括第一表面和相對的第二表面，所述半導(dǎo)體基底的第一表面具有主芯片區(qū)和圍繞主芯片區(qū)的終端環(huán)，所述主芯片區(qū)和終端環(huán)表面具有聚合物保護(hù)層，所述主芯片區(qū)包括半導(dǎo)體襯底內(nèi)的阱區(qū)、位于阱區(qū)和半導(dǎo)體襯底表面的層間金屬層和介質(zhì)層的堆疊結(jié)構(gòu)，所述終端環(huán)為對堆疊結(jié)構(gòu)、半導(dǎo)體襯底進(jìn)行刻蝕形成的溝槽，所述溝槽的深度大于堆疊結(jié)構(gòu)和阱區(qū)的總厚度，且所述溝槽暴露出所述主芯片區(qū)的阱區(qū)側(cè)壁。
2.如權(quán)利要求1所述的具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)，其特征在于，所述主芯片區(qū)為分離器件或芯片。
3.如權(quán)利要求1所述的具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)，其特征在于，所述聚合物保護(hù)層橫跨溝槽上方，溝槽內(nèi)形成完全的空氣隔離式溝槽。
4.如權(quán)利要求3所述的具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)，其特征在于，所述聚合物保護(hù)層的材料的介電常數(shù)小于等于3。
5.如權(quán)利要求1所述的具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)，其特征在于，所述聚合物保護(hù)層的材料為聚酰胺、聚酰亞胺、聚四氟乙烯、聚芳基醚、聚芳基醚酮、苯并噁嗪聚合物、苯并環(huán)丁烯樹脂、SiLK、聚喹啉其中的一種。
6.如權(quán)利要求1所述的具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)，其特征在于，所述半導(dǎo)體基底的第二表面具有再布線金屬層。
7.如權(quán)利要求1所述的具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)，其特征在于，芯片的劃片道位于所述溝槽內(nèi)。
8.一種具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)的制造方法，其特征在于，包括: 提供半導(dǎo)體基底，所述半導(dǎo)體基底包括半導(dǎo)體襯底、位于半導(dǎo)體襯底內(nèi)的阱區(qū)、位于阱區(qū)和半導(dǎo)體襯底表面的層間金屬層和介質(zhì)層的堆疊結(jié)構(gòu)，所述阱區(qū)對應(yīng)的位置為主芯片區(qū)； 對半導(dǎo)體基底主芯片區(qū)周圍的堆疊結(jié)構(gòu)進(jìn)行刻蝕，直到暴露出堆疊結(jié)構(gòu)底部的半導(dǎo)體襯底，形成溝槽，所述溝槽的深度大于堆疊結(jié)構(gòu)和阱區(qū)的總厚度，且所述溝槽暴露出所述主芯片區(qū)的阱區(qū)側(cè)壁，所述溝槽作為主芯片區(qū)的終端環(huán)； 在所述堆疊結(jié)構(gòu)和終端環(huán)表面形成聚合物保護(hù)層。
9.如權(quán)利要求8所述的具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)的制造方法，其特征在于，形成所述溝槽的工藝為干法刻蝕工藝、濕法刻蝕工藝或兩者的結(jié)合。
10.如權(quán)利要求8所述的具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)的制造方法，其特征在于，還包括，在所述半導(dǎo)體基底的第二表面形成再布線金屬層。
11.如權(quán)利要求8所述的具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)的制造方法，其特征在于，芯片的劃片道位于所述溝槽內(nèi)。
12.如權(quán)利要求8所述的具有終端環(huán)的半導(dǎo)體芯片結(jié)構(gòu)的制造方法，其特征在于，形成所述溝槽后，在形成聚合物保護(hù)層之前，在所述溝槽內(nèi)部進(jìn)行鈍化處理。
【文檔編號】H01L29/06GK104362172SQ201410545270
【公開日】2015年2月18日 申請日期:2014年10月15日 優(yōu)先權(quán)日:2014年10月15日
【發(fā)明者】王永成, 周遜偉, 陸陽 申請人:杰華特微電子（杭州）有限公司