一種雙柵soi器件結(jié)構(gòu)及其制作方法
【專利摘要】本發(fā)明提供一種雙柵SOI器件結(jié)構(gòu)及其制作方法，該結(jié)構(gòu)包括SOI襯底及形成于SOI襯底中并通過(guò)淺溝槽隔離結(jié)構(gòu)隔離的MOS晶體管；所述MOS晶體管包括柵極、源極、漏極、柵極接觸、源極接觸及漏極接觸；所述MOS晶體管還包括背柵極接觸；所述背柵極接觸設(shè)置于所述MOS晶體管正面，且穿通所述淺溝槽隔離結(jié)構(gòu)及SOI襯底的埋氧層，與背襯底接觸。本發(fā)明的雙柵SOI器件結(jié)構(gòu)在工作時(shí)，可以通過(guò)在背柵極接觸端施加適當(dāng)?shù)碾妷海淖凅w區(qū)電勢(shì)，從而改善浮體效應(yīng)，并且該雙柵SOI器件中存在兩個(gè)控制溝道，增大了器件的有效溝道寬度及驅(qū)動(dòng)電流。同時(shí)，背柵極接觸形成于MOS管正面，制作工藝更為簡(jiǎn)單，且背柵極接觸形成于淺溝槽隔離結(jié)構(gòu)區(qū)域，不會(huì)對(duì)器件其它區(qū)域構(gòu)成不良影響。
【專利說(shuō)明】一種雙柵SOI器件結(jié)構(gòu)及其制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，涉及一種雙柵SOI器件結(jié)構(gòu)及其制作方法。

【背景技術(shù)】
[0002]近年來(lái)，絕緣體上材料以其獨(dú)特的絕緣埋層結(jié)構(gòu)，能降低襯底的寄生電容和漏電電流，在低壓、低功耗、高溫、抗輻射器件等諸多領(lǐng)域得到了廣泛的應(yīng)用。制備更小尺寸、更高性能的器件一直是半導(dǎo)體工業(yè)發(fā)展的目標(biāo)和方向，隨著超大規(guī)模集成電路技術(shù)進(jìn)入到22nm節(jié)點(diǎn)及以下，對(duì)集成電路的特征尺寸提出了更高要求。
[0003]CMOS為了較低的功率和較高速度而采用絕緣體上硅(SOI)技術(shù)。器件面積越小、密度越高，制造出的芯片成本越低。
[0004]SOI器件在工作時(shí)，會(huì)在體區(qū)積累電荷，形成體電勢(shì)，從而導(dǎo)致SOI器件中特有的浮體效應(yīng)。浮體效應(yīng)(Floating body effect)是在SOI技術(shù)中實(shí)現(xiàn)的晶體管與體勢(shì)(bodypotential)相關(guān)的效應(yīng)。晶體管在絕緣體層上形成一個(gè)電容。這個(gè)電容上聚集的電荷可能會(huì)產(chǎn)生負(fù)面效應(yīng)，例如，開(kāi)啟結(jié)構(gòu)上的寄生晶體管和關(guān)態(tài)泄漏電流(off-state leakages),造成更高的電流消耗，以防動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器丟失信息。它也造成歷史效應(yīng)(historyeffect)，即晶體管與之前狀態(tài)閾值電壓有關(guān)的效應(yīng)。在模擬電路器件中，浮體效應(yīng)被稱作扭結(jié)效應(yīng)(Kink effect)。如圖1所示，顯示了 SOI MOSFET的輸出特性曲線(橫坐標(biāo)為漏電壓VD，縱坐標(biāo)為漏電流Id)，其中虛線框中顯示了浮體效應(yīng)。
[0005]因此，提供一種雙柵SOI器件結(jié)構(gòu)及其制作方法以消除或改善SOI器件中的浮體效應(yīng)，提高器件性能實(shí)屬必要。


【發(fā)明內(nèi)容】

[0006]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種雙柵SOI器件結(jié)構(gòu)及其制作方法，用于解決現(xiàn)有技術(shù)中SOI器件中存在浮體效應(yīng)，導(dǎo)致器件性能降低的問(wèn)題。
[0007]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種雙柵SOI器件結(jié)構(gòu)，包括SOI襯底及形成于所述SOI襯底中并通過(guò)淺溝槽隔離結(jié)構(gòu)隔離的MOS晶體管；所述MOS晶體管包括柵極、源極、漏極、柵極接觸、源極接觸及漏極接觸；所述MOS晶體管還包括背柵極接觸；所述背柵極接觸設(shè)置于所述MOS晶體管正面，且穿通所述淺溝槽隔離結(jié)構(gòu)及SOI襯底的埋氧層，與SOI襯底的背襯底接觸。
[0008]可選地，所述背襯底包括一摻雜區(qū)域，所述背柵極接觸與所述摻雜區(qū)域連接。
[0009]可選地，所述背柵極接觸與所述摻雜區(qū)域之間還形成有一硅化物層。
[0010]可選地，所述淺溝槽隔離結(jié)構(gòu)底部到達(dá)所述埋氧層上表面。
[0011]可選地，所述MOS晶體管為PMOS或W0S。
[0012]本發(fā)明還提供一種雙柵SOI器件結(jié)構(gòu)的制作方法，至少包括以下步驟:
[0013]S1:提供一自下而上依次包括背襯底、埋氧層及頂層硅的SOI襯底，在所述頂層硅中形成用于隔離有源區(qū)的淺溝槽隔離結(jié)構(gòu)；
[0014]S2:在所述有源區(qū)中形成柵極、源極及漏極，并形成覆蓋所述柵極、源極及漏極的鈍化層，得到MOS晶體管；
[0015]S3:在所述源極、漏極及柵極上形成接觸通孔，同時(shí)在所述淺溝槽隔離結(jié)構(gòu)及埋氧層中形成接觸通孔；
[0016]S4:在所述接觸通孔中填充金屬，形成柵極接觸、源極接觸、漏極接觸及背柵極接觸。
[0017]可選地，于所述步驟S3中，在所述淺溝槽隔離結(jié)構(gòu)及埋氧層中形成接觸通孔后，對(duì)所述接觸通孔底部區(qū)域的背襯底進(jìn)行摻雜，形成摻雜區(qū)域。
[0018]可選地，所述摻雜區(qū)域中的摻雜元素包括硼、磷及砷中的至少一種。
[0019]可選地，對(duì)所述接觸通孔底部區(qū)域的背襯底進(jìn)行摻雜后，進(jìn)一步在所述接觸通孔底部形成硅化物層。
[0020]可選地，所述MOS晶體管為PMOS或WOS。
[0021]如上所述，本發(fā)明的雙柵SOI器件結(jié)構(gòu)及其制作方法，具有以下有益效果:(I)本發(fā)明在形成接觸通孔時(shí)，同時(shí)打開(kāi)STI區(qū)域及其下的埋氧層，形成SOI器件的背柵極接觸通孔，引出背柵，形成雙柵SOI器件結(jié)構(gòu)；(2)相對(duì)于傳統(tǒng)只能在芯片封裝過(guò)程中從襯底背面引出背柵的方式，本發(fā)明從MOS管正面形成背柵極接觸，工藝更為簡(jiǎn)單，可以不增加光罩?jǐn)?shù)量，與CMOS工藝兼容，且本發(fā)明在形成背柵極接觸通孔時(shí)，可以在通孔底部進(jìn)行摻雜，并形成硅化物層，可以有效降低背柵極接觸與背襯底之間的接觸電阻；(3)本發(fā)明的背柵極接觸形成于淺溝槽隔離結(jié)構(gòu)區(qū)域，不會(huì)對(duì)器件其它區(qū)域構(gòu)成不良影響；(4)本發(fā)明的雙柵SOI器件中存在兩個(gè)控制溝道，分別由柵極和背柵極控制，從而相同的器件面積情況下，相對(duì)于以前的器件結(jié)構(gòu)，增大了器件的有效溝道寬度，增大了器件的驅(qū)動(dòng)電流；(5)本發(fā)明的雙柵SOI器件工作時(shí)，可以在背柵極接觸端施加適當(dāng)?shù)碾妷海淖凅w區(qū)電勢(shì)，從而改善浮體效應(yīng)。

【專利附圖】

【附圖說(shuō)明】
[0022]圖1顯示為現(xiàn)有技術(shù)中SOI MOSFET的輸出特性曲線。
[0023]圖2顯示為本發(fā)明的雙柵SOI器件結(jié)構(gòu)的剖面示意圖。
[0024]圖3顯示為本發(fā)明的雙柵SOI器件結(jié)構(gòu)的制作方法中在SOI襯底中形成淺溝槽隔離結(jié)構(gòu)的示意圖。
[0025]圖4顯示為本發(fā)明的雙柵SOI器件結(jié)構(gòu)的制作方法中形成MOS晶體管的示意圖。
[0026]圖5顯示為本發(fā)明的雙柵SOI器件結(jié)構(gòu)的制作方法中在淺溝槽隔離結(jié)構(gòu)及埋氧層中形成接觸通孔的示意圖。
[0027]元件標(biāo)號(hào)說(shuō)明
[0028]I 背襯底
[0029]2 埋氧層
[0030]3 頂層硅
[0031]4 淺溝槽隔離結(jié)構(gòu)
[0032]5 柵極
[0033]6 漏極
[0034]7 源極
[0035]8柵極接觸
[0036]9漏極接觸
[0037]10源極接觸
[0038]11背柵極接觸
[0039]12有源區(qū)
[0040]13接觸通孔
[0041]14摻雜區(qū)域

【具體實(shí)施方式】
[0042]以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書(shū)所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說(shuō)明書(shū)中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0043]請(qǐng)參閱圖2至圖5。需要說(shuō)明的是，本實(shí)施例中所提供的圖示僅以示意方式說(shuō)明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0044]實(shí)施例一
[0045]本發(fā)明提供一種雙柵SOI器件結(jié)構(gòu)，請(qǐng)參閱圖2，顯示為所述雙柵SOI器件結(jié)構(gòu)的剖面示意圖，包括SOI襯底及形成于所述SOI襯底中并通過(guò)淺溝槽隔離結(jié)構(gòu)4隔離的MOS晶體管；所述MOS晶體管包括柵極5、源極7、漏極6、柵極接觸8、源極接觸10、及漏極接觸9 ;所述MOS晶體管還包括背柵極接觸11 ;所述背柵極接觸11設(shè)置于所述MOS晶體管正面，且穿通所述淺溝槽隔離結(jié)構(gòu)4及SOI襯底的埋氧層2，與SOI襯底的背襯底I接觸。
[0046]具體的，所述SOI襯底自下而上依次包括背襯底1、埋氧層2及頂層硅3，所述淺溝槽隔離結(jié)構(gòu)4形成于所述頂層硅3中，且所述淺溝槽隔離結(jié)構(gòu)4底部到達(dá)所述埋氧層2上表面。
[0047]淺溝槽隔離(Shallow Trench Isolat1n, STI)技術(shù)在0.25 μ m及以下技術(shù)節(jié)點(diǎn)中被廣泛采用，其基本工藝流程是先淀積氮化硅，然后在隔離區(qū)腐蝕出一定深度的溝槽，再進(jìn)行側(cè)墻氧化，用化學(xué)氣相沉積法(Chemical Vapor Deposit1n, CVD)在溝槽中淀積氧化物，最后通過(guò)化學(xué)機(jī)械平坦化(Chemical Mechanical Planarizat1n, CMP)方法平坦化，形成溝槽隔離區(qū)和有源區(qū)。所述MOS晶體管形成于淺溝槽隔離結(jié)構(gòu)隔離出的有源區(qū)中，所述MOS晶體管可以為PMOS或NMOS。
[0048]具體的，所述背襯底I中可包括一摻雜區(qū)域14，所述背柵極接觸11與所述摻雜區(qū)域14連接。所述摻雜區(qū)域14可以降低所述背柵極接觸11與所述背襯底I之間的接觸電阻。
[0049]進(jìn)一步的，所述背柵極接觸11與所述摻雜區(qū)域14之間還可形成有一硅化物層(未圖示)。所述硅化物層包括但不限于硅化鈦、硅化鑰、硅化鉬、硅化鈷、硅化鎢等。所述硅化物層可以進(jìn)一步降低所述背柵極接觸11與所述背襯底I之間的接觸電阻。
[0050]本發(fā)明的雙柵SOI器件結(jié)構(gòu)中除了柵極接觸，還包括背柵極接觸，該雙柵SOI器件工作時(shí)，可以通過(guò)在背柵極接觸端施加適當(dāng)?shù)碾妷?，改變體區(qū)電勢(shì)，從而改善浮體效應(yīng)。并且該雙柵SOI器件中存在兩個(gè)控制溝道，分別由柵極和背柵極控制，分別位于源漏極之間區(qū)域的上部和下部，從而相同的器件面積情況下，相對(duì)于以前的器件結(jié)構(gòu)，增大了器件的有效溝道寬度，增大了器件的驅(qū)動(dòng)電流。
[0051]相對(duì)于傳統(tǒng)只能在芯片封裝過(guò)程中從襯底背面引出背柵的方式，本發(fā)明的雙柵SOI器件結(jié)構(gòu)的背柵極接觸形成于MOS管正面，工藝更為簡(jiǎn)單，可以不增加光罩?jǐn)?shù)量，與CMOS工藝兼容，且背柵極接觸底部的襯底區(qū)域形成有摻雜區(qū)域，并可以進(jìn)一步形成有硅化物層，二者均可以有效降低背柵極接觸與背襯底之間的接觸電阻，更利于通過(guò)背柵對(duì)體區(qū)電勢(shì)有效進(jìn)行調(diào)控，改善浮體效應(yīng)。同時(shí)，本發(fā)明的背柵極接觸形成于淺溝槽隔離結(jié)構(gòu)區(qū)域，不會(huì)對(duì)器件其它區(qū)域構(gòu)成不良影響。
[0052]實(shí)施例二
[0053]本發(fā)明還提供一種雙柵SOI器件結(jié)構(gòu)的制作方法，至少包括以下步驟:
[0054]S1:提供一自下而上依次包括背襯底、埋氧層及頂層硅的SOI襯底，在所述頂層硅中形成用于隔離有源區(qū)的淺溝槽隔離結(jié)構(gòu)；
[0055]S2:在所述有源區(qū)中形成柵極、源極及漏極，并形成覆蓋所述柵極、源極及漏極的鈍化層，得到MOS晶體管；
[0056]S3:在所述源極、漏極及柵極上形成接觸通孔，同時(shí)在所述淺溝槽隔離結(jié)構(gòu)及埋氧層中形成接觸通孔；
[0057]S4:在所述接觸通孔中填充金屬，形成柵極接觸、源極接觸、漏極接觸及背柵極接觸。
[0058]首先請(qǐng)參閱圖3，執(zhí)行步驟S1:提供一自下而上依次包括背襯底1、埋氧層2及頂層硅3的SOI襯底，在所述頂層硅3中形成用于隔離有源區(qū)12的淺溝槽隔離結(jié)構(gòu)4。
[0059]具體的，先在所述頂層硅3表面淀積氮化硅層作為掩模，然后在位于隔離區(qū)的頂層硅中腐蝕出一定深度的溝槽，本實(shí)施例中，所述溝槽底部到達(dá)所述埋氧層2的上表面。然后再進(jìn)行側(cè)墻氧化，用化學(xué)氣相沉積法在所述溝槽中淀積氧化物如二氧化硅，最后通過(guò)化學(xué)機(jī)械平坦化方法平坦化，形成淺溝槽隔離結(jié)構(gòu)4和有源區(qū)12。
[0060]然后請(qǐng)參閱圖4，執(zhí)行步驟S2:在所述有源區(qū)中形成柵極5、源極7及漏極6，并形成覆蓋所述柵極、源極及漏極的鈍化層，得到MOS晶體管。
[0061]具體的，首先在所述SOI襯底表面生長(zhǎng)柵氧化層，并淀積多晶硅，利用光刻、刻蝕和離子注入等工藝形成柵極結(jié)構(gòu)；然后進(jìn)行輕摻雜漏(LDD)注入，在柵極5兩側(cè)的SOI襯底中形成輕摻雜漏極和輕摻雜源極；接著在所述柵極5側(cè)壁形成側(cè)墻，防止后續(xù)進(jìn)行源漏注入時(shí)過(guò)于接近溝道以致發(fā)生源漏穿通；再對(duì)所述柵極5兩側(cè)的SOI襯底進(jìn)行離子注入，從而形成源極7及漏極6。最后再形成覆蓋所述柵極5、源極7及漏極6的鈍化層(未圖示)，對(duì)MOS管進(jìn)行保護(hù)。根據(jù)摻雜類型的不同，所述MOS管可以是PMOS或NM0S，此為本領(lǐng)域的公知常識(shí)，此處不再詳述。
[0062]再請(qǐng)參閱圖5，執(zhí)行步驟S3:在所述源極7、漏極6及柵極5上形成接觸通孔(未圖示)，同時(shí)在所述淺溝槽隔離結(jié)構(gòu)4及埋氧層2中形成接觸通孔13。
[0063]具體的，通過(guò)刻蝕形成所述接觸通孔13。本發(fā)明中，可以在靠近MOS管的源極7 —側(cè)的淺溝槽隔離結(jié)構(gòu)中形成接觸通孔，也可以在靠近MOS管的漏極6 —側(cè)的淺溝槽隔離結(jié)構(gòu)中形成接觸通孔，本實(shí)施例中，所述接觸通孔13以形成于靠近所述源極7 —側(cè)為例。
[0064]本發(fā)明在形成接觸通孔時(shí)，同時(shí)打開(kāi)STI區(qū)域及其下的埋氧層，形成SOI器件的背柵極接觸通孔，以利于后續(xù)從MOS管正面引出背柵，形成雙柵SOI器件結(jié)構(gòu)；相對(duì)于傳統(tǒng)只能在芯片封裝過(guò)程中從襯底背面引出背柵的方式，本發(fā)明從MOS管正面形成背柵極接觸，工藝更為簡(jiǎn)單，可以不增加光罩?jǐn)?shù)量，與CMOS工藝兼容。
[0065]進(jìn)一步的，在所述淺溝槽隔離結(jié)構(gòu)4及埋氧層2中形成接觸通孔13后，可以對(duì)所述接觸通孔13底部區(qū)域的背襯底I進(jìn)行摻雜，形成摻雜區(qū)域14。所述摻雜區(qū)域14中的摻雜元素包括但不限于硼、磷及砷中的至少一種。本發(fā)明在形成背柵極接觸通孔時(shí)，在通孔底部進(jìn)行摻雜，可以有效降低背柵極接觸與背襯底之間的接觸電阻。
[0066]進(jìn)一步的，對(duì)所述接觸通孔13底部區(qū)域的背襯底I進(jìn)行摻雜后，可以進(jìn)一步在所述接觸通孔13底部形成硅化物層(未圖示)。硅化物層的形成方法為:首先沉積金屬，然后進(jìn)行快速熱退火，使金屬與硅反應(yīng)，生成金屬硅化物。硅化物層可以進(jìn)一步降低背柵極接觸與背襯底之間的接觸電阻。
[0067]最后請(qǐng)參閱圖2，執(zhí)行步驟S4:在所述接觸通孔中填充金屬，形成柵極接觸8、源極接觸10、漏極接觸9及背柵極接觸11。本發(fā)明的背柵極接觸形成于淺溝槽隔離結(jié)構(gòu)區(qū)域，不會(huì)對(duì)器件其它區(qū)域構(gòu)成不良影響。
[0068]至此，制作得到了雙柵SOI器件結(jié)構(gòu)，可以通過(guò)在背柵極接觸端施加適當(dāng)?shù)碾妷?，改變體區(qū)電勢(shì)，從而改善SOI器件的浮體效應(yīng)。并且本發(fā)明制作得到的雙柵SOI器件中存在兩個(gè)控制溝道，分別由柵極和背柵極控制，分別位于源漏極之間區(qū)域的上部和下部，從而相同的器件面積情況下，相對(duì)于以前的器件結(jié)構(gòu)，增大了器件的有效溝道寬度，增大了器件的驅(qū)動(dòng)電流。
[0069]綜上所述，本發(fā)明的雙柵SOI器件結(jié)構(gòu)及其制作方法，具有以下有益效果:(I)本發(fā)明在形成接觸通孔時(shí)，同時(shí)打開(kāi)STI區(qū)域及其下的埋氧層，形成SOI器件的背柵極接觸通孔，引出背柵，形成雙柵SOI器件結(jié)構(gòu)；(2)相對(duì)于傳統(tǒng)只能在芯片封裝過(guò)程中從襯底背面引出背柵的方式，本發(fā)明從MOS管正面形成背柵極接觸，工藝更為簡(jiǎn)單，可以不增加光罩?jǐn)?shù)量，與CMOS工藝兼容，且本發(fā)明在形成背柵極接觸通孔時(shí)，可以在通孔底部進(jìn)行摻雜，并形成硅化物層，可以有效降低背柵極接觸與背襯底之間的接觸電阻；(3)本發(fā)明的背柵極接觸形成于淺溝槽隔離結(jié)構(gòu)區(qū)域，不會(huì)對(duì)器件其它區(qū)域構(gòu)成不良影響；(4)本發(fā)明的雙柵SOI器件中存在兩個(gè)控制溝道，分別由柵極和背柵極控制，從而相同的器件面積情況下，相對(duì)于以前的器件結(jié)構(gòu)，增大了器件的有效溝道寬度，增大了器件的驅(qū)動(dòng)電流；(5)本發(fā)明的雙柵SOI器件工作時(shí)，可以在背柵極接觸端施加適當(dāng)?shù)碾妷海淖凅w區(qū)電勢(shì)，從而改善浮體效應(yīng)。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0070]上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種雙柵SOI器件結(jié)構(gòu)，包括SOI襯底及形成于所述SOI襯底中并通過(guò)淺溝槽隔離結(jié)構(gòu)隔離的MOS晶體管；所述MOS晶體管包括柵極、源極、漏極、柵極接觸、源極接觸及漏極接觸，其特征在于:所述MOS晶體管還包括背柵極接觸；所述背柵極接觸設(shè)置于所述MOS晶體管正面，且穿通所述淺溝槽隔離結(jié)構(gòu)及SOI襯底的埋氧層，與SOI襯底的背襯底接觸。
2.根據(jù)權(quán)利要求1所述的雙柵SOI器件結(jié)構(gòu)，其特征在于:所述背襯底包括一摻雜區(qū)域，所述背柵極接觸與所述摻雜區(qū)域連接。
3.根據(jù)權(quán)利要求2所述的雙柵SOI器件結(jié)構(gòu)，其特征在于:所述背柵極接觸與所述摻雜區(qū)域之間還形成有一硅化物層。
4.根據(jù)權(quán)利要求1所述的雙柵SOI器件結(jié)構(gòu)，其特征在于:所述淺溝槽隔離結(jié)構(gòu)底部到達(dá)所述埋氧層上表面。
5.根據(jù)權(quán)利要求1所述的雙柵SOI器件結(jié)構(gòu)，其特征在于:所述MOS晶體管為PMOS或NMOS。
6.一種雙柵SOI器件結(jié)構(gòu)的制作方法，其特征在于，至少包括以下步驟: 51:提供一自下而上依次包括背襯底、埋氧層及頂層硅的SOI襯底，在所述頂層硅中形成用于隔離有源區(qū)的淺溝槽隔離結(jié)構(gòu)； 52:在所述有源區(qū)中形成柵極、源極及漏極，并形成覆蓋所述柵極、源極及漏極的鈍化層，得到MOS晶體管； 53:在所述源極、漏極及柵極上形成接觸通孔，同時(shí)在所述淺溝槽隔離結(jié)構(gòu)及埋氧層中形成接觸通孔； S4:在所述接觸通孔中填充金屬，形成柵極接觸、源極接觸、漏極接觸及背柵極接觸。
7.根據(jù)權(quán)利要求6所述的雙柵SOI器件結(jié)構(gòu)的制作方法，其特征在于:于所述步驟S3中，在所述淺溝槽隔離結(jié)構(gòu)及埋氧層中形成接觸通孔后，對(duì)所述接觸通孔底部區(qū)域的背襯底進(jìn)行摻雜，形成摻雜區(qū)域。
8.根據(jù)權(quán)利要求7所述的雙柵SOI器件結(jié)構(gòu)的制作方法，其特征在于:所述摻雜區(qū)域中的摻雜元素包括硼、磷及砷中的至少一種。
9.根據(jù)權(quán)利要求7所述的雙柵SOI器件結(jié)構(gòu)的制作方法，其特征在于:對(duì)所述接觸通孔底部區(qū)域的背襯底進(jìn)行摻雜后，進(jìn)一步在所述接觸通孔底部形成硅化物層。
10.根據(jù)權(quán)利要求6所述的雙柵SOI器件結(jié)構(gòu)的制作方法，其特征在于:所述MOS晶體管為PMOS或NMOS。
【文檔編號(hào)】H01L21/336GK104201193SQ201410509909
【公開(kāi)日】2014年12月10日 申請(qǐng)日期:2014年9月28日 優(yōu)先權(quán)日:2014年9月28日
【發(fā)明者】胡志遠(yuǎn), 張正選, 寧冰旭, 畢大煒, 彭超, 鄒世昌 申請(qǐng)人:中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所