一種hemt器件及其制造方法
【專利摘要】本發(fā)明公開了一種HEMT器件及其制造方法。該器件包括襯底；有源區(qū)，形成于襯底上；勢壘區(qū)，形成于有源區(qū)上；阻擋區(qū)，形成于勢壘區(qū)上，柵極，形成于阻擋區(qū)上；低電阻區(qū)，分別形成在柵極兩側(cè)，其中低電阻區(qū)是以柵極為掩蔽，通過自對準工藝形成的，并且低電阻區(qū)具有摻雜粒子；源極和漏極，分別形成在柵極兩側(cè)的低電阻區(qū)上。通過本發(fā)明，有效地縮短了柵源距和柵漏距，降低了柵源串聯(lián)電阻和柵漏串聯(lián)電阻，改善了器件的高頻特性。并且低電阻區(qū)形成時不需要進行精確套刻，降低了對光刻工藝套刻精度的要求，提高了器件的成品率，降低了生產(chǎn)成本。
【專利說明】—種HEMT器件及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體制造【技術(shù)領(lǐng)域】，尤其涉及一種HEMT器件及其制造方法。

【背景技術(shù)】
[0002]與其它半導體材料相比，III族氮化物材料具有禁帶寬度大、臨界擊穿電場高、飽和電子速度高、導熱率高、化學性質(zhì)穩(wěn)定等優(yōu)點。另外III族氮化物材料具有較強的自發(fā)極化和壓電極化效應(yīng)，例如，GaN可以與鋁鎵氮(AlGaN)、銦鋁氮(InAlN)和鋁氮(AlN)等材料形成具有高面密度和高遷移率的二維電子氣(2DEG)導電溝道。因此GaN基高電子遷移率場效應(yīng)晶體管(HEMT)具有電流密度大、功率密度大、高頻特性好和耐高溫等特點，在軍用和民用的微波功率領(lǐng)域有著廣泛的應(yīng)用前景。
[0003]在微波應(yīng)用領(lǐng)域，縮小器件的尺寸以縮短柵長并降低源漏電阻是提高GaN基HEMT器件電流增益截止頻率(fT)的重要措施。目前，GaN基HEMT器件的柵長已經(jīng)縮短到30nm，器件的電流增益截止頻率也已經(jīng)達到了 370GHz (參見Yuanzheng Yue, et al, ΙηΑ1Ν/Α1Ν/GaN HEMTs With Regrown Ohmic Contacts and fT of 370GHz, IEEE Electron Device Letters, vol.33，n0.7，pp.988-990.)。
[0004]在GaN基HEMT器件制造過程中，對于確定的器件尺寸，歐姆接觸電阻和柵源、柵漏串聯(lián)電阻是影響器件高頻特性的兩個重要參數(shù)，因此縮短柵源距和柵漏距和改進歐姆接觸生長工藝是改善器件高頻特性的兩個重要措施。
[0005]一方面，現(xiàn)有技術(shù)中形成源漏極區(qū)和柵極的方法，受限于光刻套刻精度的限制，器件的源漏距通常較大，使得HEMT器件的柵源串聯(lián)電阻和柵漏串聯(lián)電阻較大，從而降低了HEMT器件的高頻特性。
[0006]另一方面，低的歐姆接觸電阻需要良好的歐姆接觸生長工藝。業(yè)界當前通常采用高溫退火形成合金歐姆接觸，然而高溫退火會造成柵結(jié)退化甚至失效，使柵泄漏電流增大，甚至使柵肖特基結(jié)形成歐姆接觸。較大的柵泄漏電流會降低器件的高頻性能和擊穿性能，同時降低了器件的可靠性和成品率。


【發(fā)明內(nèi)容】

[0007]有鑒于此，本發(fā)明提出了一種HEMT器件及其制造方法，以解決【背景技術(shù)】中所涉及的問題中的一種或幾種。
[0008]—方面,本發(fā)明實施例提供了一種HEMT器件,包括:
[0009]襯底；
[0010]有源區(qū)，形成于所述襯底上；
[0011]勢壘區(qū)，形成于所述有源區(qū)上；
[0012]阻擋區(qū)，形成于所述勢壘區(qū)上；
[0013]柵極，形成于所述阻擋區(qū)上；
[0014]低電阻區(qū)，分別形成在所述柵極兩側(cè)，其中，所述低電阻區(qū)是以所述柵極為掩蔽，通過自對準工藝形成的，并且所述低電阻區(qū)具有摻雜粒子，所述摻雜粒子的濃度在豎直方向的峰值位于與所述有源區(qū)對應(yīng)的部分或與所述勢壘區(qū)對應(yīng)的部分；以及
[0015]源極和漏極，分別形成在所述柵極兩側(cè)的低電阻區(qū)上。
[0016]所述襯底可以為藍寶石、硅、碳化硅、氮化鎵或稀土氧化物等適合生長II1-V族化合物的材料。
[0017]所述柵極的材料為難熔材料，所述難熔材料選自以下組中的一種或多種:鎢(W)、鑰(Mo)、鉭(Ta)、鈦、鉻和氮化鉭；或者為
[0018]所述組中的材料的氮化物；或者為
[0019]所述組中的材料的合金；或者為
[0020]所述組中材料的疊層；或者為
[0021 ] 所述組中的材料或所述組中的材料的氮化物或所述組中的材料的合金的疊層；或者為
[0022]所述組中的材料或所述組中的材料的氮化物或所述組中的材料的合金或絕緣材料的疊層。
[0023]所述勢壘區(qū)為與所述有源區(qū)的材料形成異質(zhì)結(jié)的半導體材料層；或者為
[0024]半導體材料與形成于其上的絕緣材料的疊層。
[0025]所述阻擋區(qū)材料中一種或多種在所述柵極刻蝕時的被蝕刻速率低于所述柵極材料中的一種或多種材料被蝕刻的速率。
[0026]優(yōu)選的，所述阻擋區(qū)包括:
[0027]抗蝕刻區(qū)，形成于所述勢壘區(qū)上，用于減少所述柵極刻蝕時對所述勢壘層造成的刻蝕損傷；
[0028]第一介質(zhì)區(qū)，形成于所述抗蝕刻區(qū)上，用于減小所述柵極的泄漏電流。
[0029]所述抗蝕刻區(qū)材料的被蝕刻速率優(yōu)選的低于所述柵極材料中的一種或多種材料被蝕刻的速率。
[0030]所述第一介質(zhì)區(qū)材料為絕緣材料。
[0031]所述低電阻區(qū)的朝向柵極側(cè)的表面低于所述阻擋區(qū)的朝向柵極側(cè)的表面。
[0032]優(yōu)選的，所述HEMT器件還包括柵極側(cè)墻，形成于所述柵極兩側(cè)或形成于所述柵極兩側(cè)及所述柵極之上。所述柵極側(cè)墻在所述柵極與源極和所述柵極與漏極方向的寬度可以利用光刻技術(shù)進行調(diào)節(jié)，且柵漏一側(cè)柵極側(cè)墻的寬度不小于柵源一側(cè)柵極側(cè)墻的寬度。所述柵極側(cè)墻的材料為絕緣材料。
[0033]優(yōu)選的，所述HEMT器件還包括柵介質(zhì)，形成于所述阻擋區(qū)和所述柵極之間。
[0034]優(yōu)選的，所述HEMT器件還包括緩沖層，形成于所述襯底和所述有源區(qū)之間，用于降低襯底和有源區(qū)之間的晶格失配。
[0035]另一方面，本發(fā)明實施例提供了一種制造HEMT器件的方法，包括步驟:
[0036]S1、在襯底上形成有源層；
[0037]S2、在所述有源層上形成勢壘層；
[0038]S3、在所述勢壘層上形成阻擋層；
[0039]S4、在所述阻擋層上形成柵極；
[0040]S5、以所述柵極為掩蔽，通過自對準工藝在所述柵極兩側(cè)形成低電阻區(qū)并且形成阻擋區(qū)、有源區(qū)和勢壘區(qū)，其中所述低電阻區(qū)具有摻雜粒子；以及
[0041]S6、在所述柵極兩側(cè)的低電阻區(qū)分別形成源極和漏極。
[0042]所述一種制造HEMT器件的方法中步驟S5包括:
[0043]對柵極兩側(cè)的區(qū)域進行摻雜，其中摻雜深度至有源區(qū)或勢壘區(qū)內(nèi)，被摻雜區(qū)域形成低電阻區(qū)，未被摻雜的阻擋層、勢壘層和有源層分別形成所述阻擋區(qū)、勢壘區(qū)和有源區(qū)，并且其中所述摻雜粒子的濃度在豎直方向的峰值位于與所述有源區(qū)對應(yīng)的部分或與所述勢壘區(qū)對應(yīng)的部分。
[0044]可選的，所述一種制造HEMT器件的方法中步驟S5還包括:
[0045]在對柵極兩側(cè)的區(qū)域進行摻雜之前，以柵極為掩蔽，去除柵極兩側(cè)全部層厚的阻擋層和部分層厚的勢壘層，或者去除柵極兩側(cè)全部層厚的阻擋層和全部層厚的勢壘層以露出所述有源層，或者去除柵極兩側(cè)全部層厚的阻擋層和全部層厚的勢壘層以及部分層厚的有源層。
[0046]可選的，所述一種制造HEMT器件的方法中步驟S5包括:
[0047]以柵極為掩蔽，去除柵極兩側(cè)全部層厚的阻擋層和全部層厚的勢壘層以露出所述有源層，或者去除柵極兩側(cè)全部層厚的阻擋層和全部層厚的勢壘層以及部分層厚的有源層；未被去除的阻擋層、勢壘層和有源層分別形成所述阻擋區(qū)、勢壘區(qū)和有源區(qū)；
[0048]在柵極兩側(cè)的區(qū)域生長帶有摻雜粒子的半導體材料，形成低電阻區(qū)。
[0049]優(yōu)先的，所述一種制造HEMT器件的方法在步驟S4和S5之間還包括:在所述柵極兩側(cè)或所述柵極兩側(cè)及柵極上形成柵極側(cè)墻，所述側(cè)墻在柵源和柵漏方向的寬度可以利用光刻技術(shù)進行調(diào)節(jié)，且柵漏一側(cè)柵極側(cè)墻的寬度不小于柵源一側(cè)柵極側(cè)墻的寬度。
[0050]進一步的，利用離子注入方法對柵極兩側(cè)的區(qū)域進行摻雜時，離子注入方向與勢壘層和有源層界面垂直方向沿順時針方向的夾角大于等于O度，且小于等于40度。本發(fā)明通過源漏自對準工藝有效地縮短了柵源距和柵漏距，降低了柵源串聯(lián)電阻和柵漏串聯(lián)電阻，改善了器件的高頻特性；并且低電阻區(qū)區(qū)形成時不需要進行精確套刻，降低了對光刻工藝套刻精度的要求，提高了器件的成品率降低了生產(chǎn)成本，通過在勢壘層和柵極之間增加阻擋層，能夠降低勢壘層的蝕刻損傷。進一步地，在本發(fā)明的優(yōu)選實施例中，柵極采用難熔材料避免了歐姆接觸高溫退火導致的柵結(jié)退化，提高了器件的成品率和可靠性；源漏高摻雜或者源漏再生長工藝有效地改善了源漏電極的歐姆接觸特性，降低了歐姆接觸電阻，從而改善了器件的高頻性能。
[0051]在閱讀【具體實施方式】并且在查看附圖之后，本領(lǐng)域的技術(shù)人員將認識到另外的特征和優(yōu)點。

【專利附圖】

【附圖說明】
[0052]現(xiàn)將參照附圖解釋示例。附圖用于說明基本原理，使得僅圖示了理解基本原理所必需的方面。附圖并非依比例繪制。在附圖中相同的附圖標記表示相似的特征。
[0053]圖1示出了本發(fā)明實施例一提供的HEMT器件的結(jié)構(gòu)示意圖；
[0054]圖2示出了本發(fā)明實施例一提供的HEMT器件的制造方法流程圖；
[0055]圖3a-3f、5a_5c示出了根據(jù)本發(fā)明實施例一提供的HEMT器件的制造方法各步驟對應(yīng)的結(jié)構(gòu)截面圖；
[0056]圖4示出了本發(fā)明實施例一提供的HEMT器件的制造方法中低電阻區(qū)摻雜粒子濃度的分布示意圖；
[0057]圖6是本發(fā)明實施例二提供的HEMT器件的結(jié)構(gòu)的剖面圖；
[0058]圖7示出了本發(fā)明實施例二提供的HEMT器件的制造方法的流程圖；
[0059]圖8是本發(fā)明實施例三提供的HEMT器件的結(jié)構(gòu)剖面圖；
[0060]圖9示出了本發(fā)明實施例三提供的HEMT器件的制造方法的流程圖；
[0061]圖1Oa-圖10g、圖11示出了本發(fā)明實施例三提供的HEMT器件的制造方法各步驟對應(yīng)的結(jié)構(gòu)截面圖；
[0062]圖12是本發(fā)明實施例中離子注入示意圖。

【具體實施方式】
[0063]下面結(jié)合附圖并通過【具體實施方式】來進一步說明本發(fā)明的技術(shù)方案。諸如“下面”、“下方”、“在…下”、“低”、“上方”、“在…上”、“高”等的空間關(guān)系術(shù)語用于使描述方便，以解釋一個元件相對于第二元件的定位，表示除了與圖中示出的那些取向不同的取向以外，這些術(shù)語旨在涵蓋器件的不同取向。另外，例如“一個元件在另一個元件上/下”可以表示兩個元件直接接觸，也可以表示兩個元件之間還具有其他元件。此外，諸如“第一”、“第二”等的術(shù)語也用于描述各個元件、區(qū)、部分等，并且不應(yīng)被當作限制。類似的術(shù)語在描述通篇中表示類似的元件。
[0064]實施例一
[0065]圖1示出了本發(fā)明實施例一提供的HEMT器件的結(jié)構(gòu)示意圖。如圖1所示，所示HEMT器件的結(jié)構(gòu)包括:襯底100 ;有源區(qū)106，形成于襯底100上；勢壘區(qū)107，形成于有源區(qū)106上；阻擋區(qū)112，形成于勢壘區(qū)107上，柵極103，形成于阻擋區(qū)112上；低電阻區(qū)104，形成在柵極103兩側(cè)，其中低電阻區(qū)104是以柵極103為掩蔽，通過自對準工藝形成的，并且所述低電阻區(qū)104具有摻雜粒子，所述摻雜粒子的濃度在豎直方向的峰值位于與所述有源區(qū)106對應(yīng)的部分或與所述勢壘區(qū)107對應(yīng)的部分；以及，源極108和漏極109，分別形成在柵極103兩側(cè)的低電阻區(qū)104上。
[0066]其中，襯底100的材料可以為藍寶石、硅、碳化硅、氮化鎵或稀土氧化物等適合生長II1-V族化合物的材料。優(yōu)選地，襯底100的材料為碳化硅。
[0067]其中，有源區(qū)106 可以由一層銦招鎵氮(InxAlyGazN(O ^ x, y, z ^ I ；x+y+z = I))或多層InxAlyGazN(O彡x, y, z彡I ；x+y+z = I,各層中x、y、z不完全相同)的疊層組成。優(yōu)選地，有源區(qū)106的材料為GaN。
[0068]其中，勢壘區(qū)107可以由一層或多層可以與所述有源區(qū)106形成異質(zhì)結(jié)的半導體材料組成，例如 InxAlyGazN (O ^ x, y, z ^ I ；x+y+z = I)。
[0069]阻擋區(qū)112的材料被蝕刻的速率優(yōu)選低于柵極103材料被蝕刻的速率，或者阻擋層111的材料被蝕刻的速率優(yōu)選的低于柵極103材料與半導體材料或絕緣材料的疊層，其中，所述半導體材料可以是InxAlyGazN(O彡x, y, z彡I ；x+y+z = I)等,所述絕緣材料可以為氮化硅、氧化鋁或二氧化硅或二氧化鉿等，這樣處理的好處在于在刻蝕柵極103材料時保護所述勢壘層102，降低勢壘層102的刻蝕損傷。
[0070]其中，柵極103可以是肖特基柵極，也可以是其他與勢壘區(qū)形成非歐姆接觸的柵極。柵極103可包括柵介質(zhì)1031和難熔材料1032，所述柵介質(zhì)1031可以降低柵極103的漏電流，所述柵介質(zhì)1031形成于阻擋區(qū)112和難熔材料1032之間，所述難熔材料1032的熔點高于在利用摻雜形成低電阻區(qū)104時雜質(zhì)退火激活溫度以及在低電阻區(qū)104與源極108和漏極109形成歐姆接觸時的退火溫度。難熔材料1032可選的材料選自以下組中的一種或多種:鶴(W)、鑰(Mo)、鉭(Ta)、鈦、鉻和氮化鉭；或者為所述組中的材料的氮化物；或者為所述組中的材料的合金，或者為所述組中材料的疊層；或者為所述組中的材料或所述組中的材料的氮化物或所述組中的材料的合金的疊層；或者為所述組中的材料或所述組中的材料的氮化物或所述組中的材料的合金或絕緣材料的疊層。
[0071]由于柵極103采用了難熔材料，在隨后形成低電阻區(qū)104與源極108和漏極109的過程中，避免了高溫退火導致的柵結(jié)退化，從而提高了器件的成品率和可靠性。
[0072]為了降低低電阻區(qū)104與柵極103短路可能性，并減小低電阻區(qū)104與柵極103之間的漏電流，低電阻區(qū)104中摻雜粒子的濃度在豎直方向上的峰值位于有源區(qū)106或勢壘區(qū)107。對于低電阻區(qū)域在豎直方向的寬度可以根據(jù)具體需求進行調(diào)整，這是本領(lǐng)域技術(shù)人員能夠?qū)崿F(xiàn)的。
[0073]優(yōu)選地，為了進一步降低低電阻區(qū)104與柵極103短路可能性，并減小低電阻區(qū)104與柵極103之間的漏電流，所述低電阻區(qū)104朝向柵極103側(cè)的表面低于所述阻擋區(qū)112的朝向柵極側(cè)的表面。
[0074]其中，源極108和漏極109分別形成在柵極103兩側(cè)的低電阻區(qū)104上，接觸類型為歐姆接觸，形成歐姆接觸的退火溫度低于柵極難熔材料的熔點。其中，所述源極和漏極距離柵極的橫向距離可以分別大于源極區(qū)和漏極區(qū)距離柵極的橫向距離。
[0075]下面，對本發(fā)明實現(xiàn)上述HEMT器件的制造方法做詳細說明。
[0076]圖2示出了本發(fā)明實施例一提供的HEMT器件的制造方法流程圖，如圖2所示，所示HEMT器件的制造方法包括步驟:
[0077]步驟S11、在襯底上形成有源層；
[0078]步驟S12、在所述有源層上形成勢壘層；
[0079]步驟S13、在所述勢壘層上形成阻擋層；
[0080]步驟S14、在所述阻擋層上形成柵極；
[0081]步驟S15、以所述柵極為掩蔽，通過自對準工藝在所述柵極兩側(cè)形成低電阻區(qū)并且形成阻擋區(qū)、有源區(qū)和勢壘區(qū)，其中所述低電阻區(qū)具有摻雜粒子；以及
[0082]步驟S16、在所述柵極兩側(cè)的低電阻區(qū)上分別形成源極和漏極。
[0083]圖3a-3f、5a_5c示出了根據(jù)本發(fā)明實施例一提供的HEMT器件的制造方法各步驟對應(yīng)的結(jié)構(gòu)截面圖。
[0084]如圖3a所示，提供襯底100。
[0085]襯底100的材料可以為藍寶石、硅、碳化硅、氮化鎵或稀土氧化物等適合生長II1-V族化合物的材料。優(yōu)選地，襯底100的材料為氮化鎵。
[0086]如圖3b所示，在襯底100上形成有源層101。
[0087]有源層101可以由若干層銦招鎵氮(InxAlyGazN(O ^ x, y, z ^ I ；x+y+z = I))或若干層InxAlyGazN(O彡x, y, z彡I ；x+y+z = I,各層中x、y、z不同)與半導體材料的疊層組成。優(yōu)選地，有源層101的材料為GaN。形成有源層的方法包括但不限于化學氣相淀積(CVD)、氫化物氣相外延(HVPE)、原子層淀積(ALD)、分子束外延(MBE)等。
[0088]如圖3c所示，在有源層101上形成勢壘層102。
[0089]勢壘層102可以由一層或多層可以與有源層101形成異質(zhì)結(jié)的半導體材料組成，例如InxAlyGazN(O彡x, y, z彡I ；x+y+z = I)。形成勢魚層102的方法包括但不限于化學氣相淀積(CVD)、氫化物氣相外延(HVPE)、原子層淀積(ALD)、分子束外延(MBE)等。
[0090]優(yōu)選地，勢壘層102可以由一層或多層可以與所述有源區(qū)101形成異質(zhì)結(jié)的半導體材料(例如InxAlyGazN(O彡x, y, z彡I ；x+y+z = I))與形成于其上的絕緣材料的疊層組成。
[0091]如圖3d所示，在勢壘層102上形成阻擋層111。
[0092]阻擋層111的材料中的一種或多種材料的被蝕刻速率優(yōu)選的低于柵極103材料中的一種或多種材料被蝕刻的速率。
[0093]優(yōu)選地，所述阻擋層111的材料為非晶材料。
[0094]具體地優(yōu)選的，在實施例一中阻擋層111的材料為氮化鋁。
[0095]這樣處理的好處在于在刻蝕柵極103材料時保護所述勢壘層102不被刻蝕。另一方面采用離子注入的方法形成低電阻區(qū)104時，所述阻擋層102材料可以減弱注入時的溝道效應(yīng)，從而可以更準確地控制注入離子分布。
[0096]如圖3e所示，在阻擋層111上形成柵極103，柵極103可以是肖特基柵極，也可以是其他與勢壘區(qū)形成非歐姆接觸的柵極。
[0097]其中，所述柵極103材料可以為難熔導電材料，或難熔導電材料與若干層InxAlyGazN(O彡x, y, z彡I ；x+y+z = I)或介質(zhì)材料的疊層,所述介質(zhì)材料可以為氮化娃、
氧化鋁或二氧化硅或二氧化鉿等。
[0098]所述難熔導電材料的熔點高于在之后的步驟中利用摻雜形成低電阻區(qū)時雜質(zhì)退火激活溫度以及在低電阻區(qū)與源極和漏極形成歐姆接觸時的退火溫度?？蛇x的材料選自以下組中的一種或多種:鎢(W)、鑰(Mo)、鉭(Ta)、鈦、鉻和氮化鉭；或者為所述組中的材料的氮化物；或者為所述組中的材料的合金；或者為所述組中材料的疊層；或者為所述組中的材料或所述組中的材料的氮化物或所述組中的材料的合金的疊層；或者為所述組中的材料或所述組中的材料的氮化物或所述組中的材料的合金或絕緣材料的疊層，所述絕緣材料用于降低柵極的漏電流。
[0099]優(yōu)選的，所述在阻擋層111上形成柵極103可包括:在阻擋層111上形成柵介質(zhì)1031，在所述柵介質(zhì)1031上形成難熔材料1032。所述柵介質(zhì)1031的材料可以為氮化硅(SiN)，所述難熔材料1032的生長方法可以為濺射等。
[0100]優(yōu)選的，柵極難熔材料的去除方法采用刻蝕工藝。首先在阻擋層111表面的柵介質(zhì)1031上生長難熔材料1032，然后在柵極區(qū)域形成掩膜，并去除掩膜區(qū)域之外的難熔材料1032和柵介質(zhì)1031，最后去除掩膜形成柵極103。所述掩膜在難熔材料1032刻蝕時的被刻蝕速率低于難熔材料1032的刻蝕速率。所述柵介質(zhì)1031可以降低柵極103的漏電流。
[0101]可選的，柵極難熔材料的去除方法還可以為剝離工藝。采用剝離工藝可以避免刻蝕工藝中刻蝕造成的勢壘層損傷。
[0102]在本實施例中，由于柵極103采用了難熔材料，在隨后形成低電阻區(qū)104與源極108和漏極109的過程中，避免了高溫退火導致的柵結(jié)退化，從而提高了器件的成品率和可靠性。
[0103]如圖3f所示，以所述柵極103為掩蔽，通過自對準工藝在所述柵極103兩側(cè)形成低電阻區(qū)104，并且形成阻擋區(qū)112、有源區(qū)106和勢壘區(qū)107。
[0104]其中，所述低電阻區(qū)104具有摻雜粒子，為了降低低電阻區(qū)104與柵極103短路的可能性，并減小低電阻區(qū)104與柵極103之間的漏電流，低電阻區(qū)104中摻雜粒子的濃度在豎直方向的峰值位于與所述有源區(qū)106對應(yīng)的部分或與所述勢壘區(qū)107對應(yīng)的部分。
[0105]如圖4所示，圖4示出了本發(fā)明實施例一提供的HEMT器件的制造方法中低電阻區(qū)摻雜粒子濃度的曲線示意圖，圖中虛線I表示低電阻區(qū)104中摻雜粒子的濃度在豎直方向的峰值位于與有源區(qū)106對應(yīng)的部分，實線2表示低電阻區(qū)104中摻雜粒子的濃度在豎直方向的峰值位于與勢壘區(qū)107對應(yīng)的部分。對于低電阻區(qū)域在豎直方向的寬度可以根據(jù)具體需求進行調(diào)整，這是本領(lǐng)域技術(shù)人員能夠?qū)崿F(xiàn)的。
[0106]為了形成這樣的低電阻區(qū)104，在一個示例中，步驟S15包括:
[0107]步驟S151、采用離子注入法對柵極103兩側(cè)的區(qū)域進行摻雜，其中摻雜元素可以為Si，整體摻雜濃度在I X 119CnT3量級。其中摻雜深度至有源區(qū)106或勢壘區(qū)107內(nèi)，被摻雜區(qū)域形成低電阻區(qū)104(如圖3f所示)，未被摻雜的阻擋層、勢壘層和有源層分別形成阻擋區(qū)112、勢壘區(qū)107和有源區(qū)106，并且其中所述摻雜粒子的濃度在豎直方向的峰值位于與所述有源區(qū)106對應(yīng)的部分或與所述勢壘區(qū)107對應(yīng)的部分，這可以通過調(diào)節(jié)摻雜離子的分布來實現(xiàn)，例如形成高斯分布，高斯分布的峰值對應(yīng)有源區(qū)106或者勢壘區(qū)107。
[0108]由于阻擋層111為非晶材料，采用離子注入法對柵極103兩側(cè)的區(qū)域進行摻雜形成低電阻區(qū)104時，阻擋層111減弱了注入離子在勢壘層和有源層中的溝道效應(yīng)，從而可以更準確地控制注入離子分布。
[0109]在該示例中，為了進一步降低低電阻區(qū)104與柵極103短路的可能性，并減小低電阻區(qū)104與柵極103之間的漏電流，在對柵極103兩側(cè)的區(qū)域進行摻雜之前，所述方法還包括:
[0110]步驟S150、以柵極103為掩蔽，去除柵極103兩側(cè)全部層厚的阻擋層和部分層厚的勢壘層(如圖5a所示)，或者去除柵極兩側(cè)全部層厚阻擋層111和全部層厚的勢壘層102以露出所述有源層101 (如圖5b所示)，或者去除柵極兩側(cè)全部層厚的阻擋層111和全部層厚的勢壘層102以及部分層厚的有源層101 (如圖5c所示)，未被去除的部分形成阻擋區(qū)112、有源區(qū)106與勢壘區(qū)107。這樣，形成的低電阻區(qū)104與柵極103在豎直方向上有段距離，可以實現(xiàn)上述目的。
[0111]采用離子注入方法對柵極103兩側(cè)的區(qū)域進行摻雜形成低電阻區(qū)104時具有以下明顯優(yōu)點:首先，離子注入工藝相對比較成熟，且成本較低；其次離子注入工藝不需要刻蝕和再生長，減少了工藝步驟，降低了工藝難度，提高了工藝的可靠性和穩(wěn)定性。
[0112]在本實施例中，利用柵極作為掩蔽，通過自對準工藝形成低電阻區(qū)，能夠有效地縮短柵源距和柵漏距，并且無需套刻，工藝簡單。如圖3g所示，在柵極103兩側(cè)的低電阻區(qū)104上分別形成源極108和漏極109。
[0113]當采用離子注入法對柵極103兩側(cè)的區(qū)域進行摻雜形成源漏低電阻區(qū)104時，在退火時需要考慮兩方面，一方面是激活高摻雜的雜質(zhì)從而形成低電阻區(qū)104所需要的退火條件，另一方面是低電阻區(qū)104與源極108和漏極109形成良好的歐姆接觸所需要的退火條件。優(yōu)選地，退火溫度低于柵極難熔材料的熔點。
[0114]其中，所述源極108和漏極109被形成為距離柵極的橫向距離分別大于源極區(qū)和漏極區(qū)距離柵極的橫向距離。
[0115]在本實施例中，采用采用離子注入工藝在柵極兩側(cè)形成低電阻區(qū)，再在低電阻區(qū)上分別形成源極和漏極，有效地改善了源漏電極的歐姆接觸特性，降低了歐姆接觸電阻，從而改善了器件的高頻性能。
[0116]本發(fā)明實施例一提供的HEMT器件及HEMT器件的制造方法，通過源漏自對準工藝有效地縮短了柵源距和柵漏距，降低了柵源串聯(lián)電阻和柵漏串聯(lián)電阻，改善了器件的高頻特性；并且低電阻區(qū)形成時不需要進行精確套刻，降低了對光刻工藝套刻精度的要求，提高了器件的成品率降低了生產(chǎn)成本，通過在勢壘層和柵極之間增加阻擋層，能夠降低勢壘層的蝕刻損傷，并能降低離子注入時的溝道效應(yīng)，從而更好地控制注入離子的分布。進一步地，在本發(fā)明的優(yōu)選實施例中，柵極采用難熔材料避免了歐姆接觸高溫退火導致的柵結(jié)退化，提高了器件的成品率和可靠性；源漏高摻雜或者源漏再生長工藝有效地改善了源漏電極的歐姆接觸特性，降低了歐姆接觸電阻，從而改善了器件的高頻性能。
[0117]實施例二
[0118]圖6是本發(fā)明實施例二提供的HEMT器件的結(jié)構(gòu)的剖面圖，如圖6所示。圖6與圖3g中相同的元件用相同的附圖標記表示。
[0119]所示HEMT器件的結(jié)構(gòu)包括:襯底100 ;緩沖層110，形成于襯底100之上；有源區(qū)106，形成于緩沖層110之上；勢壘區(qū)107，形成于有源區(qū)106上；阻擋區(qū)112，形成于勢壘區(qū)107上，柵極103，形成于阻擋區(qū)112上；柵極側(cè)墻113和114，分別位于柵極103兩側(cè)；低電阻區(qū)104，形成在柵極103兩側(cè)，其中低電阻區(qū)104是以柵極103為掩蔽，通過自對準工藝形成的，并且所述低電阻區(qū)104具有摻雜粒子，所述摻雜粒子的濃度在豎直方向的峰值位于與所述有源區(qū)106對應(yīng)的部分或與所述勢壘區(qū)107對應(yīng)的部分；以及，源極108和漏極109，分別形成在柵極103兩側(cè)的低電阻區(qū)104上。
[0120]下面，對本發(fā)明實現(xiàn)上述HEMT器件的制造方法做詳細說明。
[0121]圖7示出了本發(fā)明實施例二提供的HEMT器件的制造方法的流程圖，如圖7所示，所述HEMT器件的制造方法包括:
[0122]步驟S21、在襯底上形成緩沖層；
[0123]步驟S22、在所述緩沖層上形成有源層；
[0124]步驟S23、在所述有源層上形成勢壘層；
[0125]步驟S24、在所述勢壘層上形成阻擋層；
[0126]步驟S25、在所述阻擋層上形成柵極；
[0127]步驟S26、在所述柵極兩側(cè)或所述柵極兩側(cè)及柵極上形成柵極側(cè)墻；
[0128]步驟S27、以所述柵極為掩蔽，通過自對準工藝在所述柵極兩側(cè)形成低電阻區(qū)并且形成阻擋區(qū)、有源區(qū)和勢壘區(qū)，其中所述低電阻區(qū)具有摻雜粒子；以及
[0129]步驟S28、在所述柵極兩側(cè)的低電阻區(qū)上分別形成源極和漏極。
[0130]本發(fā)明實施例二以上述實施例一為基礎(chǔ)，與實施例一的第一個不同之處在于，本發(fā)明實施例二在襯底100和有源層101之間形成了緩沖層110，這樣處理的好處在于能夠降低襯底100和有源區(qū)101之間的晶格失配，從而改善有源區(qū)101的晶格質(zhì)量。緩沖層I1的材料可以由一層銦招鎵氮(InxAlyGazN(O彡x, y, z彡I ；x+y+z = I))或多層InxAlyGazN(O彡x, y, z彡I ；x+y+z = I,各層中x、y、z不同)的疊層組成或者由若干層InxAlyGazN(O ^ x, y, z ^ I ；x+y+z = I)與半導體材料的疊層。
[0131]具體地，緩沖層110可以包括生長在襯底100之上的成核層1101和生長在成核層1101之上的過渡層1102。成核層1101用于減小襯底100和過渡層1102之間的晶格失配。過渡層1102用于改善有源區(qū)106的晶格質(zhì)量。有源區(qū)106的晶格質(zhì)量優(yōu)于緩沖層110的晶格質(zhì)量，且有源區(qū)106材料的載流子遷移率高于緩沖層110材料。
[0132]具體優(yōu)選的，緩沖層110也可以包括生長在襯底100之上的過渡層1102和生長在過渡層上的背勢壘層1103(這種情況下HEMT器件的截面圖結(jié)構(gòu)與圖6中的結(jié)構(gòu)相同，圖中未示出)，所述過渡層1102的材料可以由一層銦招鎵氮(InxAlyGazN(O彡x, y, z彡I ；x+y+z=D)或多層InxAlyGazN(O ^ x, y, z ^ I ；x+y+z = I,各層中x、y、z不同)的疊層組成或者由若干層InxAlyGazN(O彡x, y, z彡I ；x+y+z = I)與半導體材料的疊層,過渡層1102用于改善有源區(qū)106的晶格質(zhì)量,所述背勢魚層1103的材料若干層InxAlyGazN (O ^ x, y, z ^ I ；x+y+z = I)或InxAlyGazN(O彡x, y, z彡I ；x+y+z = I)與半導體材料的疊層，背勢魚層1103用于提高有源區(qū)106載流子的限域性。
[0133]本發(fā)明實施例二以上述實施例一為基礎(chǔ)，與實施例一的第二個不同之處在于，在柵極103形成后，在柵極103兩側(cè)或柵極103兩側(cè)與柵極103之上形成柵極側(cè)墻114和113。
[0134]柵極側(cè)墻113和114的材料為絕緣材料，可以為氮化硅、氧化鋁或氧化硅等，可以用來進一步避免低電阻區(qū)104與柵極103短路，并減小低電阻區(qū)104與柵極103之間的漏電流，柵極側(cè)墻113和114能夠進一步改善器件的擊穿特性且降低柵極泄漏電流。
[0135]具體優(yōu)選的，在柵極103兩側(cè)形成柵極側(cè)墻114和113可包括:在形成柵極103后的器件上形成第二介質(zhì)層，然后在器件表面進行光刻，用光刻膠將柵極103和側(cè)墻114和113掩蓋，側(cè)墻114和113的水平寬度可以通過光刻膠的掩蓋控制，然后刻蝕掉未被光刻膠掩蓋的第二介質(zhì)層，最后去除光刻膠并刻蝕掉柵極103上方的第二介質(zhì)層，則可以形成水平寬度可以自由調(diào)節(jié)的側(cè)墻114和113?？蛇x地，去除上述光刻膠后，可以不刻蝕柵極103上方的第二介質(zhì)層，即側(cè)墻114和113可以形成于柵極103的兩側(cè)及所述柵極103之上。
[0136]優(yōu)選的，靠近漏極109 —側(cè)的側(cè)墻114的橫向尺寸大于靠近源極108 —側(cè)的側(cè)墻113的橫向尺寸。增大側(cè)墻114的橫向尺寸可以增大器件的柵漏距從而提高器件的擊穿電壓，而減小側(cè)墻113的橫向尺寸可以降低柵源之間的電阻，從而改善器件的直流和微波性倉泛。
[0137]本發(fā)明實施例二以上述實施例一為基礎(chǔ)，與實施例一的第三個不同之處在于，在所述步驟S26采用離子注入方法對柵極103/柵極103與柵極側(cè)墻113和114兩側(cè)的區(qū)域進行摻雜形成源漏低電阻區(qū)104時，離子注入的入射方向不與勢壘層102和有源層101的交界面垂直，而是有一定的傾角。示意圖如圖12所示，即注入離子入射方向與勢壘層102和有源層101的交界面垂直方向沿順時針方向的夾角為α，α的范圍為大于等于O度小于等于40度。
[0138]注入時由于離子注入的陰影效應(yīng)以及柵極103/柵極側(cè)墻113和114的阻擋，漏極109 一側(cè)的低電阻區(qū)與柵極103/柵極側(cè)墻114右側(cè)橫向距離不為0，如圖12中長度L，且該距離可以通過離子注入的傾角α來調(diào)節(jié)。增大漏極109 —側(cè)的低電阻區(qū)與柵極103右側(cè)橫向距離增大了柵漏距，從而可以改善器件的擊穿特性且降低柵極泄漏電流。
[0139]本發(fā)明實施例二提供的HEMT器件及HEMT器件的制造方法，通過源漏自對準工藝有效地縮短了柵源距和柵漏距，降低了柵源串聯(lián)電阻和柵漏串聯(lián)電阻，改善了器件的高頻特性；并且低電阻區(qū)形成時不需要進行精確套刻，降低了對光刻工藝套刻精度的要求，提高了器件的成品率降低了生產(chǎn)成本，通過在勢壘層和柵極之間增加阻擋層，能夠降低勢壘層的蝕刻損傷。進一步地，在本發(fā)明的優(yōu)選實施例中，柵極采用難熔材料避免了歐姆接觸高溫退火導致的柵結(jié)退化，提高了器件的成品率和可靠性；源漏高摻雜工藝有效地改善了源漏電極的歐姆接觸特性，降低了歐姆接觸電阻，此外，通過在襯底和有源層之間增加緩沖層，能夠降低襯底和有源層之間的晶格失配，從而改善了器件的高頻性能。柵極側(cè)墻和傾斜離子注入可以調(diào)節(jié)柵源距和柵漏距，從而改善器件的擊穿特性并進一步降低柵極泄漏電流。
[0140]實施例三
[0141]圖8是本發(fā)明實施例三提供的HEMT器件的結(jié)構(gòu)剖面圖，如圖8所示，本實施例三提供的HEMT器件包括:襯底201 ;緩沖層202，該緩沖層202形成于襯底201上；有源區(qū)210，該有源區(qū)210形成于緩沖層202上；勢壘區(qū)211，該勢壘區(qū)211形成于有源區(qū)210上；阻擋區(qū)212，該阻擋區(qū)212形成于勢壘區(qū)211上；柵極206，該柵極206形成于阻擋區(qū)212之上；柵極側(cè)墻215和216，該柵極側(cè)墻215和216形成于柵極206兩側(cè)或形成于柵極206兩側(cè)及柵極206上；低電阻區(qū)207，形成在柵極203兩側(cè)，其中，低電阻區(qū)207是以柵極206為掩蔽，通過自對準工藝形成的，并且所述低電阻區(qū)207具有摻雜粒子；源極208和漏極209，分別形成在柵極206兩側(cè)的低電阻區(qū)207上。
[0142]其中，所述襯底201可以是藍寶石(Sapphire)、SiC、GaN、Si或稀土氧化物等適合生長II1-V族化合物的材料，具體優(yōu)選地，襯底201的材料為GaN。
[0143]其中，所述緩沖層202材料為若干層InxAlyGazN (O彡x, y, z彡I ；x+y+z =I)或InxAlyGazN (O彡x, y, z彡I ；x+y+z = I)與其它半導體材料的疊層。具體優(yōu)選地，緩沖層202包括生長在襯底201之上的過渡層2021和生長在過渡層2021之上的背勢魚層2022 ;過渡層2021為若干層InxAlyGazN (O彡x, y, z彡I ；x+y+z = I)或InxAlyGazN (O彡x, y, z彡I ；x+y+z = I)與其它半導體材料的疊層；背勢魚層2022為若干層 InxAlyGazN (O ^ x, y, z ^ I ；x+y+z = I)或 InxAlyGazN (O ^ x, y, z ^ I ；x+y+z = I)與其它半導體材料的疊層，用于提高溝道載流子的限域性，所述其它介質(zhì)材料可以為半導體材料或絕緣材料。
[0144]所述有源區(qū)210形成于緩沖層202之上，有源區(qū)210的材料可以為若干層銦鋁鎵氮(InxAlyGazN(O ^ x, y, z ^ I ；x+y+z = I))或 InxAlyGazN(O ^ x, y, z ^ I ；x+y+z = I)與其它半導體材料的疊層，具體地，有源區(qū)210的材料為GaN，有源區(qū)210的晶格質(zhì)量優(yōu)于緩沖層202材料，且有源區(qū)210材料的載流子遷移率高于緩沖層202材料。
[0145]所述勢壘區(qū)211形成于有源區(qū)210之上，勢壘區(qū)211是若干層可以與所述有源區(qū)210形成異質(zhì)結(jié)的半導體材料或若干層可以與所述有源區(qū)材料形成異質(zhì)結(jié)的半導體材料與絕緣材料的疊層，所述半導體材料如InxAlyGazN(0 ^ x, y, z ^ I ；x+y+z = I)等,所述絕緣材料如氮化硅、氧化鋁或二氧化硅或二氧化鉿等。
[0146]所述阻擋區(qū)212形成于勢壘區(qū)211上，阻擋區(qū)212的材料為刻蝕柵極難熔材料時刻蝕速率低于柵極難熔材料的材料或者刻蝕柵極難熔材料時刻蝕速率遠低于柵極難熔材料的材料與其它半導體材料或絕緣材料的疊層；所述柵極206難熔材料是指該材料的熔點高于本發(fā)明制造工藝中源漏退火溫度的材料，所述刻蝕柵極難熔材料時刻蝕速率遠低于柵極難熔材料的材料可以為InxAlyGazN(O彡x, y, z彡I ；x+y+z = I)等,所述其它半導體材料可以為InxAlyGazN (O彡x, y, z彡I ；x+y+z = I)等,所述絕緣材料可以為氮化娃、氧化招或二氧化硅或二氧化鉿等。
[0147]具體地，在本發(fā)明實施例三中，阻擋區(qū)212包括生長在勢壘區(qū)211上的抗刻蝕區(qū)2121和生長在抗刻蝕區(qū)2121上的第一介質(zhì)區(qū)2122 ;抗刻蝕區(qū)2121的材料在刻蝕柵極材料時刻蝕速率低于柵極材料中的一種或多種，用于在刻蝕柵極材料時保護勢壘區(qū)211不受刻蝕影響；第一介質(zhì)區(qū)2122為絕緣材料，可以為氮化硅、氧化鋁或二氧化硅或二氧化鉿等，用于減小柵極206的泄漏電流。
[0148]其中，所述柵極206形成于阻擋區(qū)212上，柵極206可以是肖特基柵極，也可以是其他與勢壘區(qū)形成非歐姆接觸的柵極，所述柵極206材料為難熔材料。
[0149]所述柵極206材料可以為難熔材料,或難熔導電材料與若干層InxAlyGazN (O ( x,y, z ^ I ；x+y+z = I)或介質(zhì)材料的疊層。所述難熔材料是指熔點高于低電阻區(qū)207與漏極209和源極208形成歐姆接觸時的退火溫度。所述介質(zhì)材料可以為氮化硅、氧化鋁或二氧化硅或二氧化鉿等，柵極206難熔材料可選的材料選自以下組中的一種或多種:鎢(W)、鑰(Mo)、鉭(Ta)、鈦、鉻和氮化鉭；或者為所述組中的材料的氮化物；或者為所述組中的材料的合金，或者為所述組中材料的疊層；或者為所述組中的材料或所述組中的材料的氮化物或所述組中的材料的合金的疊層；或者為所述組中的材料或所述組中的材料的氮化物或所述組中的材料的合金或絕緣材料的疊層，所述絕緣材料用于降低柵極的漏電流。具體地，在本實施例中，柵極206材料可以為鎢(W)和鑰(Mo)的疊層。
[0150]在本實施例中，由于柵極206采用了難熔材料，在隨后形成低電阻區(qū)207與源極208和漏極209的過程中，避免了高溫退火導致的柵結(jié)退化，從而提高了器件的成品率和可靠性。
[0151]所述柵極側(cè)墻215和216材料為絕緣材料，可以為SiN、Si02、A1203或HfO2等，用于防止柵極206與源極208或漏極209短路，并降低柵極206的泄漏電流。具體地，在本實施例中，柵極側(cè)墻215和216的材料可以為SiN。
[0152]其中，所述低電阻區(qū)207通過自對準工藝和再生長技術(shù)形成，低電阻區(qū)207含有摻雜粒子。
[0153]所述源極208和漏極209分別形成于柵極206兩側(cè)的低電阻區(qū)207上，源極208和漏極209的接觸類型為歐姆接觸。形成歐姆接觸的退火溫度低于柵極206難熔材料的熔點。其中，所述源極208和漏極209距離柵極206的橫向距離可以分別大于低電阻區(qū)207距離柵極206的橫向距離。
[0154]下面，對本發(fā)明實現(xiàn)上述HEMT器件的制造方法做詳細說明。
[0155]圖9示出了本發(fā)明實施例三提供的HEMT器件的制造方法的流程圖，如圖9所示，所述HEMT器件的制造方法包括:
[0156]步驟S31、在襯底201上形成緩沖層202 ；
[0157]步驟S32、在緩沖層202上形成有源層203 ；
[0158]步驟S33、在有源層203上形成勢壘層204 ；
[0159]步驟S34、在勢壘層204上形成阻擋層205 ；
[0160]步驟S35、在阻擋層205上形成柵極206 ；
[0161]步驟S36、在柵極206兩側(cè)或柵極206兩側(cè)及柵極206上形成柵極側(cè)墻215和216 ;
[0162]步驟S37、以柵極206為掩蔽，對柵極206兩側(cè)的區(qū)域進行刻蝕，去除柵極206兩側(cè)全部層厚的阻擋層205和全部層厚的勢壘層204以露出有源層203，或者去除柵極206兩側(cè)全部層厚的阻擋層205和全部層厚的勢壘層204以及部分層厚度的有源層203，未被去除的阻擋層205、勢壘層204和有源層203分別形成阻擋區(qū)212、勢壘區(qū)211和有源區(qū)210 ；
[0163]步驟S38、采用再生長技術(shù)在刻蝕出的柵極206兩側(cè)的區(qū)域重新生長帶有摻雜粒子的半導體材料，形成低電阻區(qū)207 ；
[0164]步驟S39、在柵極206兩側(cè)的低電阻區(qū)207上分別形成源極208和漏極209。
[0165]圖1Oa-圖1Og示出了本發(fā)明實施例三提供的HEMT器件的制造方法各步驟對應(yīng)的結(jié)構(gòu)截面圖。
[0166]如圖1Oa所示，圖1Oa中示出了本發(fā)明實施例三中步驟S31至步驟S34，即在襯底201上依次形成有源層203、勢壘層204和阻擋層205。
[0167]所述緩沖層202為若干層InxAlyGazN (O彡x, y, z彡I ；x+y+z = I)或InxAlyGazN(O ^ x, y, z ^ I ；x+y+z = I)與其它半導體材料的疊層。
[0168]具體地，在本實施例中，步驟S31在襯底201上形成緩沖層202可包括在襯底201上生長過渡層2021，在過渡層2021上形成背勢壘層2022。過渡層2021用于提高有源層203的晶體質(zhì)量；背勢壘層用于提高溝道載流子的限域性。
[0169]在緩沖層202上形成有源層203的方法包括但不限于化學氣相淀積(CVD)、氫化物氣相外延(HVPE)、原子層淀積(ALD)、分子束外延(MBE)等。
[0170]所述勢壘層204是若干層可以與所述有源層203形成異質(zhì)結(jié)的半導體材料或若干層可以與所述有源層203材料形成異質(zhì)結(jié)的半導體材料與絕緣材料的疊層，所述半導體材料如InxAlyGazN(O ^ x, y, z ^ I ；x+y+z = I)等,所述絕緣材料如氮化娃、氧化招或二氧化硅或二氧化鉿等。形成勢壘層的方法包括但不限于化學氣相淀積(CVD)、氫化物氣相外延(HVPE)、原子層淀積(ALD)、分子束外延(MBE)等。
[0171]具體地，在本實施例中，在勢壘層204上形成阻擋層205可包括:在勢壘層204上形成抗刻蝕層2051，在抗刻蝕層2051上形成第一介質(zhì)層2052?？箍涛g層2051的材料在刻蝕柵極材料時刻蝕速率低于柵極材料中的一種或多種，用于在刻蝕柵極材料時保護勢壘層204不受刻蝕影響；第一介質(zhì)層2052的材料為絕緣材料，可以為氮化硅、氧化鋁或二氧化硅或二氧化鉿等，用于減小柵極泄漏電流。具體地優(yōu)選的，在本實施例中阻擋層205材料為氮化鋁。這樣處理的好處在于在刻蝕柵極206材料時保護所述勢壘層204不被刻蝕影響。
[0172]如圖1Ob所示，在阻擋層205上生長難熔材料形成柵極206。柵極206可以是肖特基柵極，也可以是其他與勢壘區(qū)形成非歐姆接觸的柵極。
[0173]所述難熔導電材料的熔點高于在之后的步驟中利用再生長工藝形成低電阻區(qū)時雜質(zhì)退火激活溫度以及在低電阻區(qū)與源極和漏極形成歐姆接觸時的退火溫度。
[0174]優(yōu)選的，柵極難熔材料的去除方法為采用刻蝕工藝。首先在阻擋層205表面生長一層鎢/鑰疊層，然后在柵極區(qū)域形成掩膜，使用六氟化硫(SF6)去除掉掩膜區(qū)域之外的鎢/鑰疊層，從而形成柵極206。由于SF6對鎢/鑰的刻蝕速率遠大于對阻擋層205A1N的刻蝕速率，阻擋層205保護勢壘層204不受SF6刻蝕影響。
[0175]可選的，柵極難熔材料的去除方法還可以為剝離工藝。采用剝離工藝可以避免刻蝕工藝中刻蝕造成的勢壘層損傷。
[0176]如圖1Oc和圖1Od所示，柵極206形成后，在勢壘層205及柵極206的表面生長第二介質(zhì)層213，然后去除除柵極邊緣的第二介質(zhì)層，從而形成柵極側(cè)墻215和216，第二介質(zhì)層為絕緣材料，可以為SiN、Si02、A1203或Hf02等。柵極側(cè)墻215和216用于防止柵極206與源極209或漏極210短路，并降低柵極206的泄漏電流。
[0177]如圖1Oe所示，以柵極206和柵極側(cè)墻215與216為掩蔽，對柵極206兩側(cè)的區(qū)域進行刻蝕，去除柵極206兩側(cè)全部層厚的阻擋層205和全部層厚的勢壘層204以露出有源層203，或者去除柵極206兩側(cè)全部層厚的阻擋層205和全部層厚的勢壘層204以及部分層厚度的有源層203，未被去除的阻擋層205、勢壘層204和有源層203分別形成阻擋區(qū)212、勢壘區(qū)211和有源區(qū)210。
[0178]如圖1Of所示，采用再生長技術(shù)在刻蝕出的柵極206兩側(cè)的區(qū)域重新生長帶有摻雜粒子的半導體材料，形成低電阻區(qū)207。
[0179]所述帶有摻雜粒子的半導體材料可以是InxAlyGazN(O ^ x, y, z ^ I ；x+y+z = I)或其它半導體材料或這些半導體材料的疊層。其中摻雜元素可以為Si，整體摻雜濃度在IXlO19Cnr3 量級。
[0180]在該示例中，為了進一步降低低電阻區(qū)207與柵極206短路可能性，并減小低電阻區(qū)207與柵極206之間的漏電流，在對低電阻區(qū)207進行再生長帶有摻雜粒子的半導體材料時，使得它們朝向柵極206側(cè)的表面A低于所述阻擋區(qū)212的朝向柵極側(cè)的表面B (如圖11所示)。
[0181]如圖1Og所示，在柵極206兩側(cè)的低電阻區(qū)207上分別形成源極208和漏極209。
[0182]源極208和漏極209的接觸類型為歐姆接觸，形成歐姆接觸所需的退火溫度低于柵極206難熔材料的熔點。
[0183]本發(fā)明實施例三提供的HEMT器件及HEMT器件的制造方法，通過源漏自對準工藝有效地縮短了柵源距和柵漏距，降低了柵源串聯(lián)電阻和柵漏串聯(lián)電阻，改善了器件的高頻特性；并且低電阻區(qū)形成時不需要進行精確套刻，降低了對光刻工藝套刻精度的要求，提高了器件的成品率降低了生產(chǎn)成本，通過在勢壘層和柵極之間增加阻擋層，能夠降低勢壘層的蝕刻損傷。進一步地，在本發(fā)明的優(yōu)選實施例中，柵極采用難熔材料避免了歐姆接觸高溫退火導致的柵結(jié)退化，提高了器件的成品率和可靠性源漏再生長工藝有效地改善了源漏電極的歐姆接觸特性，降低了歐姆接觸電阻，從而改善了器件的高頻性能。
[0184]以上所述僅為本發(fā)明的優(yōu)選實施例，并不用于限制本發(fā)明，對于本領(lǐng)域技術(shù)人員而言，本發(fā)明可以有各種改動和變化。本發(fā)明的各個實施例在不違反邏輯的基礎(chǔ)上均可相互組合。凡在本發(fā)明的精神和原理之內(nèi)所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種HEMT器件，其特征在于，包括: 襯底； 有源區(qū)，形成于所述襯底上； 勢壘區(qū)，形成于所述有源區(qū)上； 阻擋區(qū)，形成于所述勢壘區(qū)上； 柵極，形成于所述阻擋區(qū)上； 低電阻區(qū)，分別形成在所述柵極兩側(cè)，其中，所述低電阻區(qū)是以所述柵極為掩蔽，通過自對準工藝形成的，并且所述低電阻區(qū)具有摻雜粒子，所述摻雜粒子的濃度在豎直方向的峰值位于與所述有源區(qū)對應(yīng)的部分或與所述勢壘區(qū)對應(yīng)的部分；以及源極和漏極，分別形成在所述柵極兩側(cè)的低電阻區(qū)上。
2.根據(jù)權(quán)利要求1所述的HEMT器件，其特征在于，所述柵極的材料為難熔材料。
3.根據(jù)權(quán)利要求1所述的HEMT器件，其特征在于，所述低電阻區(qū)的朝向柵極側(cè)的表面低于所述阻擋區(qū)的朝向柵極側(cè)的表面。
4.根據(jù)權(quán)利要求1所述的HEMT器件，其特征在于，所述HEMT器件還包括柵極側(cè)墻，形成于所述柵極兩側(cè)或形成于所述柵極兩側(cè)及所述柵極上。
5.根據(jù)權(quán)利要求1所述的HEMT器件，其特征在于，所述HEMT器件還包括柵介質(zhì)，形成于所述阻擋區(qū)和所述柵極之間。
6.根據(jù)權(quán)利要求1所述的HEMT器件，其特征在于，所述勢壘區(qū)為與所述有源區(qū)的材料形成異質(zhì)結(jié)的半導體材料層；或者為 半導體材料與形成于其上的絕緣材料的疊層。
7.根據(jù)權(quán)利要求1所述的HEMT器件，其特征在于，所述HEMT器件還包括緩沖層，形成于所述襯底和所述有源區(qū)之間，用于降低襯底和有源區(qū)之間的晶格失配。
8.根據(jù)權(quán)利要求2所述的HEMT器件，其特征在于，所述難熔材料選自以下組中的一種或多種:鶴、鑰、組、欽、絡(luò)和氣化組；或者為 所述組中的材料的氮化物；或者為 所述組中的材料的合金；或者為 所述組中材料的疊層；或者為 所述組中的材料或所述組中的材料的氮化物或所述組中的材料的合金的疊層；或者為 所述組中的材料或所述組中的材料的氮化物或所述組中的材料的合金或絕緣材料的置層。
9.根據(jù)權(quán)利要求1所述的HEMT器件，其特征在于，所述阻擋區(qū)材料中一種或多種在所述柵極刻蝕時的被蝕刻速率低于所述柵極材料中的一種或多種材料被蝕刻的速率。
10.根據(jù)權(quán)利要求1所述的HEMT器件，所述阻擋區(qū)包括: 抗蝕刻區(qū)，形成于所述勢壘區(qū)上，用于減少刻蝕對所述勢壘層造成的刻蝕損傷； 第一介質(zhì)區(qū)，形成于所述抗蝕刻區(qū)上； 所述抗蝕刻區(qū)材料的被蝕刻速率優(yōu)選的低于所述柵極材料中的一種或多種材料被蝕刻的速率； 所述第一介質(zhì)區(qū)的材料為絕緣材料。
11.根據(jù)權(quán)利要求4所述的HEMT器件，所述柵極側(cè)墻在柵源和柵漏方向的寬度進行調(diào)節(jié)，且柵漏一側(cè)柵極側(cè)墻的寬度不小于柵源一側(cè)柵極側(cè)墻的寬度。
12.—種制造HEMT器件的方法，其特征在于，包括步驟: 51、在襯底上形成有源層； 52、在所述有源層上形成勢壘層； 53、在所述勢壘層上形成阻擋層； 54、在所述阻擋層上形成柵極； 55、以所述柵極為掩蔽，通過自對準工藝在所述柵極兩側(cè)形成低電阻區(qū)并且形成阻擋區(qū)、有源區(qū)和勢壘區(qū)，其中所述低電阻區(qū)具有摻雜粒子；以及 56、在所述柵極兩側(cè)的低電阻區(qū)分別形成源極和漏極。
13.根據(jù)權(quán)利要求12所述的制造HEMT器件的方法，其特征在于，步驟S5包括: 對柵極兩側(cè)的區(qū)域進行摻雜，其中摻雜深度至有源區(qū)或勢壘區(qū)內(nèi)，被摻雜區(qū)域形成低電阻區(qū)，未被摻雜的阻擋層、勢壘層和有源層分別形成所述阻擋區(qū)、勢壘區(qū)和有源區(qū)，并且其中所述摻雜粒子的濃度在豎直方向的峰值位于與所述有源區(qū)對應(yīng)的部分或與所述勢壘區(qū)對應(yīng)的部分。
14.根據(jù)權(quán)利要求13所述的制造HEMT器件的方法，其特征在于，在對柵極兩側(cè)的區(qū)域進行摻雜之前，所述方法還包括: 以柵極為掩蔽，去除柵極兩側(cè)全部層厚的阻擋層和部分層厚的勢壘層，或者去除柵極兩側(cè)全部層厚的阻擋層和全部層厚的勢壘層以露出所述有源層，或者去除柵極兩側(cè)全部層厚的阻擋層和全部層厚的勢壘層以及部分層厚的有源層。
15.根據(jù)權(quán)利要求12所述的制造HEMT器件的方法，其特征在于，步驟S5包括: 以柵極為掩蔽，去除柵極兩側(cè)全部層厚的阻擋層和全部層厚的勢壘層以露出所述有源層，或者去除柵極兩側(cè)全部層厚的阻擋層和全部層厚的勢壘層以及部分層厚的有源層；未被去除的阻擋層、勢壘層和有源層分別形成所述阻擋區(qū)、勢壘區(qū)和有源區(qū)； 在柵極兩側(cè)的區(qū)域生長帶有摻雜粒子的半導體材料，形成低電阻區(qū)。
16.根據(jù)權(quán)利要求12所述的制造HEMT器件的方法，其特征在于，所述方法在步驟S4和S5之間還包括:在所述柵極兩側(cè)或所述柵極兩側(cè)及柵極上形成柵極側(cè)墻，所述柵極側(cè)墻在柵源和柵漏方向的寬度進行調(diào)節(jié)，且柵漏一側(cè)柵極側(cè)墻的寬度不小于柵源一側(cè)柵極側(cè)墻的覽度。
17.根據(jù)權(quán)利要求13所述的制造HEMT器件的方法，其特征在于，利用離子注入方法對柵極兩側(cè)的區(qū)域進行摻雜時，離子注入方向與勢壘層和有源層界面垂直方向沿順時針方向的夾角大于等于0度，且小于等于40度。
【文檔編號】H01L29/45GK104465746SQ201410509822
【公開日】2015年3月25日 申請日期:2014年9月28日 優(yōu)先權(quán)日:2014年9月28日
【發(fā)明者】裴軼, 張乃千 申請人:蘇州能訊高能半導體有限公司