一種非易失性三維半導(dǎo)體存儲(chǔ)器及其制備方法
【專利摘要】本發(fā)明公開(kāi)了一種非易失性三維半導(dǎo)體存儲(chǔ)器及其制備方法，包括多個(gè)垂直方向的三維NAND存儲(chǔ)串，每一個(gè)三維NAND存儲(chǔ)串包括水平襯底、垂直于襯底的圓柱形半導(dǎo)體區(qū)域、分別位于半導(dǎo)體區(qū)域上、下的第二電極和第一電極、包裹圓柱形半導(dǎo)體區(qū)域的隧穿電介質(zhì)、圍繞隧穿電介質(zhì)上、下分布了多個(gè)分立的電荷存儲(chǔ)層、包裹了隧穿電介質(zhì)以及多個(gè)電荷存儲(chǔ)層的阻隔電介質(zhì)層、與絕緣層相堆疊的控制柵電極；圓柱形半導(dǎo)體區(qū)域包括多個(gè)存儲(chǔ)單元的源區(qū)、漏區(qū)和溝道。本發(fā)明采用浮柵晶體管作為存儲(chǔ)單元，采用硫系化合物作為溝道材料，存儲(chǔ)單元采用圍柵結(jié)構(gòu)，并且溝道區(qū)域與源漏區(qū)域采用同種材料，形成無(wú)結(jié)結(jié)構(gòu)，很好的避免了短溝效應(yīng)。
【專利說(shuō)明】-種非易失性三維半導(dǎo)體存儲(chǔ)器及其制備方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于微電子器件【技術(shù)領(lǐng)域】，更具體地，涉及一種非易失性三維半導(dǎo)體存儲(chǔ) 器及其制備方法。

【背景技術(shù)】
[0002] 為了滿足高效及廉價(jià)的微電子產(chǎn)業(yè)的發(fā)展，半導(dǎo)體存儲(chǔ)器件需要具有更高的集成 密度。關(guān)于半導(dǎo)體存儲(chǔ)器件，因?yàn)樗鼈兊募擅芏仍跊Q定產(chǎn)品價(jià)格方面是非常重要的，即高 密度集成是非常重要的。對(duì)于傳統(tǒng)的二維及平面半導(dǎo)體存儲(chǔ)器件，因?yàn)樗鼈兊募擅芏戎?要取決于單個(gè)存儲(chǔ)器件所占的單位面積，集成度非常依賴于掩膜工藝的好壞。但是，即使不 斷用昂貴的工藝設(shè)備來(lái)提高掩膜工藝精度，集成密度的提升依舊是非常有限的。
[0003] 作為克服這種二維極限的替代，三維半導(dǎo)體存儲(chǔ)器件被提出。三維半導(dǎo)體存儲(chǔ)器 件，需要具有可以獲得更低制造成本的工藝，并且能夠得到可靠的器件結(jié)構(gòu)。
[0004] 對(duì)于閃存存儲(chǔ)器件，閃存的存儲(chǔ)單元為三端器件，三端分為：源極、漏極和柵極。 源極和漏極與器件溝道相連，載流子在溝道中運(yùn)動(dòng)形成溝道電流使得源極和漏極導(dǎo)通，柵 極電壓可以控制溝道中的載流子狀態(tài)從而控制溝道是否導(dǎo)通。閃存是一種電壓控制型器 件，NAND(not and)型閃存的擦和寫(xiě)均是基于隧道效應(yīng)，電流穿過(guò)浮置柵極與溝道之間的絕 緣層，對(duì)浮置柵極進(jìn)行充電（寫(xiě)數(shù)據(jù)）或放電（擦除數(shù)據(jù)）。通過(guò)柵極電壓的控制使得電 荷在浮柵中存儲(chǔ)，實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)，在撤掉柵極電壓后，浮柵中存儲(chǔ)的電荷來(lái)控制溝道的通 斷，從而可以在源極和漏極實(shí)現(xiàn)數(shù)據(jù)的讀取。
[0005] 三維NAND型閃存存儲(chǔ)器中，溝道制備工藝是很具有挑戰(zhàn)性的，如果根據(jù)傳統(tǒng)的微 電子材料工藝，溝道材料選用單晶硅材料，選用單晶硅材料工藝實(shí)現(xiàn)上就需要先通過(guò)刻蝕 工藝形成溝道部分，再形成柵極結(jié)構(gòu)，由于三維NAND型閃存存儲(chǔ)器需要在垂直方向或者平 行方向上實(shí)現(xiàn)溝道的陳列，在硅襯底上的刻蝕工藝很難完成如此復(fù)雜的結(jié)構(gòu)。
[0006] 源極和漏極的重?fù)诫s是一個(gè)技術(shù)難題，因?yàn)闇系绤^(qū)采用輕摻雜，而源漏區(qū)需要重 摻雜來(lái)實(shí)現(xiàn)歐姆接觸，源、漏區(qū)與溝道區(qū)的摻雜濃度不同，所以就需要垂直溝道結(jié)構(gòu)的垂直 溝道部分需要分層制備，這樣層與層之間的對(duì)準(zhǔn)就非常困難，并且摻雜梯度也很難控制。


【發(fā)明內(nèi)容】

[0007] 針對(duì)現(xiàn)有技術(shù)的缺陷，本發(fā)明的目的在于提供一種非易失性三維半導(dǎo)體存儲(chǔ)器及 其制備方法，旨在解決現(xiàn)有技術(shù)中源、漏區(qū)與溝道區(qū)的摻雜濃度不同使得源、漏區(qū)與溝道區(qū) 之間形成有PN結(jié)導(dǎo)致短溝效應(yīng)的問(wèn)題。
[0008] 本發(fā)明提供了一種非易失性三維半導(dǎo)體存儲(chǔ)器，包括多個(gè)垂直方向的三維NAND 存儲(chǔ)串，每一個(gè)三維NAND存儲(chǔ)串包括：水平襯底、垂直于所述襯底的圓柱形半導(dǎo)體區(qū)域、分 別位于所述半導(dǎo)體區(qū)域上、下的第二電極和第一電極、包裹所述圓柱形半導(dǎo)體區(qū)域的隧穿 電介質(zhì)、圍繞隧穿電介質(zhì)上、下分布了多個(gè)分立的電荷存儲(chǔ)層、包裹了隧穿電介質(zhì)以及多個(gè) 電荷存儲(chǔ)層的阻隔電介質(zhì)層、以及最外圍與絕緣層相堆疊的控制柵電極；所述圓柱形半導(dǎo) 體區(qū)域包括多個(gè)存儲(chǔ)單元的源區(qū)、漏區(qū)以及溝道;均采用同一 導(dǎo)體區(qū)域的圓柱直徑為20nm?100·。 〃 ^
[0009]其中，所述圓柱形半導(dǎo)體區(qū)域中源區(qū)、漏區(qū)以及溝道均采用硫系化合物 [0010]其中，所述硫系化合物材料包括Sb2Te3材料、GeTe材料、BUTd材""料、 SnTe材料 Bi2Se3材料、GeSe材料、PbTe材料、SnSe材料等。 、ne
[0011] 其中，通過(guò)分子束外延（MBE，M0LECULAR BEAM EPITAXY)、磁控溉射、金屬有機(jī)化人 物化學(xué)氣相沉淀（MOCVD，Metal-organic Chemical Vapor Deposition)、等離子體纟商強(qiáng)化（ 學(xué)氣相沉積法（PECVD，Plasma Enhanced Chemical Vapor Deposition)、/^子尸沉#q(ALD Atomic layer deposition)的等方式沉積所述圓柱形半導(dǎo)體區(qū)域中的源區(qū)、漏區(qū)以及溝 道。
[0012] 其中，所述硫系化合物材料的本征載流子濃度為1018cnT3-10 2〇em'
[0013] 其中，在源區(qū)與溝道之間不形成PN結(jié)，在漏區(qū)與溝道之間不形成pN結(jié)。
[0014]其中，所述溝道區(qū)域?yàn)閳A柱形，且所述控制柵電極圍繞所述溝道區(qū)域形成圍挪結(jié) 構(gòu)。 ' '口
[0015]本發(fā)明還提供了 一種非易失性二維半導(dǎo)體存儲(chǔ)器的制備方法，包括下述步驟· [0016] S1 :在襯底上附著下電極，并在所述下電極上沉積多層膜堆疊結(jié)構(gòu).在多層膜堆 疊結(jié)構(gòu)中進(jìn)行深孔刻蝕形成通孔； '
[0017]其中多層膜堆疊結(jié)構(gòu)由控制柵電極和絕緣介質(zhì)交替堆疊形成；
[0018] S2 :在所述通孔中進(jìn)行選擇性各向同性刻蝕，形成垂直方向排列的多個(gè)凹坑；凹 坑的深度為20nm-100nm ; '
[0019] S3 :在凹坑中依次沉積阻隔電介質(zhì)材料以及電荷存儲(chǔ)電介質(zhì)材料并形成阻隔電介 質(zhì)層和電荷存儲(chǔ)層；再通過(guò)刻蝕在垂直方向形成通孔；
[0020]所述阻隔電介質(zhì)層的厚度為5nm-20nm ;所述電荷存儲(chǔ)層的厚度為15nm-8〇nm ; [0021] S4 :在通孔中沉積隧穿電介質(zhì)材料然后進(jìn)行深孔刻蝕形成通孔并且同時(shí)形成隧穿 電介質(zhì)層。然后將硫系化合物材料沉積在所述通孔中形成半導(dǎo)體區(qū)域；所述半導(dǎo)體區(qū)域包 括源區(qū)、溝道和漏區(qū)；
[0022]所述隧穿電介質(zhì)層厚度為5nm-20nm ;形成通孔的直徑為i5nm-80nm ;
[0023] S5 :通過(guò)光刻在所述半導(dǎo)體區(qū)域上方形成上電極后獲得一個(gè)三維NAND存儲(chǔ)串，多 個(gè)存儲(chǔ)串構(gòu)成非易失性三維半導(dǎo)體存儲(chǔ)器。
[0024]其中，在步驟S4中，通過(guò)分子束外延（MBE,MOLE⑶LAR BEAM EPITAXY)、磁控濺射、 金屬有機(jī)化合物化學(xué)氣相沉淀（M0CVD，Metal-organic Chemical Vapor Deposition)、等 尚子體增強(qiáng)化學(xué)氣相沉積法（PECVD，Plasma Enhanced Chemical Vapor Deposition)、原子 層沉積（ALD，Atomic layer deposition)的等方式沉積所述圓柱形半導(dǎo)體區(qū)域中的源區(qū)、 漏區(qū)以及溝道。
[0025] 其中，在步驟S4中，所述硫系化合物材料的本征載流子濃度為i〇18cnf3-i〇2° cm-3。 [0026]本發(fā)明通過(guò)引入硫系化合物材料，Sb2Te3材料、GeTe材料、Bi2Te3材料、SnTe材 料、Bi2Se3材料、GeSe材料、PbTe材料、SnSe材料等作為溝道材料，并且在工藝流程上，在 柵極堆疊結(jié)構(gòu)完成后，預(yù)留的溝道通孔內(nèi)填充溝道材料，并且采用無(wú)結(jié)器件結(jié)構(gòu)，即源區(qū)、 漏區(qū)及溝道區(qū)采用同種的載流子濃度，可以避免摻雜。這樣還改變晶體管的工作方式，采用 晶體管內(nèi)載流子耗盡來(lái)完成器件關(guān)斷。
[0027]本發(fā)明中的圍柵結(jié)構(gòu)能夠增強(qiáng)柵極對(duì)于溝道中載流子的控制能力，能夠使得溝道 可以在合適的閾值電壓（5V左右）下截止。對(duì)于溝道采用高載流子濃度（濃度在l〇i8cnf3 以上）的硫系化合物材料的器件，源漏區(qū)與溝道區(qū)采用同種材料，并且載流子濃度一致，不 會(huì)形成PN結(jié)。無(wú)結(jié)的溝道區(qū)結(jié)構(gòu)，比起有結(jié)反型器件，很好的避免短溝效應(yīng)，具有良好的亞 閾值特性?？梢院芎玫母纳圃绰O的接觸電阻問(wèn)題，減少對(duì)于柵重疊的敏感問(wèn)題。對(duì)于溝 道摻雜濃度變化不敏感，這樣可以避免溝道摻雜的工藝問(wèn)題。此外，這種無(wú)結(jié)結(jié)構(gòu)，比傳統(tǒng) 反型器件的熱穩(wěn)定型要好，其源漏電流受摻雜濃度影響較小。載流子采用體內(nèi)運(yùn)輸來(lái)替代 傳統(tǒng)的表面反型電荷運(yùn)輸，可以在更小尺寸下工作。
[0028]本發(fā)明中柵壓引起的溝道耗盡區(qū)與源區(qū)、漏區(qū)pn結(jié)引起的耗盡區(qū)是重疊在一起 的，因此有效柵控電荷減小，溝長(zhǎng)縮小時(shí)，柵控電荷減小，從而導(dǎo)致閾值電壓降低，閾值電壓 降低后，器件將無(wú)法正常工作。因?yàn)闊o(wú)結(jié)器件其不存在pn結(jié)，所以它可以很好的避免短溝 效應(yīng)。另外，用亞閾值斜率來(lái)表征亞閾特性，這是器件工作在亞閾狀態(tài)時(shí)的一個(gè)重要參數(shù)， 其亞閾值斜率越小，器件在亞閾區(qū)工作的速度越快。無(wú)結(jié)增強(qiáng)型器件，其溝道通過(guò)耗盡截止 工作，具有消的亞閾值斜率。

【專利附圖】

【附圖說(shuō)明】
[0029] 圖1是本發(fā)明實(shí)施例提供的非易失性三維半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)示意圖；
[0030] 圖2 (a)是本發(fā)明實(shí)施例提供的非易失性三維NAND存儲(chǔ)串結(jié)構(gòu)的剖面圖
[0031] 圖2 (b)是本發(fā)明實(shí)施例提供的非易失性三維NAND存儲(chǔ)串結(jié)構(gòu)的俯視圖；
[0032] 圖3是本發(fā)明實(shí)施例提供的非易失性三維NAND存儲(chǔ)串的制備步驟一中多層膜的 結(jié)構(gòu)示意圖，圖為剖面圖；
[0033] 圖4本發(fā)明實(shí)施例提供的非易失性三維NAND存儲(chǔ)串的制備步驟一中多層膜進(jìn)行 深孔刻蝕后的結(jié)構(gòu)示意圖；
[0034] 圖5是本發(fā)明實(shí)施例提供的非易失性三維NAND存儲(chǔ)串的制備步驟二中進(jìn)行選擇 性刻蝕后的結(jié)構(gòu)示意圖，圖為剖面圖；
[0035] 圖6是本發(fā)明實(shí)施例提供的非易失性三維NAND存儲(chǔ)串的制備步驟三中沉積阻隔 電介質(zhì)后的結(jié)構(gòu)示意圖，圖為剖面圖；
[0036] 圖7是本發(fā)明實(shí)施例提供的非易失性三維NAND存儲(chǔ)串的制備步驟三中沉積電荷 存儲(chǔ)介質(zhì)后的結(jié)構(gòu)示意圖，圖為剖面圖·， ^
[0037] 圖8是本發(fā)明實(shí)施例提供的非易失性三維NAND存儲(chǔ)串的制備步驟三中進(jìn)行阻隔 電介質(zhì)和電荷存儲(chǔ)介質(zhì)刻蝕后的結(jié)構(gòu)示意圖，圖為剖面圖；
[0038] 圖9是本發(fā)明實(shí)施例提供的非易失性三維NAND存儲(chǔ)串的制備步驟四中，進(jìn)行深孔 填充隧穿電介質(zhì)后的結(jié)構(gòu)示意圖，圖為剖面圖；
[0039] 圖1〇是本發(fā)明實(shí)施例提供的非易失性三維NAND存儲(chǔ)串的制備步驟四中，進(jìn)行隧 穿電介質(zhì)刻蝕后的結(jié)構(gòu)示意圖，圖為剖面圖。
[0040] 圖11是本發(fā)明實(shí)施例提供的非易失性三維NAND存儲(chǔ)串的制備步驟四中，進(jìn)行深 孔填充溝道材料的結(jié)構(gòu)示意圖，圖為剖面圖。 __
[0041] 圖12是本發(fā)明實(shí)施例提供的非易失性三維NAND存儲(chǔ)串的制備步驟五中，進(jìn)行上 電極制備后的結(jié)構(gòu)示意圖，圖為剖面圖。

【具體實(shí)施方式】
[0042]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì) 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。
[0043]本發(fā)明通過(guò)引入硫系化合物材料，Sb2Te3材料、GeTe材料、Bi2Te3材料、SnTe材 料、Bi2Se3材料、GeSe材料、PbTe材料、SnSe材料等作為溝道材料，并且在工藝流程上，在 柵極堆疊結(jié)構(gòu)完成后，預(yù)留的溝道通孔內(nèi)填充溝道材料，并且采用無(wú)結(jié)器件結(jié)構(gòu)，即源區(qū)、 漏區(qū)及溝道區(qū)采用同種的載流子濃度，可以避免摻雜。這樣還改變晶體管的工作方式，采用 晶體管內(nèi)載流子耗盡來(lái)完成器件關(guān)斷。
[0044]圍柵結(jié)構(gòu)能夠增強(qiáng)柵極對(duì)于溝道中載流子的控制能力，能夠使得溝道可以在合適 的閾值電壓（5V左右）下截止。
[0045] 對(duì)于溝道采用高載流子濃度（濃度在l〇18cm3-l〇2°cm3以上）的硫系化合物材料 的器件，源漏區(qū)與溝道區(qū)采用同種材料，并且載流子濃度一致，不會(huì)形成PN結(jié)。無(wú)結(jié)的溝道 區(qū)結(jié)構(gòu)，比起有結(jié)反型器件，很好的避免短溝效應(yīng)，具有良好的亞閾值特性?？梢院芎玫母?善源漏極的接觸電阻問(wèn)題，減少對(duì)于柵重疊的敏感問(wèn)題。對(duì)于溝道摻雜濃度變化不敏感，這 樣可以避免溝道摻雜的工藝問(wèn)題。此外，這種無(wú)結(jié)結(jié)構(gòu)，比傳統(tǒng)反型器件的熱穩(wěn)定型要好， 其源漏電流受摻雜濃度影響較小。載流子采用體內(nèi)運(yùn)輸來(lái)替代傳統(tǒng)的表面反型電荷運(yùn)輸， 可以在更小尺寸下工作。
[0046] 短溝效應(yīng)，柵壓引起的溝道耗盡區(qū)與源區(qū)、漏區(qū)pn結(jié)引起的耗盡區(qū)是重疊在一起 的，因此有效柵控電荷減小，溝長(zhǎng)縮小時(shí)，柵控電荷減小，從而導(dǎo)致閾值電壓降低，閾值電壓 降低后，器件將無(wú)法正常工作。因?yàn)闊o(wú)結(jié)器件其不存在 pn結(jié)，所以它可以很好的避免短溝 效應(yīng)。
[0047]亞閾特性，用亞閾值斜率來(lái)表征亞閾特性，這是器件工作在亞閾狀態(tài)時(shí)的一個(gè)重 要參數(shù)，其亞閾值斜率越小，器件在亞閾區(qū)工作的速度越快。無(wú)結(jié)增強(qiáng)型器件，其溝道通過(guò) 耗盡截止工作，具有消的亞閾值斜率。
[0048] 本發(fā)明實(shí)施例中，一個(gè)單獨(dú)的存儲(chǔ)單元包括：源極和漏極區(qū)域，并且源極和漏極都 垂直于襯底；一個(gè)垂直于襯底形成的溝道區(qū)域，溝道區(qū)域在源極區(qū)域和漏極區(qū)域之間；在 源極、漏極以及溝道區(qū)域形成垂直于襯底的柱狀結(jié)構(gòu)外面包裹著柵氧化層；柵氧化層中包 含著浮柵層，浮柵層采用金屬納米點(diǎn)。
[0049] 存儲(chǔ)陣列時(shí)有多個(gè)的垂直溝道的圍柵結(jié)構(gòu)的串聯(lián)存儲(chǔ)串組成的，并且處于同一平 面內(nèi)不同存儲(chǔ)串上的柵極相互連接，其中每個(gè)存儲(chǔ)單元包括：垂直于襯底的源極和漏極區(qū) 域；垂直于襯底的溝道區(qū)域，并且溝道區(qū)域在源極區(qū)域和漏極區(qū)域之間；圍繞著源溝道區(qū) 域是一種作為柵介質(zhì)的電介質(zhì)材料，并且在電介質(zhì)中包含著一種浮柵結(jié)構(gòu)。
[0050]本發(fā)明提供的非易失性三維半導(dǎo)體存儲(chǔ)器件，圖1所示為其結(jié)構(gòu)圖，如圖1中所 示，一個(gè)本發(fā)明實(shí)施例提供的三維存儲(chǔ)器包含多個(gè)三維NAND存儲(chǔ)串，每個(gè)三維NAND存儲(chǔ)串 包含多個(gè)存儲(chǔ)單元。其中圖2(a)為存儲(chǔ)串結(jié)構(gòu)的剖面圖，圖2(b)為存儲(chǔ)串的俯視圖。結(jié) 合附圖，其結(jié)構(gòu)詳述如下：
[0051]根據(jù)本發(fā)明的一個(gè)實(shí)施例，該三維存儲(chǔ)器包括多個(gè)垂直方向的三維NAND存儲(chǔ)串 (NAND存儲(chǔ)串）。如圖2 (a)和（b)所示,一個(gè)三維NAND存儲(chǔ)串包括：位于底部的水平襯底 巧〇、垂直于襯底的圓柱形半導(dǎo)體區(qū)域1、位于半導(dǎo)體區(qū)域1上下的電極 201和電極2〇2、包 裹圓柱形f導(dǎo)體區(qū)域1的隧穿電介質(zhì)11、圍繞隧穿電介質(zhì)^上下分布了多個(gè)分立的電荷存 儲(chǔ)層 9、包裹了隧穿電介質(zhì)11以及多個(gè)電荷存儲(chǔ)層9的阻隔電介質(zhì)層7、以及最外圍與絕緣 層122相堆疊的控制柵電極121。
[0052]本發(fā)明實(shí)施例中，同一個(gè)存儲(chǔ)單元串上的不同單元的源漏區(qū)域以及溝道區(qū)域采用 同一種材料，形成了一中無(wú)結(jié)器件，即源漏電極與溝道之間不存在PN結(jié)。溝道區(qū)垂直于襯 底方向形成，同一個(gè)存儲(chǔ)單元串上的不同單元的源漏電極串聯(lián)，并且采用與溝道區(qū)相同的 同一種材料制備。源、漏、溝道采用無(wú)結(jié)結(jié)構(gòu)，即存儲(chǔ)單元的源極漏極以及溝道具有相同的 載流子濃度，無(wú)結(jié)結(jié)構(gòu)比起有結(jié)反型器件，有更好的短溝道特性以及亞閾值特性。
[0053]作為本發(fā)明的一個(gè)實(shí)施例，三維半導(dǎo)體存儲(chǔ)器中的單個(gè)存儲(chǔ)單元采用圍柵結(jié)構(gòu)。 圍柵結(jié)構(gòu)包括電介質(zhì)完全包裹溝道區(qū)，并且柵電極完全包裹柵電介質(zhì)。
[0054] 本發(fā)明實(shí)施例中，如圖2所示，襯底1〇〇位于整個(gè)存儲(chǔ)串結(jié)構(gòu)的最底部，在水平方 向，襯底的選擇范圍很廣，可以是任何半導(dǎo)體材料，例如單晶硅、IV-IV族化合物例如鍺化硅 或者硅鍺碳化合物、III-V族化合物、II-VI族化合物，在這些襯底上面形成的外延層，或者 任何其它的半導(dǎo)體或非半導(dǎo)體材料，譬如氧化硅、玻璃、塑料、金屬或者陶瓷襯底。襯底100 可以包括在其之上制備的集成電路，例如存儲(chǔ)器件的驅(qū)動(dòng)電路。
[0055] 本發(fā)明實(shí)施例中，如圖2所示，半導(dǎo)體區(qū)域1包括多個(gè)存儲(chǔ)單元的源區(qū)、漏區(qū)以及 溝道，半導(dǎo)體區(qū)域位于三維NAND存儲(chǔ)串的最中心，與襯底垂直，為圓柱型結(jié)構(gòu)，其圓柱直徑 為20nm到100nm范圍內(nèi)。圓柱形半導(dǎo)體區(qū)域1是由多個(gè)存儲(chǔ)單元的溝道、源極、漏極串聯(lián)形 成，由于本結(jié)構(gòu)中每個(gè)存儲(chǔ)單元的源極、漏極和溝道采用同種高載流子濃度材料，所以圓柱 形半導(dǎo)體區(qū)域1中采用同一種材料填充。圓柱形半導(dǎo)體區(qū)域1采用硫系化合物材料制備， 例如Sb2Te3、GeTe材料，可以采用分子束外延（MBE，MOLECULAR BEAM EPITAXY)、磁控濺射 等沉積方式制備。其中對(duì)于分子束外延（MBE, MOLECULAR BEAM EPITAXY)等技術(shù)可以直接 制備晶態(tài)的Sb2Te3、GeTe等材料，對(duì)于磁控濺射等沉積方式，沉積得到的是非晶態(tài)材料，需 要在完成一次沉積之后進(jìn)行退火處理，將非晶態(tài)處理為晶態(tài)。
[0056] 作為本發(fā)明的一個(gè)實(shí)施例，可以采用溝道后沉積工藝，采用沉積完成的硫系化合 物半導(dǎo)體材料作為溝道材料，溝道材料可以采用硫系化合物材料，硫系化合物材料具有高 的本征載流子濃度，并且其可以采用分子束外延等工藝進(jìn)行溝道的沉積。硫系化合物包括 Sb2Te3、GeTe、BiTe等材料，可以根據(jù)不同的制備工藝形成單晶或者多晶，這些材料具有較 高的本征載流子濃度。
[0057] 本發(fā)明實(shí)施例中，如圖2所示，電極202和電極201分別位于區(qū)域1的上下兩端，其 分布根據(jù)存儲(chǔ)串的讀取電路來(lái)確定，一般情況下電極 201作為下電極連接地點(diǎn)為，電極202 作為上電極與字線相連（這里所述字線為存儲(chǔ)器工作時(shí)的操作線之一）。電極201與202 分別與區(qū)域1相連，在存儲(chǔ)串工作中作為源極電極和漏極電極。
[0058] 本發(fā)明實(shí)施例中，如圖2所示，區(qū)域11為隧穿電介質(zhì)，隧穿電介質(zhì)位于區(qū)域1的 外圍，完全包裹了區(qū)域1，隧穿電介質(zhì)11成空心圓柱形。其在該存儲(chǔ)器件寫(xiě)入數(shù)據(jù)時(shí)，高的 柵極電壓會(huì)使得溝道中的電荷從隧穿電介質(zhì)中隧穿到電荷存儲(chǔ)浮柵中，從而實(shí)現(xiàn)數(shù)據(jù)的寫(xiě) 入。隧穿電介質(zhì)可以是用原子層沉積（ALD)或者化學(xué)氣象沉積（CVD)方法形成氧化硅層。 隧穿電解質(zhì)層11厚度在5到20mn范圍內(nèi)。
[0059]本發(fā)明實(shí)施例中，如圖2所示，一個(gè)三維NAND存儲(chǔ)串包括多個(gè)控制柵電極m，控 制柵電極平行于襯底100,呈上下堆疊分布，多個(gè)控制柵電極之間由絕緣介質(zhì)122分隔，柵 電極與絕緣介質(zhì)之間形成相間堆疊結(jié)構(gòu)?？刂茤烹姌O 1Z1至少包括一個(gè)位于第一器件水平 (器件水平A)的第一控制柵電極，和一個(gè)在襯底10〇的表面 1〇〇a之上而在器件水平a之 下，位于第一器件水平（器件水平B)的第二控制柵電極?？刂茤烹姌O材料有多種選擇，譬 如摻雜多晶硅、鎢、銅f、鉭、鈦、鈷、氮化鈦或者它們的合金。譬如，在一些實(shí)施例中，多晶 硅因?yàn)槿菀字苽涠徊捎?。控制柵電極m、絕緣層i22可以是6到100納米厚。其中，控 制柵電極1 21-般采用導(dǎo)體（譬如金屬或金屬合金）或者半導(dǎo)體（譬如重?fù)诫sn+、^+多晶 硅等）控制柵材料，絕緣介質(zhì)1 22采用緣材料（譬如氮化硅、氧化硅等等）。所述重?fù)诫s包 括半導(dǎo)體材料摻雜η型或p型濃度大于i〇18cm-3。
[0060]阻隔電介質(zhì)層7與控制柵電極121相鄰，阻隔電介質(zhì)層7被控制柵電極121與絕 緣介質(zhì)層122的堆疊結(jié)構(gòu)包圍，阻隔電介質(zhì)層7包括多個(gè)"鉗形結(jié)構(gòu)"。所述"鉗形，，是其截 面形狀像英文字母"C"。一個(gè)鉗形有兩個(gè)相互大致平行的部分，同時(shí)也和襯底 100平行。阻 隔介質(zhì)7和隧道介質(zhì)11可以是從任何一個(gè)或多個(gè)相同或者不同的電絕緣材料中獨(dú)立選擇， 譬如氧化硅、氮化硅、氮氧化硅，或者其它high-k絕緣材料。
[0061 ]如圖2所示，一個(gè)三維NAND還包括多個(gè)分立電荷存儲(chǔ)層g,每一個(gè)至少部分地位于 各個(gè)鉗形阻隔部分7的開(kāi)口中。相似地，多個(gè)分立電荷存儲(chǔ)層9包括至少一個(gè)位于器件水 平A的第一分立電荷存儲(chǔ)層，和位于器件水平b的第二分立電荷存儲(chǔ)層。分立電荷存儲(chǔ)層 9可以包括一個(gè)導(dǎo)體（金屬或金屬合金，譬如鈦、鉑、釕、氮化鈦、氮化鉿、氮化鉭、氮化鋯，或 者娃化金屬，譬如桂化鈦、娃化鎳、桂化鈷，或者是它們的混合物），或者半導(dǎo)體（譬如多晶 硅）浮柵，導(dǎo)體納米顆粒，或者一個(gè)分立電荷存儲(chǔ)電介質(zhì)（譬如氮化硅或者其它電介質(zhì)），等 等。
[0062]傳統(tǒng)工藝中閃存單元在選用低摻雜濃度的溝道時(shí)，其在柵極不加電壓時(shí)，溝道內(nèi) 載流子很少，源極和漏極之間是斷開(kāi)，在柵極加到閾值電壓時(shí)，溝道內(nèi)形成反型電荷，源極 和漏極之間導(dǎo)通，因此可以通過(guò)柵極電壓來(lái)控制源極和漏極之間的通斷。而本發(fā)明實(shí)施例 中選用高載流子濃度的溝道材料，在柵極不加電壓時(shí)，溝道內(nèi)載流子濃度髙，源極和漏極之 間是導(dǎo)通的，在柵極加到閾值電壓時(shí)，溝道內(nèi)載流子完全耗盡，源極和漏極之間斷開(kāi)，從而 實(shí)現(xiàn)通過(guò)柵極電壓控制源極和漏極之間的通斷。
[0063]通過(guò)對(duì)于柵極施加隧穿電壓，使得溝道內(nèi)的載流子隧穿到浮置柵極中存儲(chǔ)，實(shí)現(xiàn) 數(shù)據(jù)的寫(xiě)入，通過(guò)施加反向隧穿電壓，使得浮柵中存儲(chǔ)的電荷隧穿至溝道中，實(shí)現(xiàn)數(shù)據(jù)的擦 除。存儲(chǔ)在浮柵中的電荷能夠提供電壓使得溝道中的載流子耗盡來(lái)控制源極和漏極的通 斷，從而實(shí)現(xiàn)數(shù)據(jù)的讀出。
[0064]本發(fā)明還提供了一種非易失性三維半導(dǎo)體存儲(chǔ)器的制備方法，如圖3-圖12所示， NAND存儲(chǔ)串的制備過(guò)程具體包括下述步驟：
[0065]步驟一：如參考圖3所示，在已經(jīng)分布了下電極201的襯底1〇〇上沉積多層膜堆疊 結(jié)構(gòu)120,120由控制柵電極121和絕緣介質(zhì)122相間而成。然后在形成的堆疊結(jié)構(gòu)中進(jìn)行 深孔刻蝕，形成通孔80,如圖4所示。
[0066]其中，控制柵電極121、絕緣介質(zhì)I22可以用任何合適的沉積方法，譬如濺射、CVD、 分子束外延（MBE，M0LE⑶LAR BEAM EPITAXY)等，沉積在襯底之上?？刂茤烹姌O121、絕緣介 質(zhì)122可以是6到100納米厚。在本實(shí)施例中，控制柵電極丨 2丨可以選用導(dǎo)體（譬如金屬或 金屬合金）或者半導(dǎo)體（譬如重?fù)诫sn+、p+多晶硅），絕緣介質(zhì)丨22可以選用絕緣材料（譬 如氮化硅、氧化硅等等）。所述重?fù)诫s包括半導(dǎo)體材料摻雜 n型或p型濃度大于1〇i8cnf3。 201作為下電極，可以是Al、Ta之類的低功函數(shù)的金屬材料，可以采用濺射、蒸鍍等制膜方 法制備。
[0067]步驟二：如圖5所示，在步驟一中形成的通孔80,進(jìn)行選擇性刻蝕控制柵電極121， 形成如圖5所示結(jié)構(gòu)。其中，相對(duì)于絕緣介質(zhì)122,控制柵電極121被選擇性地刻蝕，在第一 層控制柵電極1 21形成第一凹坑62。凹坑62可以用選擇性的各向同性的濕法刻蝕或者干 法刻蝕，其中選擇性刻蝕是指相對(duì)絕緣介質(zhì)1 22刻蝕控制柵電極121，各向同性刻蝕是指在 刻蝕的各個(gè)方向刻蝕深度相同。凹坑62的深度可以是20到100納米。
[0068]步驟三：在通孔8〇內(nèi)先后依次沉積阻隔電介質(zhì)材料以及電荷存儲(chǔ)材料，如圖6和 圖7所示。然后進(jìn)行刻蝕再次形成通孔80,并且同時(shí)形成阻隔電介質(zhì)層7以及電荷存儲(chǔ)層 9,如圖8所示。
[0069] 7為阻隔電介質(zhì)，可以是用原子層沉積（ALD)或者化學(xué)氣象沉積（CVD)方法形成氧 化硅層，或者是其它high-k電介質(zhì)材料，譬如氧化鉿，其沉積厚度為5到2〇nm。9為電荷存 儲(chǔ)層，可以包括一個(gè)電荷存儲(chǔ)電介質(zhì)材料（譬如氮化硅分立電荷存儲(chǔ)電介質(zhì)結(jié)構(gòu)）?？筛鼡Q 地，電荷存儲(chǔ)材料可以包括導(dǎo)體或半導(dǎo)體浮柵材料（譬如，金屬、金屬混合物、硅化金屬、或 者中摻雜多晶硅浮柵材料），任何可用的方法都可以用于形成電荷存儲(chǔ)材料。所述阻隔電介 質(zhì)層7的厚度為5nm-20nm ;所述電荷存儲(chǔ)層9的厚度為15nm-80nm ;
[0070]步驟四：并在通孔80內(nèi)沉積隧穿電介質(zhì)材料，如圖9所示。然后通過(guò)對(duì)隧穿電介 質(zhì)材料進(jìn)行刻蝕形成通孔81并且形成隧穿電介質(zhì)層lh如圖10所示。然后在通孔81中沉 積半導(dǎo)體區(qū)域1，如圖11所示。
[0071]所述隧穿電介質(zhì)層11厚度為5nm-20nm ;形成通孔81的直徑為15mn-80nm ;
[0072]其中，隧穿電介質(zhì)層11可以是用原子層沉積（ALD)或者化學(xué)氣象沉積（CVD)方法 形成氧化硅層。
[0073]其中，半導(dǎo)體區(qū)域1包含了器件的源區(qū)漏區(qū)以及溝道部分，由同一種材料形成， 半導(dǎo)體區(qū)域1可以Sb2Te3材料、GeTe材料、Bi2Te3材料、SnTe材料、Bi2Se3材料、GeSe 材料、PbTe材料、SnSe材料等硫系化合物材料，可以采用分子束外延（MBE，M〇LECULAR BEAM EPITAXY)、金屬有機(jī)化合物化學(xué)氣相沉淀（M〇CVD，Metal-organic Chemical Vapor Deposition)、等離子體增強(qiáng)化學(xué)氣相沉積法（PECVD，plasma Enhanced Chemical Vapor Deposition)、原子層沉積（ALD，Atomic layer deposition)等外延方式進(jìn)行沉積，也可以 采用溉射等方式沉積后再進(jìn)行晶化。
[0074]步驟五：最后在進(jìn)行光刻沉積上電極202,如圖12所示。
[0075]其中，上電極202與下電極201用同種材料制備而成。主要為Cu、Ta等功函數(shù)與 硫系化合物材料功函數(shù)相近的金屬材料，易形成歐姆接觸。上電極202與下電極201的制 備可以采用濺射、蒸鍍等方式制備。
[0076]為了更進(jìn)一步的說(shuō)明本發(fā)明實(shí)施例提供的非易失性三維半導(dǎo)體存儲(chǔ)器的制備方 法，現(xiàn)給出具體實(shí)施例，為了避免繁瑣，以列表的方式給出各個(gè)具體實(shí)施例中各個(gè)參數(shù)的 值，具體詳見(jiàn)下表：
[0077]

【權(quán)利要求】
1. 一種非易失性三維半導(dǎo)體存儲(chǔ)器，包括多個(gè)垂直方向的三維NAND存儲(chǔ)串，其特征在 于，每一個(gè)三維NAND存儲(chǔ)串包括： 水平襯底（1〇〇)、垂直于所述襯底（1〇〇)的圓柱形半導(dǎo)體區(qū)域（1)、分別位于所述半導(dǎo) 體區(qū)域（1)上、下的第二電極（202)和第一電極（201)、包裹所述圓柱形半導(dǎo)體區(qū)域（1)的 隧穿電介質(zhì)（11)、圍繞隧穿電介質(zhì)（11)上、下分布了多個(gè)分立的電荷存儲(chǔ)層（9)、包裹了隧 穿電介質(zhì)（11)以及多個(gè)電荷存儲(chǔ)層（9)的阻隔電介質(zhì)層（7)、以及最外圍與絕緣層（122) 相堆疊的控制柵電極（121); 所述圓柱形半導(dǎo)體區(qū)域（1)包括多個(gè)存儲(chǔ)單元的源區(qū)、漏區(qū)以及溝道；均采用同一種 材料填充；所述圓柱形半導(dǎo)體區(qū)域（1)的圓柱直徑為20nm?100nm。
2. 如權(quán)利要求1所述的非易失性三維半導(dǎo)體存儲(chǔ)器，其特征在于，所述圓柱形半導(dǎo)體 區(qū)域（1)中源區(qū)、漏區(qū)以及溝道均采用硫系化合物材料制備。
3. 如如權(quán)利要求2所述的非易失性三維半導(dǎo)體存儲(chǔ)器，其特征在于，所述硫系化合物 材料包括Sb2Te3材料、GeTe材料、Bi2Te3材料、SnTe材料、Bi2Se3材料、GeSe材料、PbTe 材料、SnSe材料等。
4. 如權(quán)利要求2或3所述的非易失性三維半導(dǎo)體存儲(chǔ)器，其特征在于，通過(guò)分子束外 延、磁控濺射、金屬有機(jī)化合物化學(xué)氣相沉淀、等離子體增強(qiáng)化學(xué)氣相沉積法、原子層沉積 的方式沉積所述圓柱形半導(dǎo)體區(qū)域（1)中的源區(qū)、漏區(qū)以及溝道。
5. 如權(quán)利要求2所述的非易失性三維半導(dǎo)體存儲(chǔ)器，其特征在于，所述硫系化合物材 料的本征載流子濃度為1018cnT 3-102°CnT3。
6. 如權(quán)利要求1所述的非易失性三維半導(dǎo)體存儲(chǔ)器，其特征在于，在源區(qū)與溝道之間 不形成PN結(jié)，在漏區(qū)與溝道之間不形成PN結(jié)。
7. 如權(quán)利所述的非易失性三維半導(dǎo)體存儲(chǔ)器，其特征在于，所述溝道區(qū)域?yàn)閳A柱形，且 所述控制柵電極（121)圍繞所述溝道區(qū)域形成圍柵結(jié)構(gòu)。
8. -種非易失性三維半導(dǎo)體存儲(chǔ)器的制備方法，其特征在于，包括下述步驟： S1 :在襯底（100)上附著下電極（201)，并在所述下電極（201)上沉積多層膜堆疊結(jié)構(gòu) (120);在多層膜堆疊結(jié)構(gòu)（120)中進(jìn)行深孔刻蝕形成通孔（80); 其中多層膜堆疊結(jié)構(gòu)（120)由控制柵電極（121)和絕緣介質(zhì)（122)交替堆疊形成； S2:在所述通孔（80)中進(jìn)行選擇性各向同性刻蝕，形成垂直方向排列的多個(gè)凹坑 (62);凹坑（62)的深度為 20nm-100nm ; 53 :在凹坑（62)中依次沉積阻隔電介質(zhì)材料以及電荷存儲(chǔ)電介質(zhì)材料并形成阻隔電 介質(zhì)層（7)和電荷存儲(chǔ)層（9);再通過(guò)刻蝕在垂直方向再次形成通孔（80); 所述阻隔電介質(zhì)層⑵的厚度為5nm-20nm ;所述電荷存儲(chǔ)層（9)的厚度為15nm-80nm ; 54 :在通孔（80)中沉積隧穿電介質(zhì)材料然后進(jìn)行深孔刻蝕形成通孔（80)并且同時(shí)形 成隧穿電介質(zhì)層（11)。將硫系化合物材料沉積在所述通孔（81)中形成半導(dǎo)體區(qū)域（1);所 述半導(dǎo)體區(qū)域（1)包括源區(qū)、溝道和漏區(qū)； 所述阻隔電介質(zhì)層厚度（11)為5nm-20nm ;形成通孔81的直徑為15nm-80nm ; 55 :通過(guò)光刻在所述半導(dǎo)體區(qū)域（1)上方形成上電極（202)后獲得一個(gè)三維NAND存儲(chǔ) 串，多個(gè)存儲(chǔ)串構(gòu)成非易失性三維半導(dǎo)體存儲(chǔ)器。
9. 如權(quán)利要求8所述制備方法，其特征在于，在步驟S4中，通過(guò)MBE、MOCVD、PECVD、ALD 等方式將晶態(tài)的硫系化合物材料沉積在所述通孔（81)中形成半導(dǎo)體區(qū)域（1)。
10.如權(quán)利要求8所述制備方法，其特征在于，在步驟S4中，所述硫系化合物材料的本 征載流子濃度為1018cnT3-102°cnT3。
【文檔編號(hào)】H01L21/8247GK104241294SQ201410471285
【公開(kāi)日】2014年12月24日 申請(qǐng)日期:2014年9月16日 優(yōu)先權(quán)日:2014年9月16日
【發(fā)明者】繆向水, 錢航, 童浩 申請(qǐng)人:華中科技大學(xué)