監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提出了一種監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)，將通孔連線形成在淺槽隔離上，能夠避免出現(xiàn)漏電通道，多晶硅條和通孔連線之間的孔洞由層間介質(zhì)層填充，通過對(duì)第一測試端和第二測試端施加電壓從而能夠精確的監(jiān)測出介質(zhì)層薄膜質(zhì)量及填孔能力，排除漏電通道造成的干擾。
【專利說明】監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)。

【背景技術(shù)】
[0002]在半導(dǎo)體制造過程中，介質(zhì)層的薄膜質(zhì)量的好壞通常會(huì)影響整個(gè)器件的性能。因此，為了監(jiān)測形成的層間介質(zhì)層(ILD, Interlayer Dielectric)薄膜質(zhì)量,通常會(huì)采用一種薄膜質(zhì)量測試結(jié)構(gòu)進(jìn)行監(jiān)測。請(qǐng)參考圖1，圖1為現(xiàn)有技術(shù)中用于監(jiān)測薄膜質(zhì)量的測試結(jié)構(gòu)，也稱為第一結(jié)構(gòu)，所述第一結(jié)構(gòu)包括:第一測試端10，第二測試端11及分布在所述第一測試端10和第二測試端11上的通孔連線12，其中，第一測試端10和第二測試端11均為梳狀結(jié)構(gòu)，并且兩者交錯(cuò)排列，所述第一測試端10和第二測試端11均由層間介質(zhì)層(圖1中并未示出)隔離開，在對(duì)層間介質(zhì)層進(jìn)行薄膜質(zhì)量監(jiān)測時(shí)，只需在第一測試端10和第二測試端11之間施加測試電壓，再檢測兩者之間是否存在漏電流即可知曉層間介質(zhì)層薄膜質(zhì)量是否良好。
[0003]隨著半導(dǎo)體技術(shù)的發(fā)展，半導(dǎo)體的集成度越來越高，特征尺寸越來越小，形成的孔洞也越來越小，對(duì)填孔能力也是一種挑戰(zhàn)。為了監(jiān)測填充至較小孔洞內(nèi)介質(zhì)層的性能，通常還采用如圖2所示的監(jiān)測填孔能力的測試結(jié)構(gòu)對(duì)填孔進(jìn)行監(jiān)測，所述監(jiān)測填孔能力的測試結(jié)構(gòu)也稱為第二結(jié)構(gòu)，所述第二結(jié)構(gòu)包括:第一測試端10，第二測試端11、分布在所述第一測試端10和第二測試端11上的通孔連線12、有源區(qū)20及多晶硅層30，其中，第一測試端10、第二測試端11及多晶硅層30均為梳狀結(jié)構(gòu)，第一測試端10和第二測試端11交錯(cuò)排列，所述多晶硅層30與所述第一測試端10和第二測試端11相互垂直排列，所述有源區(qū)20形成在所述第一測試端10、第二測試端11梳狀結(jié)構(gòu)的下方，并有淺槽隔離(圖2中未示出)隔離開。
[0004]請(qǐng)參考圖3，圖3為圖2中沿X方向的剖面示意圖，其中，有源區(qū)20由淺槽隔離I隔離開，通孔連線12形成在層間介質(zhì)層2內(nèi)，并與有源區(qū)20相連，第一測試端10和第二測試端11之間由第一金屬介質(zhì)層3隔離開。請(qǐng)參考圖4，圖4為圖2中沿y方向的剖面示意圖，其中，在相鄰的多晶硅層30之間會(huì)填充層間介質(zhì)層2，若層間介質(zhì)層20在填充多晶硅層30之間的孔洞時(shí)填充不好，會(huì)造成多晶硅層30與相鄰的多晶硅層30或通孔連線12之間發(fā)生短路現(xiàn)象。因此，在進(jìn)行層間介質(zhì)層填孔能力的測試時(shí)，同樣對(duì)第一測試端10和第二測試端11之間添加測試電壓，測量兩者之間是否出現(xiàn)漏電流，然后再將第二結(jié)構(gòu)的測試結(jié)果與第一結(jié)構(gòu)的結(jié)果進(jìn)行比較，從而能夠排除層間介質(zhì)層薄膜質(zhì)量的問題，知曉層間介質(zhì)層的填孔能力是否存在問題。
[0005]由于在第二結(jié)構(gòu)中，有源區(qū)20是由淺溝槽隔離I隔離開的，然而在實(shí)際監(jiān)測過程中，影響第二結(jié)構(gòu)的監(jiān)測結(jié)果的因素還包括漏電通道造成的漏電。如圖5所示，圖5中的襯底為P阱4，襯底中形成有N型摻雜5，且N型摻雜5由淺槽隔離I隔離開，其中，N型摻雜5相當(dāng)于有源區(qū)20，而漏電通道(如圖5中箭頭所示)會(huì)造成相鄰的N型摻雜5之間發(fā)生漏電，因此在第二結(jié)構(gòu)中，影響監(jiān)測結(jié)果的因素并不單純限于介質(zhì)層薄膜質(zhì)量和填孔能力兩方面因素。
[0006]因此，如何排除漏電通道對(duì)介質(zhì)層薄膜質(zhì)量和填孔能力的監(jiān)測，成為本領(lǐng)域技術(shù)人員需要解決的技術(shù)問題。


【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于提供一種監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)，能夠精確的對(duì)介質(zhì)層薄膜質(zhì)量及填孔能力進(jìn)行測試。
[0008]為了實(shí)現(xiàn)上述目的，本發(fā)明提出了一種監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)，包括:淺槽隔離、通孔連線、多晶硅條、具有梳狀插指的第一測試端和第二測試端，其中，所述第一測試端和第二測試端的插指交錯(cuò)排列，并由金屬介質(zhì)層隔離開，所述多晶硅條與所述第一測試端和第二測試端的插指相垂直，并且由層間介質(zhì)層隔離開，所述通孔連線形成在所述淺槽隔離上并與所述第一測試端和第二測試端的插指相連。
[0009]進(jìn)一步的，還包括有源區(qū)，所述有源區(qū)由所述淺槽隔離進(jìn)行隔離，并位于所述多晶硅條的下方。
[0010]進(jìn)一步的，所述多晶硅條與所述通孔連線之間的距離為芯片設(shè)計(jì)規(guī)則的最小距離。
[0011]進(jìn)一步的，所述多晶硅條的線寬為芯片設(shè)計(jì)規(guī)則的最小線寬。
[0012]進(jìn)一步的，所述通孔連線之間的距離為芯片設(shè)計(jì)規(guī)則的最小距離。
[0013]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要體現(xiàn)在:將通孔連線形成在淺槽隔離上，能夠避免出現(xiàn)漏電通道，多晶硅條和通孔連線之間的孔洞由層間介質(zhì)層填充，通過對(duì)第一測試端和第二測試端施加電壓從而能夠精確的監(jiān)測出介質(zhì)層薄膜質(zhì)量及填孔能力，排除漏電通道造成的干擾。

【專利附圖】

【附圖說明】
[0014]圖1為現(xiàn)有技術(shù)中用于監(jiān)測薄膜質(zhì)量的測試結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0015]圖2為現(xiàn)有技術(shù)中用于監(jiān)測填孔能力的測試結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0016]圖3為圖2中沿X方向的剖面示意圖；
[0017]圖4為圖2中沿y方向的剖面示意圖；
[0018]圖5為現(xiàn)有技術(shù)中漏電通道的原理結(jié)構(gòu)示意圖；
[0019]圖6為本發(fā)明一實(shí)施例中用于監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0020]圖7為圖6中沿X方向的剖面示意圖；
[0021]圖8為圖6中沿y方向的剖面示意圖。

【具體實(shí)施方式】
[0022]下面將結(jié)合示意圖對(duì)本發(fā)明的監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。
[0023]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0024]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0025]請(qǐng)參考圖6至圖8，在本實(shí)施例中，提出了一種監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)，包括:淺槽隔離400、通孔連線120、多晶硅條300、具有梳狀插指的第一測試端100和第二測試端110，其中，所述第一測試端100和第二測試端110的插指交錯(cuò)排列，并由金屬介質(zhì)層600隔離開，所述多晶硅條300與所述第一測試端100和第二測試端110的插指相垂直，并且由層間介質(zhì)層500隔離開，所述通孔連線120形成在所述淺槽隔離400上并與所述第一測試端100和第二測試端110的插指相連。
[0026]在本實(shí)施例中，優(yōu)選的，所述監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)還包括有源區(qū)200，所述有源區(qū)200由所述淺槽隔離400進(jìn)行隔離，并位于所述多晶硅條300的下方。在監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)中，有源區(qū)400僅僅作為虛擬有源區(qū)，用于平衡淺槽隔離400的圖形密度的效果，方便對(duì)淺槽隔離400進(jìn)行化學(xué)機(jī)械研磨。同時(shí)，確保有源區(qū)200形成于多晶硅條300的下方，在對(duì)通孔連線120之間的層間介質(zhì)層500進(jìn)行薄膜質(zhì)量測試時(shí)，能夠排除漏電通道的干擾。
[0027]為了能夠更精確和敏感的監(jiān)測到介質(zhì)層(包括層間介質(zhì)層500和金屬介質(zhì)層600)的薄膜質(zhì)量和層間介質(zhì)層500的填孔能力，通常會(huì)將所述多晶硅條300的線寬設(shè)置為芯片設(shè)計(jì)規(guī)則的最小線寬，使所述通孔連線120之間的距離為芯片設(shè)計(jì)規(guī)則的最小距離，并使所述多晶硅條300與通孔連線120之間的距離為芯片設(shè)計(jì)規(guī)則的最小距離。
[0028]基于上述設(shè)置，才能夠確保層間介質(zhì)層500位于所述多晶硅條300、通孔連線120之間較薄，存在較小的質(zhì)量問題均容易出現(xiàn)漏電，從而能夠提高監(jiān)測的精確度。
[0029]在進(jìn)行測試時(shí)，只需對(duì)第一測試端100和第二測試端110之間施加測試電壓，監(jiān)測第一測試端100和第二測試端110之間的漏電流即可，然后再與比較圖1中的第一測試結(jié)構(gòu)的結(jié)果進(jìn)行比較，便能夠去除薄膜質(zhì)量問題，知曉層間介質(zhì)層500的填孔能力。
[0030]綜上，在本發(fā)明實(shí)施例提供的監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)中，將通孔連線形成在淺槽隔離上，能夠避免出現(xiàn)漏電通道，多晶硅條和通孔連線之間的孔洞由層間介質(zhì)層填充，通過對(duì)第一測試端和第二測試端施加電壓從而能夠精確的監(jiān)測出介質(zhì)層薄膜質(zhì)量及填孔能力，排除漏電通道造成的干擾。
[0031]上述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不對(duì)本發(fā)明起到任何限制作用。任何所屬【技術(shù)領(lǐng)域】的技術(shù)人員，在不脫離本發(fā)明的技術(shù)方案的范圍內(nèi)，對(duì)本發(fā)明揭露的技術(shù)方案和技術(shù)內(nèi)容做任何形式的等同替換或修改等變動(dòng)，均屬未脫離本發(fā)明的技術(shù)方案的內(nèi)容，仍屬于本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)，其特征在于，包括:淺槽隔離、通孔連線、多晶硅條、具有梳狀插指的第一測試端和第二測試端，其中，所述第一測試端和第二測試端的插指交錯(cuò)排列，并由金屬介質(zhì)層隔離開，所述多晶硅條與所述第一測試端和第二測試端的插指相垂直，并且由層間介質(zhì)層隔離開，所述通孔連線形成在所述淺槽隔離上并與所述第一測試端和第二測試端的插指相連。
2.如權(quán)利要求1所述的監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)，其特征在于，還包括有源區(qū)，所述有源區(qū)由所述淺槽隔離進(jìn)行隔離，并位于所述多晶硅條的下方。
3.如權(quán)利要求1所述的監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)，其特征在于，所述多晶硅條與所述通孔連線之間的距離為芯片設(shè)計(jì)規(guī)則的最小距離。
4.如權(quán)利要求3所述的監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)，其特征在于，所述多晶硅條的線寬為芯片設(shè)計(jì)規(guī)則的最小線寬。
5.如權(quán)利要求1所述的監(jiān)測介質(zhì)層薄膜質(zhì)量及填孔能力的測試結(jié)構(gòu)，其特征在于，所述通孔連線之間的距離為芯片設(shè)計(jì)規(guī)則的最小距離。
【文檔編號(hào)】H01L23/544GK104201172SQ201410461513
【公開日】2014年12月10日 申請(qǐng)日期:2014年9月11日 優(yōu)先權(quán)日:2014年9月11日
【發(fā)明者】韓坤, 羅旖旎, 龔斌 申請(qǐng)人:武漢新芯集成電路制造有限公司