內(nèi)埋式半導(dǎo)體封裝件的制作方法
【專利摘要】本發(fā)明公開一種內(nèi)埋式半導(dǎo)體封裝件的制作方法。該半導(dǎo)體封裝件包括具有電性接點的半導(dǎo)體元件、上方圖案化導(dǎo)電層、介于上方圖案化導(dǎo)電層與半導(dǎo)體元件之間的介電層、第一內(nèi)層電性連接層、下方圖案化導(dǎo)電層、導(dǎo)通孔以及第二內(nèi)層電性連接層。介電層具有暴露出電性接點的第一開口以及從下方圖案化導(dǎo)電層延伸至上方圖案化導(dǎo)電層的第二開口。第一內(nèi)層電性連接層從電性接點延伸至上方圖案化導(dǎo)電層且填充于第一開口中。第二開口具有暴露出上方圖案化導(dǎo)電層的上部分以及暴露出下方圖案化導(dǎo)電層的下部分。導(dǎo)通孔位于第二開口的下部分。第二內(nèi)層電性連接層填充于第二開口的上部分。
【專利說明】內(nèi)埋式半導(dǎo)體封裝件的制作方法
[0001]本申請是日月光半導(dǎo)體制造股份有限公司于2011年5月27日申請的名稱為“內(nèi)埋式半導(dǎo)體封裝件及其制作方法”、申請?zhí)枮?01110139369.7的發(fā)明專利申請的分案申請。

【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及一種具有電性電路的基板及其制作方法，且特別是涉及一種內(nèi)埋式半導(dǎo)體封裝件及其制作方法。

【背景技術(shù)】
[0003]半導(dǎo)體元件變得日益復(fù)雜、透過對更小尺寸的需求以驅(qū)動至少一部分以及提升處理速度。同時，還包括對許多小型化電子產(chǎn)品的需求，其中電子產(chǎn)品包括這些半導(dǎo)體元件。半導(dǎo)體元件為典型的封裝體，之后也許可被安裝于包括電子電路的基板中，此基板例如電路板。此導(dǎo)致半導(dǎo)體元件封裝以及基板占據(jù)了封裝空間，且半導(dǎo)體元件封裝占據(jù)基板的表面區(qū)域。此外，透過進(jìn)行封裝工藝、制作電路板以及組裝這些分開的過程亦會增加額外的成本。如何減少基板上的半導(dǎo)體元件所占據(jù)的封裝空間以及簡化與結(jié)合封裝工藝、制作電路板以及應(yīng)用于半導(dǎo)體元件以及基板的組裝過程已成為非常重要的課題。
[0004]以此【背景技術(shù)】而言，需要提升技術(shù)以發(fā)展元件內(nèi)埋式基板及其所述的相關(guān)的方法。


【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種內(nèi)埋式半導(dǎo)體封裝件。在實施例中，內(nèi)埋式半導(dǎo)體封裝件包括具有電性接點的半導(dǎo)體元件、上方圖案化導(dǎo)電層、介于上方圖化導(dǎo)電層與半導(dǎo)體元件之間的介電層、第一內(nèi)層電性連接層、下方圖案化導(dǎo)電層、導(dǎo)通孔以及第二內(nèi)層電性連接層。介電層具有暴露電性接點的第一開口以及從下方圖案化導(dǎo)電層延伸至上方圖案化導(dǎo)電層的第二開口。第一內(nèi)層電性連接層從電性接點延伸至上方圖案化導(dǎo)電層，且填充第一開口。第二開口具有上部分與下部分，其中上部分暴露出上方圖案化導(dǎo)電層的，而下部分暴露出下方圖案化導(dǎo)電層。導(dǎo)通孔填充第二開口的下部分。第二內(nèi)層電性連接層填充第二開口的上部分。
[0006]本發(fā)明的另一方面是有關(guān)于內(nèi)埋式半導(dǎo)體封裝件的制作方法。于實施例中，內(nèi)埋式半導(dǎo)體封裝件的制作方法包括:(I)提供第一圖案化導(dǎo)電層以及半導(dǎo)體元件；(2)形成從第一圖案化導(dǎo)電層垂直延伸的導(dǎo)通孔，導(dǎo)通孔具有上表面；(3)配置介電層與覆蓋半導(dǎo)體元件與導(dǎo)通孔的導(dǎo)電片，其中導(dǎo)電片鄰近介電層的上表面，且介電層分離導(dǎo)電片與半導(dǎo)體元件以及導(dǎo)電片與導(dǎo)通孔；(4)形成第一開口，第一開口延伸穿過導(dǎo)電片與介電層，以暴露導(dǎo)通孔的上表面；(5)形成第一內(nèi)層電性連接層，連接導(dǎo)通孔至導(dǎo)電片，其中第一內(nèi)層電性連接層填充第一開口 ；以及(6)從導(dǎo)電片形成第二圖案化導(dǎo)電層。
[0007]本發(fā)明的另一方面是有關(guān)于內(nèi)埋式半導(dǎo)體封裝件的制作方法。于實施例中，內(nèi)埋式半導(dǎo)體封裝件的制作方法包括:(I)提供半導(dǎo)體元件以及具有下表面的第一導(dǎo)電片；(2)形成鄰近第一導(dǎo)電片的下表面的導(dǎo)電塊；(3)配置鄰近第一導(dǎo)電片的下表面且覆蓋導(dǎo)電塊的側(cè)表面的介電層；(4)配置鄰近介電層與導(dǎo)電塊的下方介電層，下方介電層覆蓋導(dǎo)電塊的下表面；(5)從第一導(dǎo)電片形成第一圖案化導(dǎo)電層，第一圖案化導(dǎo)電層具有鄰近下方介電層的下表面以及上表面；(6)形成從第一圖案化導(dǎo)電層的上表面垂直延伸的導(dǎo)通孔；(7)于形成導(dǎo)通孔之后，移除導(dǎo)電塊以形成延伸穿過介電層且暴露出部分下方介電層的第一開口 ；以及(8)配置半導(dǎo)體元件的至少一部分于第一開口內(nèi)且鄰近部分下方介電層。
[0008]發(fā)明的其他方面和實施例亦可被預(yù)期。前面總結(jié)和以下詳細(xì)描述并非用以限定本發(fā)明，而是僅僅描述本發(fā)明的一些實施例。

【專利附圖】

【附圖說明】
[0009]圖1為本發(fā)明的的實施例的一種內(nèi)埋式半導(dǎo)體封裝件的透視圖。
[0010]圖2為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件的剖面示意圖。
[0011]圖3為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件的剖面示意圖。
[0012]圖4為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件的剖面示意圖。
[0013]圖5為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件的剖面示意圖。
[0014]圖6A至圖6R繪示為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件的制作方法。
[0015]圖7為本發(fā)明的實施例一種內(nèi)埋式半導(dǎo)體封裝件的剖面示意圖。
[0016]圖8為本發(fā)明的實施例一種內(nèi)埋式半導(dǎo)體封裝件的剖面示意圖。
[0017]圖9為本發(fā)明的實施例一種內(nèi)埋式半導(dǎo)體封裝件的剖面示意圖。
[0018]圖10為本發(fā)明的實施例一種內(nèi)埋式半導(dǎo)體封裝件的剖面示意圖。
[0019]圖1lA至圖1lS繪示為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件的制作方法。
[0020]圖12A至圖12E繪示為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件的制作方法。
[0021]圖13A至圖13H繪示為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件的制作方法。
[0022]圖14A至圖14C繪示為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件的制作方法。
[0023]為更好地理解本發(fā)明的一些實施例的性質(zhì)及目的，應(yīng)參考結(jié)合附圖作出的以下詳細(xì)描述。在附圖中，除非上下文另外清楚地規(guī)定，否則相同參考標(biāo)號表示相同元件。
[0024]附圖標(biāo)記說明
[0025]100、200、300、400、500、700、800、900、1000、1280、1390、1490:內(nèi)埋式半導(dǎo)體封裝件
[0026]202、302、402、502、1002:半導(dǎo)體元件
[0027]203、692、1003、1192:無源電子元件
[0028]204、216、232、234、236、238、1104、1107:下表面
[0029]205,212:接點207、213:粘著層
[0030]206、218、231、233、235、237、1102:上表面
[0031]205a、205b、212a、212b、1354、1356:電性接點
[0032]208、210、736、1108、1113、1116:側(cè)表面
[0033]214、614、650、651、670、671、701、715、1060、1110、1114、1115、1118、1119、1150、1151、1160、1170、1171、1214、1234、1314、1334、1344、1350、1352、1402、1416、1417、1432:介電層
[0034]224、741、742、744:導(dǎo)通孔254、274:接墊
[0035]220、221、222、223、252、262:開口
[0036]225、226、227、253、263:內(nèi)層電性連接層
[0037]230、240、602、604、640、740、750、830、I130、I140、1300、1318、1338、1346、1408、1410、1412、1414、1431、1433:圖案化導(dǎo)電層
[0038]250:上方介電層251:附加介電涂布層
[0039]255、275、1358、1360:表面處理層
[0040]260:下方介電層264:基底
[0041]270、271:附加介電層280:第一距離
[0042]281:第二距離304:導(dǎo)電凸塊
[0043]404:焊線
[0044]δ04、706、707、1225、1420:凹穴
[0045]506、508、720、721、1010、1021:高度
[0046]509、635、641、722:厚度600:基底條
[0047]606、620、630、1220:光致抗蝕劑層 614a:第一開口
[0048]616、1120、1306、1316、1326、1336、1400:導(dǎo)電片
[0049]607、622、624、632、704、705、1222、1340、1347:開口
[0050]618、634、1105:導(dǎo)電層680、681:虛線
[0051]690、1190:第二半導(dǎo)體元件
[0052]716、717、1342:凹穴底部
[0053]738:距離840:部分
[0054]1006a:上部分1006b:下部分
[0055]1007:雙層凹穴 1008、1012、1111、1117:寬度
[0056]1106、1112、1310、1312、1320、1321、1330、1331、1404:導(dǎo)電塊
[0057]1112a:第一導(dǎo)電部1112b:第二導(dǎo)電部
[0058]1180、1181:切割線1200:裝置條
[0059]I2OUl2O2:導(dǎo)電元件
[0060]1224、1302、1308、1322、1332、1333、1406、1422:導(dǎo)通孔
[0061]1304、1324:介電子層1430:結(jié)構(gòu)
[0062]1435:電性連接層1441:外部周圍

【具體實施方式】
[0063]請參考圖1，其繪示為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件100的透視圖。內(nèi)埋式半導(dǎo)體封裝件100亦可指內(nèi)埋式封裝體、基板與/或模塊，且可包括有源元件、無源元件或有源元件與無源元件兩者。在此實施例中，內(nèi)埋式半導(dǎo)體封裝件100的多個側(cè)邊實質(zhì)上為平的且具有實質(zhì)上垂直的方位，以定義出實質(zhì)上延伸環(huán)繞內(nèi)埋式半導(dǎo)體封裝件100的整個周圍的側(cè)向外形。此垂直的側(cè)向外形可透過降低或縮小內(nèi)埋式半導(dǎo)體封裝件100的區(qū)域來減少整體的尺寸。此區(qū)域的減少也許是有利的，因為當(dāng)堆疊至其他裝置時，此區(qū)域可對應(yīng)內(nèi)埋式半導(dǎo)體封裝件100的腳位區(qū)域。然而，內(nèi)埋式半導(dǎo)體封裝件的側(cè)向外形，一般來說，可為任何一種形態(tài)，例如彎曲、傾斜、階梯狀或具有粗糙的結(jié)構(gòu)。內(nèi)埋式半導(dǎo)體封裝件100的內(nèi)部結(jié)構(gòu)說明于圖2至圖5的實施例中。
[0064]圖2為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件200的剖面示意圖。此剖面圖是沿著圖1的線A-A所繪示，其中內(nèi)埋式半導(dǎo)體封裝件200為內(nèi)埋式半導(dǎo)體封裝件100的實施例。請參考圖2，內(nèi)埋式半導(dǎo)體封裝件200包括半導(dǎo)體元件，例如半導(dǎo)體元件202，其具有下表面204、上表面206以及多個配置鄰近半導(dǎo)體元件202的周圍且延伸于下表面204與上表面206之間的側(cè)表面208、210。在此實施例中，下表面204、上表面206、這些側(cè)表面208,210實質(zhì)上皆為平的，且這些側(cè)表面208、210具有實質(zhì)上垂直于下表面204或上表面206的方位，但于其他實施例中，下表面204、上表面206、這些側(cè)表面208、210的型態(tài)與方位亦可以有其他變化。于圖2中，下表面204為半導(dǎo)體元件202的背表面，且上表面206為半導(dǎo)體元件202的有源面。于實施例中，多個電性接點212a、212b配置鄰近上表面206。這些接點212提供半導(dǎo)體元件202與內(nèi)埋式半導(dǎo)體封裝件200中的導(dǎo)電結(jié)構(gòu)，例如圖案化導(dǎo)電層240 (說明如下)，之間的輸入與輸出電性連接。于實施例中，下表面204與圖案化導(dǎo)電層230 (說明如下)之間亦可隨意地添加粘著層213。粘著層213可包括環(huán)氧樹脂(epoxy)、樹脂或其他適當(dāng)材料，以及其亦可為漿糊。在本實施例中，雖然半導(dǎo)體元件202具體化為半導(dǎo)體芯片，但一般來說，半導(dǎo)體元件202亦可為任有源元件、任無源元件或上述的任意組合。半導(dǎo)體元件202亦可例如是晶片級封裝。
[0065]圖2亦說明無源電子元件203，其具有多個電性接點205a、205b。內(nèi)埋式半導(dǎo)體封裝件200內(nèi)亦可隨意地包括含無源電子元件203。這些接點205提供無源電子元件203與例如圖案化導(dǎo)電層230、240之間的電性連接。于實施例中，無源電子元件203與圖案化導(dǎo)電層230之間亦可隨意地填加粘著層207。粘著層207亦可包括環(huán)氧樹脂、樹脂或其他適當(dāng)材料，以及其亦可為漿糊。于其他實施例中，亦可包括其他半導(dǎo)體元件、有源元件與或無源元件。
[0066]如圖2所繪示，半導(dǎo)體元件裝置200亦包括介電層214，此介電層214配置鄰近半導(dǎo)體元件202與無源電子元件203。介電層214具有下表面216與上表面218。于此實施例中，介電層214實質(zhì)上覆蓋或包覆半導(dǎo)體元件202、無源電子元件203、粘著層213、粘著層207與圖案化導(dǎo)電層230，以提供機(jī)械穩(wěn)定度同時保護(hù)以阻絕氧氣、濕氣或其他環(huán)境狀態(tài)。于此實施例中，介電層214實質(zhì)上覆蓋半導(dǎo)體元件202的上表面206與這些側(cè)表面208、210。圖案化導(dǎo)電層240配置鄰近上表面218,而圖案化導(dǎo)電層230配置鄰近下表面216。雖然于圖2的部分內(nèi)埋式半導(dǎo)體封裝件200中僅繪示包括介電層214來包覆半導(dǎo)體元件，但于其他實施例中，并不限定內(nèi)埋式半導(dǎo)體封裝件內(nèi)包括多少介電層來包覆半導(dǎo)體元件。
[0067]于實施例中，上方介電層250可配置鄰近圖案化導(dǎo)電層240與介電層214的上表面218，而附加介電涂布層251可配置鄰近上方介電層250?；蛘呋蛄硗猓路浇殡妼?60亦可配置鄰近圖案化導(dǎo)電層230與介電層214的下表面216。于實施例中，附加介電層270亦可配置鄰近下方介電層260。于其他實施例中，介電層214的上方與/或下方亦可包含多個介電層。
[0068]于實施例中，介電層214、上方介電層250、下方介電層260以及附加介電層270可由介電層材料例如聚合物(polymeric)或非聚合物(non-polymeric)所形成。舉例來說，至少一介電層214、上方介電層250、下方介電層260以及附加介電層270可由至少一液晶聚合物(liquid crystal polymer, LCP)、雙順丁烯二酸酰亞胺樹脂(bismaleimide-triazine, BT)、膠片(prepreg, PP)、含有玻璃顆粒的環(huán)氧樹脂(AjinomotoBuild-up Film, ABF)、環(huán)氧樹脂(epoxy)或聚酰亞胺(polyimide)所形成,但并不以此為限。介電層214、上方介電層250、下方介電層260以及附加介電層270可由相同介電材料或不同介電材料所形成。于其他實施例中，至少一介電層214、上方介電層250、下方介電層260以及附加介電層270可由光成像(photoimageable)或感光(photoactive)的介電材料所形成。另外，介電層214亦可為具有纖維強(qiáng)化的樹脂材料，例如玻璃纖維或克維拉纖維(Kevlar fiber)，來強(qiáng)化介電層214的強(qiáng)度。通過纖維來強(qiáng)化樹脂材料的例子亦可應(yīng)用于介電層214，包括含有玻璃顆粒的環(huán)氧樹脂(ABF)、雙順丁烯二酸酰亞胺樹脂(BT)、聚酰亞胺(polyimide)、液晶聚合物(LCP)、環(huán)氧樹脂(epoxy)或其他樹脂材料中。如下述圖6E所示，玻纖290最初在層壓而形成介電層214之前的定向是沿著介電層614的一般水平平面。請參考圖2，玻纖290于后續(xù)介電層214的層壓后被重新定向，隨著部分鄰近導(dǎo)通孔224、半導(dǎo)體元件202以及沿著導(dǎo)通孔224的垂直延伸方向伸出的無源電子元件203、半導(dǎo)體元件202以及無源元件203，且遠(yuǎn)離圖案化導(dǎo)電層230。
[0069]請參考圖2，所形成的介電層214定義出多個開口 220、221、222、223。這些開口 220暴露出圖案化導(dǎo)電層230。每一開口 220亦可實質(zhì)上對齊暴露出圖案化導(dǎo)電層240的對應(yīng)開口 221。這些開口 222可暴露出半導(dǎo)體元件202的這些電性接點212。這些開口 223可暴露出無源電子元件203的這些電性接點205。導(dǎo)通孔224可實質(zhì)上填入于每一開口 220內(nèi)，且內(nèi)層電性連接層225可實質(zhì)上填入于每一開口 221中。或者，導(dǎo)通孔224可位于每一開口 220內(nèi)。舉例來說，導(dǎo)通孔224可為電鍍導(dǎo)電柱。雖然于圖2中僅示意地繪示兩個導(dǎo)通孔224，但于其他實施例中，內(nèi)埋式半導(dǎo)體封裝件220亦可包括少于兩個或多于兩個導(dǎo)通孔224。導(dǎo)通孔224具有上表面233與下表面234。于實施例中，上表面233可實質(zhì)上與半導(dǎo)體元件202的有源表面206共平面?；蛘?，若有源表面206替代圖案化導(dǎo)電層240面向圖案化導(dǎo)電層230，則上表面233可實質(zhì)上與半導(dǎo)體元件202的背表面204共平面。導(dǎo)通孔224可從圖案化導(dǎo)電層230延伸至內(nèi)層電性連接層225，且內(nèi)層電性連接層225可從導(dǎo)通孔224延伸至圖案化導(dǎo)電層240。此電性連接(形成電流于其間的導(dǎo)電路徑)部分圖案化導(dǎo)電層230與部分圖案化導(dǎo)電層240。內(nèi)層電性連接層226可實質(zhì)上填入于每一開口 222，且內(nèi)層電性連接層227可實質(zhì)上填入于每一開口 223。內(nèi)層電性連接層226可從電性接點212延伸至圖案化導(dǎo)電層240，以電性連接半導(dǎo)體元件202至部分圖案化導(dǎo)電層230。內(nèi)層電性連接層227可從電性接點205延伸至圖案化導(dǎo)電層240，以電性連接無源電子元件203至部分圖案化導(dǎo)電層240。
[0070]于實施例中，每一內(nèi)層電性連接層225、226、227分別具有高度，其高度范圍介于30微米(μ m)至150微米(μ m)之間，例如從約30微米(μ m)至約50微米(μ m)、從約30微米(μ m)至100微米(μ m)、從約50微米(μ m)至100微米(μ m)以及從約100微米(μ--)至150微米(μ--)。每一內(nèi)層電性連接層225、226、227的直徑亦可介于150微米(μ m)至250微米(μ--)之間，例如約200微米(μ m)。于實施例中，每一導(dǎo)通孔224可具有高度，其高度范圍介于100微米(ym)至500微米(ym)之間，例如從約100微米(ym)至約300微米(μ m)、從約100微米(μ m)至200微米(μ m),以及從約140微米(μ m)至160 微米(μ m) ο
[0071]于實施例中，每一內(nèi)層電性連接層225具有上表面231以及下表面232，其中上表面231具有第一區(qū)域，而下表面232具有第二區(qū)域。同理，每一內(nèi)層電性連接層226可具有上表面235以及下表面236,其中上表面235具有第一區(qū)域,而下表面236具有第二區(qū)域。每一內(nèi)層電性連接層227可具有上表面237以及下表面238，其中上表面237具有第一區(qū)域，而下表面238具有第二區(qū)域。于實施例中，第一區(qū)域大于第二區(qū)域。此外，每一導(dǎo)通孔224的上表面233具有第三區(qū)域。這些導(dǎo)通孔224的直徑可從約150微米(μ m)至約300微米(ym)。因此，在實施例中，第三區(qū)域大于下表面232的第二區(qū)域。或者，第三區(qū)域亦可小于或等于下表面232的第二區(qū)域。于實施例中，這些上表面231、233、235、237以及這些下表面232、234、236、238可具有形狀包括實質(zhì)上圓形、實質(zhì)上橢圓形、實質(zhì)上方形與實質(zhì)上矩形，但并不以此為限。
[0072]于實施例中，從導(dǎo)通孔224的上表面233至圖案化導(dǎo)電層240之間的第一距離280小于從半導(dǎo)體元件202的上表面206至圖案化導(dǎo)電層240的第二距離281?；蛘撸谝痪嚯x280亦可大于或等于第二距離281。
[0073]通過提供電性連接至圖案化導(dǎo)電層240、這些內(nèi)層電性連接層225、226、227以允許導(dǎo)通孔224、半導(dǎo)體元件202以及無源電子元件203內(nèi)埋于介電層214的上表面218。此設(shè)計可內(nèi)埋半導(dǎo)體元件202以及無源電子元件203于介電層214中以降低內(nèi)埋式半導(dǎo)體封裝件200的厚度。此外，通過實質(zhì)上填充的這些開口 220、221、222、223，這些導(dǎo)通孔224以及這些內(nèi)層電性連接層225、226、227亦可增加電性連接特征。再者，這些內(nèi)層電性連接層225、226、227無需透過孔，例如電鍍通孔，即可提供電性連接。此設(shè)計可顯著地降低內(nèi)埋式半導(dǎo)體封裝件200的成本。
[0074]于實施例中，上方介電層250可定義出多個暴露圖案化導(dǎo)電層240的開口 252。內(nèi)層電性連接層253可實質(zhì)上填充每一開口 252。內(nèi)層電性連接層253可具有與導(dǎo)通孔224相似的特征，或者，可具有與內(nèi)層電性連接層225相似的特征。附加介電層251可配置鄰近上方介電層250。內(nèi)層電性連接層253可從圖案化導(dǎo)電層240延伸至被附加介電層251的開口所暴露出的多個接墊254上。這些接墊254亦可使內(nèi)埋式半導(dǎo)體封裝件200電性連接至外界。表面處理層255亦可鄰近每一接墊254。
[0075]于實施例中，電性連接至這些接墊254的半導(dǎo)體元件(請參考圖6R的半導(dǎo)體元件690)亦可透過包括內(nèi)層電性連接層253與內(nèi)層電性連接層226的導(dǎo)電路徑而電性連接至半導(dǎo)體兀件202。導(dǎo)電路徑亦可包括部分圖案化導(dǎo)電層240。
[0076]于實施例中，下方介電層260可定義出多個暴露出圖案化導(dǎo)電層230的開口 262。內(nèi)層電性連接層263可實質(zhì)上填充每一開口 262。內(nèi)層電性連接層263可具有與導(dǎo)通孔224相似的特征，或者，可具有與內(nèi)層電性連接層225相似的特征。附加介電層271可配置鄰近下方介電層260?；蛘?，附加介電層270亦可配置于下方介電層260與附加介電層271之間。附加介電層271的開口亦可暴露出多個接墊274。這些接墊274亦可使內(nèi)埋式半導(dǎo)體封裝件200電性連接至外界。表面處理層275亦可鄰近每一接墊274。
[0077]于實施例中，半導(dǎo)體元件202可透過包括內(nèi)層電性連接層263的導(dǎo)電路徑而電性連接至這些接墊274。導(dǎo)電路徑亦可包括一或多個導(dǎo)通孔224、內(nèi)層電性連接層225以及內(nèi)層電性連接層226。導(dǎo)電路徑亦可包括部分圖案化導(dǎo)電層230。
[0078]于實施例中，圖2的每一圖案化導(dǎo)電層、內(nèi)層電性連接層以及導(dǎo)通孔可由金屬、金屬合金、具有金屬或金屬合金擴(kuò)散于其內(nèi)的金屬基質(zhì)或其他適當(dāng)導(dǎo)電材料所形成。舉例來說，圖2中的每一圖案化導(dǎo)電層、內(nèi)層電性連接層以及導(dǎo)通孔可由鋁、銅、鈦或上述材料的任意組合所形成。圖2中的這些圖案化導(dǎo)電層、這些內(nèi)層電性連接層以及這些導(dǎo)通孔亦可由相同電性導(dǎo)電材料或不同電性導(dǎo)電材料所形成。
[0079]于實施例中，這些表面處理層255、275的形成相似于上述圖2所述的這些圖案化導(dǎo)電層、這些內(nèi)層電性連接層以及這些導(dǎo)通孔?；蛘?，這些表面處理層225、275的形成方式亦可不同于上述。舉例來說，這些表面處理層255、275可由至少一錫、鎳與金或包含錫或鎳與金的合金所形成。這些表面處理層255、275可由相同電性導(dǎo)電材料或不同電性導(dǎo)電材料所形成。
[0080]于實施例中，這些附加介電層251、271的形成相似于上述所述的這些介電層214、250、260、270。這些附加介電層251、271可利用焊罩層，例如干膜成像焊罩層(dry filmimageable solder mask)或其他形式的圖案化層或介電層。于這些附加介電層251、271中分別暴露出這些電性接點274、275的這些開口可具有任何一種形態(tài)。這些型態(tài)包括圓柱形狀，例如圓形圓柱形狀、橢圓圓柱形狀、方形圓柱形狀或矩形圓柱形狀、或非圓柱形狀，例如圓錐形、漏斗形或其他一頭逐漸變尖細(xì)的形狀。此外，這些開口的側(cè)邊界可為曲線或具有粗糙的結(jié)構(gòu)。
[0081]于實施例中，下方介電層260可為基底264，因此此基底264具有單層?；蛘撸?64可包括二或多層,例如下方介電層260與附加介電層270。基底264可為無核心?；?64可定義出凹穴(請參考圖5)。透過基底264的電性連接可為這些導(dǎo)電連接結(jié)構(gòu)，例如內(nèi)層電性連接層263?；蛘呋虼送?，透過基底264的電性連接可為電鍍穿孔結(jié)構(gòu)或其他已知型態(tài)的電性連接。
[0082]圖3為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件300的剖面示意圖。內(nèi)埋式半導(dǎo)體封裝件300與圖2所述的內(nèi)埋式半導(dǎo)體封裝件200相似，二者主要差異之處在于:半導(dǎo)體元件302為倒裝接合的半導(dǎo)體元件。部分位于半導(dǎo)體元件302下方的圖案化導(dǎo)電層230可透過熔融的導(dǎo)電凸塊304電性連接至芯片302，其中熔融的導(dǎo)電凸塊304可由導(dǎo)電材料(例如焊料)所形成。
[0083]于實施例中，電性連接至這些接墊254的半導(dǎo)體元件(未繪示)可透過包括內(nèi)層電性連接層253、內(nèi)層電性連接層225以及導(dǎo)通孔224的導(dǎo)電路徑而電性連接至半導(dǎo)體元件302。導(dǎo)電路徑可包括部分圖案化導(dǎo)電層230、240 ( —些部分未繪示)。
[0084]于實施例中，半導(dǎo)體元件302可透過包括內(nèi)層電性連接層263的導(dǎo)電路徑而電性連接至這些接墊274。導(dǎo)電路徑可包括部分圖案化導(dǎo)電層230( —些部分未繪示)。
[0085]圖4為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件400的剖面示意圖。內(nèi)埋式半導(dǎo)體封裝件400與圖2所述的內(nèi)埋式半導(dǎo)體封裝件200相似，二者主要差異之處在于:半導(dǎo)體元件402為引線接合的半導(dǎo)體元件。部分位于半導(dǎo)體元件402下方的圖案化導(dǎo)電層230可透過多條焊線404電性連接至芯片402。
[0086]于實施例中，電性連接至這些接墊254的半導(dǎo)體元件(未繪示)可透過包括內(nèi)層電性連接層253、內(nèi)層電性連接層225以及導(dǎo)通孔224的導(dǎo)電路徑而電性連接至半導(dǎo)體元件402。導(dǎo)電路徑可包括部分圖案化導(dǎo)電層230、240 ( —些部分未繪示)。
[0087]于實施例中，半導(dǎo)體元件402可透過包括內(nèi)層電性連接層263的導(dǎo)電路徑而電性連接至這些接墊274。導(dǎo)電路徑亦可包括部分圖案化導(dǎo)電層230( —些部分未繪示)。
[0088]圖5為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件500的剖面示意圖。內(nèi)埋式半導(dǎo)體封裝件500與圖2所述的內(nèi)埋式半導(dǎo)體封裝件200相似，二者主要差異之處在于:半導(dǎo)體元件502至少一部分配置于介電層260所定義的凹穴504內(nèi)。于實施例中，粘著層213配置于凹穴504內(nèi)。
[0089]半導(dǎo)體元件502配置于凹穴504內(nèi)好處是在于較高的半導(dǎo)體元件502，其可支撐內(nèi)埋式半導(dǎo)體封裝件500且無需相對于內(nèi)埋式半導(dǎo)體封裝件200而增加內(nèi)埋式半導(dǎo)體封裝件500的整體厚度。于實施例中，半導(dǎo)體元件502具有高度506，其中高度506大于導(dǎo)通孔224的高度508與圖案化導(dǎo)電層230的厚度509的總和。為了避免增加導(dǎo)通孔224的高度508，半導(dǎo)體元件502的至少一部分可配置于凹穴504內(nèi)。
[0090]圖7為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件700的剖面示意圖。內(nèi)埋式半導(dǎo)體封裝件700與圖2所述的內(nèi)埋式半導(dǎo)體封裝件200相似，二者主要差異之處在于:半導(dǎo)體元件202的至少一部分配置于延伸穿過介電層715的開口 704中。且，無源元件203至少部分地配置于延伸穿過介電層715且暴露出介電層260的開口 705內(nèi)。(需注意的是，在此說明書中所采用的“半導(dǎo)體元件”亦可為任一有源元件、任一無源元件或上述的任意組合。)于實施例中，半導(dǎo)體元件202配置鄰近介電層260。粘著層213可配置于半導(dǎo)體元件202與介電層260之間。于實施例中，無源電子元件203配置鄰近介電層260。于實施例中，粘著層207配置于無源電子元件203與介電層260之間。除此之外，介電層715具有與先前所提及的介電層260相似的特征。
[0091]于此實施例中，單一介電層于工藝中可包括多個介電層。舉例來說，介電層701包括介電層715與介電層260。位于介電層715中的開口 704亦可稱為位于介電層701中的凹穴706，其中凹穴706具有凹穴底部716。位于介電層715中的開口 705亦可稱為位于介電層701中的凹穴707，其中凹穴707具有凹穴底部717。半導(dǎo)體元件202配置鄰近凹穴底部716，而無源電子元件203配置鄰近凹穴底部717。每一凹穴底部716與每一凹穴底部717亦可具有介電層260的表面的至少一部分。
[0092]通過配置半導(dǎo)體元件202于凹穴706中，內(nèi)埋式半導(dǎo)體封裝件700可支撐較高的半導(dǎo)體元件202，而無須增加內(nèi)埋式半導(dǎo)體封裝件700相對于內(nèi)埋式半導(dǎo)體封裝件200的高度。于實施例中，此可通過部分配置半導(dǎo)體元件202于凹穴706中而達(dá)成。舉例來說，半導(dǎo)體元件202亦可具有高于凹穴706的高度721的高度720，但此高度720小于高度721與介電層214的厚度722 (在凹穴706上)的總和。
[0093]再者，由于凹穴706的設(shè)置，因此半導(dǎo)體兀件202的表面一點也沒有被暴露于內(nèi)埋式半導(dǎo)體封裝件700的外部表面。于實施例中，介電層214包覆半導(dǎo)體元件202。此不但可提供結(jié)構(gòu)穩(wěn)定度，亦可提供足夠的保護(hù)來避免半導(dǎo)體元件202受到氧化、濕氣以及其他環(huán)境條件的影響。具體來說，介電層214可實質(zhì)上覆蓋半導(dǎo)體元件202的上表面(有源面)206的至少一部分。介電層214亦可覆蓋半導(dǎo)體元件202的側(cè)表面208、210。半導(dǎo)體元件202的下表面(背表面)204可配置鄰近凹穴716與/或介電層260。
[0094]內(nèi)埋式半導(dǎo)體封裝件700亦可包括延伸穿過介電層715且連接圖案化導(dǎo)電層230至圖案化導(dǎo)電層740的導(dǎo)通孔。圖案化導(dǎo)電層230具有底表面231。于實施例中，半導(dǎo)體元件202的底表面204低于圖案化導(dǎo)電層230的底表面231。圖案化導(dǎo)電層740介于介電層715與介電層260之間。導(dǎo)通孔742延伸穿過介電層260且連接圖案化導(dǎo)電層740至圖案化導(dǎo)電層750。圖案化導(dǎo)電層750介于介電層260與介電層270之間。圖7中剩余的元件標(biāo)號說明于圖2中。
[0095]于實施例中，介電層214的厚度722介于約10微米(μ m)至約150微米(μ m)的范圍內(nèi)，例如從約10微米(μ m)至約120微米(μ m)、從約10微米(μ m)至100微米(μ m)、從約30微米(μ m)至100微米(μ m)以及從約50微米(μ m)至100微米(μ m)。
[0096]于實施例中，從凹穴716的側(cè)表面736至半導(dǎo)體元件202的最鄰近側(cè)表面208之間的距離738是介于約10微米(μ m)至約100微米(μ m)的范圍內(nèi)，例如從約10微米(μ m)至約50微米(μ m)、從約30微米(μ m)至50微米(μ m)以及從約50微米(μ m)至100微米(μ m)。減少距離738的優(yōu)點在于可降低封裝膠體填入凹穴716內(nèi)的空間所需的量，其中此凹穴716介于半導(dǎo)體元件202與側(cè)表面735之間。于另一方面，距離738相對于精確度應(yīng)大于最小公差，而使得凹穴716與半導(dǎo)體元件202于工藝中可以被配置。于其他實施例中，距離738可大于100微米(μ m) ο
[0097]圖8為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件800的剖面示意圖。內(nèi)埋式半導(dǎo)體封裝件800與圖7所述的內(nèi)埋式半導(dǎo)體封裝件700相似，二者主要差異之處在于:半導(dǎo)體元件302為為倒裝接合的半導(dǎo)體元件。圖案化導(dǎo)電層830的一部分840透過開口 704而被暴露出來，且亦可由凹穴706的凹穴底部716而被暴露出來。此外，圖案化導(dǎo)電層830可具有與前述圖案化導(dǎo)電層230相似的特征。半導(dǎo)體元件302的電性接點304可配置鄰近部分840。于實施例中，部分840可透過熔融的導(dǎo)電凸塊304而電性連接至半導(dǎo)體元件302，其中熔融的導(dǎo)電凸塊304可由導(dǎo)電材料(例如焊料)所形成。
[0098]圖9為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件900的剖面示意圖。內(nèi)埋式半導(dǎo)體封裝件900與圖7所述的內(nèi)埋式半導(dǎo)體封裝件700相似，二者主要差異之處在于:半導(dǎo)體元件402為引線接合的半導(dǎo)體元件。圖案化導(dǎo)電層230的部分可透過多條焊線404電性連接至半導(dǎo)體元件402。
[0099]圖10為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件1000的剖面示意圖。內(nèi)埋式半導(dǎo)體封裝件1000與圖7所述的內(nèi)埋式半導(dǎo)體封裝件700相似，二者主要差異之處在于:半導(dǎo)體元件1002至少部分地配置于雙層凹穴1006內(nèi)。再者，無源電子元件1003至少部分地配置于雙層凹穴1007內(nèi)。半導(dǎo)體元件1002具有與半導(dǎo)體元件202相似的特征，除了半導(dǎo)體元件1002的高度1010大于半導(dǎo)體元件202的高度210。雙層凹穴1006具有與雙層凹穴1007相似的特征，因此于此僅對雙層凹穴1006作更進(jìn)一步的說明。雙層凹穴1006具有由介電層715所定義出的上部分1006a以及由介電層1060所定義出的下部分1006b。此夕卜，介電層1060具有與前述所述的介電層260相似的特征。上部分1006a延伸穿過介電層715，且下部分1006b延伸穿過介電層1060，也就是說，雙層凹穴1006延伸穿過二介電層。
[0100]雙層凹穴1006的高度1021可大于單層凹穴706的高度721。通過配置半導(dǎo)體元件1002于雙層凹穴1006內(nèi)，內(nèi)埋式半導(dǎo)體封裝件700可支撐半導(dǎo)體元件1002，而無須增加(或甚至減少)內(nèi)埋式半導(dǎo)體封裝件1000相對于內(nèi)埋式半導(dǎo)體封裝件700的高度。于其他實施例中，凹穴亦可延伸穿過多于兩層的介電層。
[0101]于實施例中，上部分1006a的寬度1008大于下部分1006b的寬度1012，相差的總合至少小于或等于約50微米(μ m),例如從約10微米(μ m)至約20微米(μ m)、從約10微米(μ m)至30微米(μ m)以及從約10微米(μ m)至50微米(μ m)。
[0102]圖6A至圖6R繪示為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件的制作方法。為了方便說明起見，以下將配合圖2的內(nèi)埋式半導(dǎo)體封裝件200對內(nèi)埋式半導(dǎo)體封裝件的制作方法進(jìn)行詳細(xì)的說明。然而，這些制作過程可同樣地被執(zhí)行以形成其他內(nèi)埋式半導(dǎo)體封裝件，其可具有不同于內(nèi)埋式半導(dǎo)體封裝件200的初始結(jié)構(gòu)，例如圖3至圖5所繪示的內(nèi)埋式半導(dǎo)體封裝件。這些制作過程亦可被執(zhí)行以形成包括連接內(nèi)埋式半導(dǎo)體封裝件的陣列的裝置條，其中每一裝置條對應(yīng)如圖1至圖5的內(nèi)埋式半導(dǎo)體封裝件。如圖6Q所描述，連接內(nèi)埋式半導(dǎo)體封裝件的陣列可單體化以形成如圖1至圖5的單獨的內(nèi)埋式半導(dǎo)體封裝件。
[0103]請先參考圖6A，提供基底條600，繪示于圖6A中的部分對應(yīng)于圖2中的基底264。多個圖案化導(dǎo)電層602、604配置鄰近基底條600。圖6A中的部分圖案化導(dǎo)電層602對應(yīng)于圖2中的圖案化導(dǎo)電層230。基底條600定義出這些開口 262。這些導(dǎo)電連接結(jié)構(gòu)263延伸于這些圖案化導(dǎo)電層602、604之間，且實質(zhì)上填充這些開口 262。每一圖案化導(dǎo)電層602、604可具有從約10微米(μπι)至約30微米(μ m)之間的厚度,例如從15微米(μ m)至約25 微米(μ m) ο
[0104]接著，請參考圖6B，可形成鄰近圖案化導(dǎo)電層602的光致抗蝕劑材料。光致抗蝕劑材料可為干膜光致抗蝕劑或其他型態(tài)的圖案化層或介電層?？赏高^涂布、印刷或其他適當(dāng)?shù)姆绞絹硇纬晒庵驴刮g劑層606。光致抗蝕劑層606預(yù)先決定或選擇的部分可以經(jīng)由曝光與顯影，以產(chǎn)生多個暴露出圖案化導(dǎo)電層602的開口 607。光致抗蝕劑層606可以透過光掩模(未繪不)以光化學(xué)的方式來定義。曝光與顯影相較于其他相近于光致抗蝕劑層606中制作開口的技術(shù)而言，可具有低成本與降低工藝時間的優(yōu)勢。所得到的這些開口可具有任何一種形態(tài)，包括圓柱形狀，例如圓形圓柱形狀、橢圓圓柱形狀、方形圓柱形狀或矩形圓柱形狀、或非圓柱形狀，例如圓錐形、漏斗形或其他一頭逐漸變尖細(xì)的形狀。此外，這些開口的側(cè)邊界可為曲線或具有粗糙的結(jié)構(gòu)。
[0105]接著，請參考圖6C，填入電性導(dǎo)電材料于光致抗蝕劑層606所定義的這些開口 607內(nèi)，以形成從圖案化導(dǎo)電層602垂直延伸的這些導(dǎo)通孔224。這些導(dǎo)通孔224可利用一些涂布技術(shù)，例如化學(xué)氣相沉積法(CVD)、無電電鍍法(electroless plating)、電解電鍍法(electrolytic plaitng)、電鍍法(plating)、旋轉(zhuǎn)法(spinning)、噴涂法(spraying)、派鍍法(sputting)或真空蒸鍍法(vacuum deposit1n)。
[0106]接著，請參考圖6D，剝離光致抗蝕劑層606以暴露出圖案化導(dǎo)電層602。
[0107]接著，請參考圖6E，半導(dǎo)體元件202配置鄰近圖案化導(dǎo)電層602。粘著層213可配置于半導(dǎo)體元件202與圖案化導(dǎo)電層602之間。無源電子元件203配置鄰近圖案化導(dǎo)電層602。粘著層207可配置于無源電性元件203與圖案化導(dǎo)電層602之間。
[0108]或者，請參考圖6F，在基底條600中形成凹穴504。半導(dǎo)體元件502可至少部分地配置于凹穴504中。于實施例中，粘著層213配置于凹穴504內(nèi)。
[0109]接著，請再參考圖6E,提供介電層614,其中介電層614與一組第一開口 614a是被預(yù)先形成，且第一開口 614a的位置分別對應(yīng)導(dǎo)通孔224、半導(dǎo)體元件202以及無源電子元件203。于實施例中，介電層614包括纖維強(qiáng)化的樹脂材料,例如膠片(prepreg, PP),包括玻纖290以強(qiáng)化介電層614的強(qiáng)度。如圖6E所不,玻纖290最初是沿著介電層614的一般水平平面延伸定向。如圖6E所示的開口 614a可完全延伸穿過介電層614，但開口 614亦可部分地延伸穿過介電層614。
[0110]接著，請參考圖6G，介電層614配置鄰近基底條600，且覆蓋半導(dǎo)體元件202、無源電子元件203以及這些導(dǎo)通孔224。介電層614亦可覆蓋圖案化導(dǎo)電層602。介電層614可分開導(dǎo)電片616從半導(dǎo)體元件202、無源電子元件203以及這些導(dǎo)通孔224。繪示于圖6G中的部分介電層614對應(yīng)于圖2中的介電層214。于實施例中，玻纖290于后續(xù)介電層614的層壓后被重新定向，隨著部分鄰近導(dǎo)通孔224、半導(dǎo)體元件202以及沿著導(dǎo)通孔224的垂直延伸方向伸出的無源電子元件203、半導(dǎo)體元件202以及無源元件203，且遠(yuǎn)離圖案化導(dǎo)電層230。導(dǎo)電片616，例如銅箔，可配置鄰近介電層614，舉例來說，以形成覆蓋半導(dǎo)體元件202、無源電子元件203以及這些導(dǎo)通孔224的樹脂銅箔層。介電層614可具有單一樹脂層或可具有由樹脂所形成的第一子層以及由強(qiáng)化樹脂所形成的第二子層，其中強(qiáng)化樹脂例如具有玻璃纖維或克維拉纖維(Kevlar fiber)的強(qiáng)化樹脂。
[0111]于其他實施例中，介電層614可由膠片材料所形成，且導(dǎo)電片616可配置鄰近于介電層614。膠片材料可配置鄰近于基底條600，且可預(yù)先形成以定義這些開口于半導(dǎo)體元件202、無源電子元件203以及這些導(dǎo)通孔224上的位置。此外，膠片材料可覆蓋半導(dǎo)體元件202、無源電子元件203以及這些導(dǎo)通孔224。膠片材料可被形成一層膠層、或二層或多層膠層?；蛘撸殡妼?14可包括膠片子層與樹脂子層的復(fù)合層，以及導(dǎo)電片616可配置鄰近介電層614。膠片子層可配置鄰近基底條600，且可預(yù)先形成以定義這些開口于半導(dǎo)體元件202、無源電子元件203以及這些導(dǎo)通孔224上的位置。樹脂子層可配置鄰近膠片子層，且亦可配置鄰近基底條600由膠片子層所定義出的這些開口內(nèi)。
[0112]于其他實施例中，介電層614亦可由環(huán)氧封裝膠體所形成，例如封裝材料，且導(dǎo)電片616可配置鄰近介電層614。
[0113]于實施例中，介電層614可壓合于基底條600上?；蛘?介電層614可利用任何一種成形技術(shù)來形成，例如射出成形。一旦應(yīng)用此技術(shù)，成形材料是硬的或是固體的，例如通過低于成形材料的熔化點的溫度以形成介電層614。或者，介電層614可利用任何一種涂布技術(shù)來形成，例如印刷法、轉(zhuǎn)法或噴涂法。
[0114]于實施例中，導(dǎo)電片616亦可在介電層614配置鄰近于基底條600之前貼附于介電層614上。于實施例中，已貼附有導(dǎo)電片616的介電層614可配置鄰近基底條600。
[0115]接著，請參考圖6H，形成包括這些開口 221、222、223的這些開口。這些開口 221延伸穿過導(dǎo)電片616與介電層614，以暴露出每一導(dǎo)通孔224的上表面233。這些開口 222延伸穿過導(dǎo)電片616與介電層614，以暴露出半導(dǎo)體元件202的這些電性接點212。這些開口223延伸穿過導(dǎo)電片616與介電層614，以暴露出無源電子元件203的這些電性接點215。這些開口 221、222、223可由激光鉆孔或其他適當(dāng)已知的已知技術(shù)所形成。
[0116]接著，請參考圖61，這些開口 221、222、223填入導(dǎo)電材料以形成導(dǎo)通孔，例如圖2中的這些內(nèi)層電性連接層225、226、227。這些內(nèi)層電性連接層225、226、227可利用任何一種涂布技術(shù)，例如無電電鍍與/或電解電鍍法所形成。
[0117]接著，在圖6J至圖6L中說明減成法，以形成包括圖2的圖案化導(dǎo)電層240的圖案化導(dǎo)電層。于圖6J中，附加導(dǎo)電材料配置鄰近這些內(nèi)層電性連接層225、226、227，且鄰近導(dǎo)電片616。此附加導(dǎo)電材料形成導(dǎo)電層618以電性連接至這些內(nèi)層電性連接層225、226、227。
[0118]于圖6K中，形成鄰近導(dǎo)電層618的光致抗蝕劑層620。光致抗蝕劑層620已預(yù)先決定或選擇的部分可曝光與顯影以形成這些開口 622。這些開口 622暴露出導(dǎo)電層618。光致抗蝕劑層620 (與這些開口 622)與圖6Β的光致抗蝕劑層606 (與這些開口 607)具有相同特征與類似的形成方式。
[0119]于圖6L中，形成暴露出介電層614的這些開口 624于導(dǎo)電層618中，以形成圖案化導(dǎo)電層640。圖6L所示的部分圖案化導(dǎo)電層640對應(yīng)于圖2的圖案化導(dǎo)電層240。圖案化以形成圖案化導(dǎo)電層640的方式可采用任何一種方式，例如化學(xué)蝕刻法、激光鉆孔法或機(jī)械鉆孔法，而所形成的這些開口可為任何一種形態(tài)，例如圓柱形態(tài)，例如圓形圓柱形狀、橢圓圓柱形狀、方形圓柱形狀或矩形圓柱形狀、或非圓柱形狀，例如圓錐形、漏斗形或其他一頭逐漸變尖細(xì)的形狀。此外，這些開口的側(cè)邊界可為曲線或具有粗糙的結(jié)構(gòu)。
[0120]與圖6J至圖6L所說明的減層法兩者擇一，圖6Μ至圖60中說明修改半加成法(modified sem1-additive process, MSAP)過程以形成包括圖2的圖案化導(dǎo)電層240的圖案化導(dǎo)電層。修改半加成法過程是用來形成相對于減成法具有微細(xì)間距以及較窄線路的圖案化導(dǎo)電層。于圖6M中，形成鄰近導(dǎo)電片616的光致抗蝕劑層630。光致抗蝕劑層630的預(yù)先決定或選擇的部分可曝光與顯影以形成這些開口 632。這些開口 632暴露出導(dǎo)電片616。光致抗蝕劑層630 (與這些開口 632)與圖6B的光致抗蝕劑層606 (與這些開口 607)具有相同特征與類似的形成方式。
[0121]于圖6N中，附加導(dǎo)電材料配置鄰近這些內(nèi)層電性連接層225、226、227，且鄰近導(dǎo)電片616。附加導(dǎo)電材料形成導(dǎo)電層634以電性連接至這些內(nèi)層電性連接層225、226、227。導(dǎo)電片616與導(dǎo)電層634的結(jié)合具有厚度635。
[0122]于圖60中，移除圖案化光致抗蝕劑層630。接著，移除部分導(dǎo)電層634，例如透過快速蝕刻法(flash etching)，以形成圖案化導(dǎo)電層640。由于快速蝕刻法，圖案化導(dǎo)電層640的厚度641可從圖6N的厚度635減少。
[0123]接著,在圖6P中，介電層650配置鄰近介電層614,且介電層670配置鄰近基底條600。圖6P中的部分這些介電層650、670分別對應(yīng)圖2中的這些介電層250、270。這些介電層650、670的形成方式可與上述圖6G所述的介電層614的形成方式相同。這些延伸穿過這些介電層650、670的內(nèi)層電性連接層，例如這些內(nèi)層電性連接層253，可采用與上述圖6C所述的這些導(dǎo)通孔224相同的形成方式。這些電性接點254、274的形成方式可采用與上述圖6K與圖6L所述的圖案化導(dǎo)電層640相同的形成方式。
[0124]接著,請參考圖6Q,介電層651配置鄰近介電層650,且介電層671配置鄰近介電層670。圖6Q中的部分這些介電層651、671分別對應(yīng)于圖2中的這些介電層251、271。這些介電層651、671的形成方式可米用與上述圖6G所述的介電層614相同的形成方式。這些表面處理層255、275的形成方式可采用與上述圖6C所述的這些導(dǎo)通孔224相同的形成方式。之后，沿著多條虛線680、681進(jìn)行單體化工藝，以得到單獨的內(nèi)埋式半導(dǎo)體封裝件，例如圖2的內(nèi)埋式半導(dǎo)體封裝件200。
[0125]接著，請參考圖6R，第二半導(dǎo)體元件690以及無源電子元件692可電性連接至這些電性接點254。
[0126]圖1lA至圖1lS繪示為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件的制作方法。為了方便說明起見，以下將配合圖7的內(nèi)埋式半導(dǎo)體封裝件700，其包括圖2的內(nèi)埋式半導(dǎo)體封裝件200的觀點，對內(nèi)埋式半導(dǎo)體封裝件的制作方法進(jìn)行詳細(xì)的說明。然而，這些制作過程可同樣地被執(zhí)行以形成其他內(nèi)埋式半導(dǎo)體封裝件，其可具有不同于內(nèi)埋式半導(dǎo)體封裝件700的初始結(jié)構(gòu)，例如圖8至圖10所繪示的內(nèi)埋式半導(dǎo)體封裝件。這些制作過程亦可被執(zhí)行以形成包括連接內(nèi)埋式半導(dǎo)體封裝件的陣列的裝置條，其中每一裝置條對應(yīng)如圖8至圖10的內(nèi)埋式半導(dǎo)體封裝件。如圖1lR所描述，連接內(nèi)埋式半導(dǎo)體封裝件的陣列可單體化以形成如圖8至圖10的單獨的內(nèi)埋式半導(dǎo)體封裝件。
[0127]請先參考圖11A，提供承載器1100。于實施例中，承載器110包括核心層(未繪示)以及二承載導(dǎo)電層(未繪示)，其中核心層介于兩承載導(dǎo)電層之間，且兩承載導(dǎo)電層貼附核心層。每一承載導(dǎo)電層可由金屬、金屬合金、具有金屬或金屬合金擴(kuò)散于其內(nèi)的金屬基質(zhì)或其他適當(dāng)導(dǎo)電材料所形成。舉例來說，每一承載導(dǎo)電層可包括由銅或含銅的合金所形成的金屬銅箔。金屬銅箔可具有介于約10微米(ym)至約30微米(μπι)之間的厚度，例如從15微米(μ m)至約25微米(μ m)。
[0128]承載器1100具有上表面1102與下表面1104。導(dǎo)電層1105 (導(dǎo)電片1105)配置鄰近下表面1104。圖1lA至圖1IH繪示承載器1100對應(yīng)下表面1104的單一側(cè)的制作方法。可預(yù)期相似的制作方法可發(fā)生于制作承載器1100的相對兩側(cè)，包括承載器1100相對于上表面1102的一側(cè)。以雙側(cè)制作為例，具有與導(dǎo)電片1105相似的特征的導(dǎo)電層(未繪不)可配置鄰近上表面1102。
[0129]導(dǎo)電片1105可由金屬、金屬合金、具有金屬或金屬合金擴(kuò)散于其內(nèi)的金屬基質(zhì)或其他適當(dāng)導(dǎo)電材料所形成。舉例來說，導(dǎo)電片1105可包括由銅或含銅的合金所形成的可剝離金屬銅箔(releasable metal foil)。導(dǎo)電片1105可透過離形層(release layer)(未繪示)貼附于承載器1100上。于實施例中，離形層可為粘著層，其可為有機(jī)或無機(jī)，例如膠帶。膠帶可為單面或雙面粘著膠帶，固定元件相對于彼此于適當(dāng)間隔，且允許后續(xù)工藝操作可執(zhí)行元件配置鄰近承載器1100。導(dǎo)電片1105可具有介于約2微米(μπι)至約10微米(μ m)之間的厚度,例如從3微米(μ m)至約5微米(μ m)。
[0130]接著，請參考圖11B，導(dǎo)電塊1106以及導(dǎo)通孔741形成鄰近導(dǎo)電片1105的下表面1107。導(dǎo)電塊1106與導(dǎo)通孔741的形成過程相似于前述圖6B至圖6D的制作步驟。光致抗蝕劑材料形成鄰近下表面1107。于光致抗蝕劑內(nèi)的開口被形成，例如透過曝光與顯影，其對應(yīng)導(dǎo)電塊1106與導(dǎo)通孔741的位置。電性連接材料應(yīng)用于開口以形成導(dǎo)電塊1106與導(dǎo)通孔741。導(dǎo)電塊1106與導(dǎo)通孔741可作緩沖器。之后剝離光致抗蝕劑層以暴露出導(dǎo)電片1105。
[0131]接著，請參考圖11C，介電層1115配置鄰近導(dǎo)電片1105的下表面1107。圖1lC所不的介電層1115的部分對應(yīng)于圖7的介電層715。介電層1115可覆蓋導(dǎo)電塊1106的側(cè)表面1108。介電層1110(導(dǎo)電片1110)可配置鄰近介電層1115、導(dǎo)電塊1106以及導(dǎo)通孔741。于實施例中，介電層1115可由樹脂材料所構(gòu)成。導(dǎo)電片1110，例如銅箔，可配置鄰近介電層1115，舉例來說，以形成樹脂銅箔層。導(dǎo)電片1110可為金屬，例如銅箔或含銅的合金。導(dǎo)電片1110可透過無電電鍍法、濺鍍法或其他已知的適當(dāng)?shù)姆绞絹硇纬伞＝殡妼?115可具有單一樹脂層或可具有由樹脂所形成的第一子層以及由強(qiáng)化樹脂所形成的第二子層，其中強(qiáng)化樹脂例如具有玻璃纖維或克維拉纖維(Kevlar fiber)的強(qiáng)化樹脂。
[0132]于其他實施例中，介電層1115可由膠片材料所形成，且導(dǎo)電片1110可配置鄰近于介電層1115。膠片材料可配置鄰近于導(dǎo)電片1105，且可預(yù)先形成以定義這些開口于導(dǎo)電塊1106以及導(dǎo)通孔741上的位置。膠片材料可被形成一層膠層、或二層或多層膠層?；蛘撸殡妼?115可包括膠片子層與樹脂子層的復(fù)合層，以及導(dǎo)電片1110可配置鄰近介電層1115。膠片子層可配置鄰近導(dǎo)電片1105，且可預(yù)先形成以定義這些開口于導(dǎo)電塊1106以及這些導(dǎo)通孔741上的位置。樹脂子層可配置鄰近膠片子層，且亦可配置鄰近導(dǎo)電片1105由膠片子層所定義出的這些開口內(nèi)。
[0133]接著，請參考圖11D，圖案化導(dǎo)電層1140是由導(dǎo)電片1110所形成，且導(dǎo)通孔742形成鄰近圖案化導(dǎo)電層1140。圖1lD的圖案化導(dǎo)電層1140的位置對應(yīng)于圖7的圖案化導(dǎo)電層740。圖案化導(dǎo)電層1140與導(dǎo)通孔742的形成過程相似于前述圖6B至圖6D的制作步驟。光致抗蝕劑材料形成鄰近導(dǎo)電片1110，例如透過干膜層壓。于光致抗蝕劑內(nèi)的開口被形成，例如透過曝光與顯影，其對應(yīng)圖案化導(dǎo)電層1140。電性連接材料應(yīng)用于開口以形成對應(yīng)圖案化導(dǎo)電層1140的導(dǎo)電層。之后剝離光致抗蝕劑層。然后，再次形成鄰近導(dǎo)電片1110的光致抗蝕劑材料。于光致抗蝕劑內(nèi)的開口被形成，例如透過曝光與顯影，其對應(yīng)導(dǎo)通孔742。電性連接材料應(yīng)用于開口以形成導(dǎo)通孔742。導(dǎo)通孔742可作緩沖器。之后剝離光致抗蝕劑層。然后，進(jìn)行快速蝕刻以移除導(dǎo)電片1110殘余的部分，以及形成圖案化導(dǎo)電層1140。
[0134]圖1lE繪示實施例的一種形成對應(yīng)圖10的雙層凹穴1006的導(dǎo)電塊1112。導(dǎo)電塊1112包括第一導(dǎo)電部1112a以及第二導(dǎo)電部1112b。第二導(dǎo)電部1112b的形成與如何形成導(dǎo)通孔742相似(請參考圖1lD的描述)。于實施例中，第一導(dǎo)電部1112a具有寬度1111，此寬度1111大于第二導(dǎo)電部1112b的寬度1117。第一導(dǎo)電部1112a的側(cè)表面1113被介電層1115所覆蓋。第二導(dǎo)電部1112b的側(cè)表面1116被對應(yīng)于圖2與圖7的介電層260的介電層所覆蓋。
[0135]接著，請參考圖11F，介電層1160配置鄰近介電層1115且覆蓋圖案化導(dǎo)電層1140以及導(dǎo)通孔742。圖1lF的介電層1160的部分對應(yīng)于圖2與圖7的介電層260。介電層1118(導(dǎo)電片1118)可配置鄰近介電層1160與導(dǎo)通孔742。介電層1160與導(dǎo)電片1118具有相似的特征，且其形成方法分別與形成介電層1115與導(dǎo)電片1110的方法相似，請參考圖1lC的描述，在此不再贅述。
[0136]接著，請參考圖11G，圖案化導(dǎo)電層1150是由導(dǎo)電片1118所形成，且導(dǎo)通孔744形成鄰近圖案化導(dǎo)電層1150。圖1lG的圖案化導(dǎo)電層1150的部分對應(yīng)于圖7的圖案化導(dǎo)電層750。圖案化導(dǎo)電層1150與導(dǎo)通孔744具有相似的特征，且其形成方法分別與形成圖案化導(dǎo)電層1142及導(dǎo)通孔742的方法相似，請參考圖1lD的描述，在此不再贅述。
[0137]接著，請參考圖11H，介電層1170配置鄰近介電層1160，且覆蓋圖案化導(dǎo)電層1150與導(dǎo)通孔744。圖1lH的介電層1170的部分對應(yīng)于圖2與圖7的介電層270。介電層1119(導(dǎo)電片1119)可配置鄰近介電層1170與導(dǎo)通孔744。介電層1170與導(dǎo)電片1119具有相似的特征，且其形成方法分別與介電層1115與導(dǎo)電片1110的形成方法相似，請參考圖1lC的描述，在此不再贅述。
[0138]接著，請參考圖111，移除承載器1110，以暴露出導(dǎo)電片1105。
[0139]接著，請參考圖11J，圖案化導(dǎo)電層1130是由導(dǎo)電片1105所形成，且導(dǎo)通孔224形成鄰近圖案化導(dǎo)電層1130。圖1lJ的圖案化導(dǎo)電層1130的部分對應(yīng)圖2與圖7的圖案化導(dǎo)電層230。圖案化導(dǎo)電層1130與導(dǎo)通孔224具有相似的特征，且其形成的方法分別與形成圖案化導(dǎo)電層1142及導(dǎo)通孔742的方法相似，請參考圖1lD的描述，在此不再贅述。
[0140]接著，請參考圖11K，光致抗蝕劑材料形成鄰近介電層1115，且位于光致抗蝕劑內(nèi)的開口被形成，透過相似于前述圖6B的形成方法。位于光致抗蝕劑內(nèi)的開口被形成，例如透過曝光與顯影，以暴露出導(dǎo)電塊1106。
[0141]接著，請參考圖11L，移除導(dǎo)電塊1106以形成延伸穿過介電層1115的開口 704與705。每一開口 704與705暴露出介電層1160。開口 704亦可視為具有凹穴底部716的凹穴706。開口 705亦可視為具有凹穴底部717的凹穴707。于實施例中，移除導(dǎo)電塊1106的方法為化學(xué)蝕刻法。化學(xué)蝕刻的好處在于可透過相同的工藝步驟來同時移除導(dǎo)電塊1106。于其他實施例中，替代蝕刻導(dǎo)電塊1106的方法，凹穴706可透過激光與/或機(jī)械鉆孔穿過介電層1115。這些鉆孔工藝可多次消耗化學(xué)蝕刻，因為凹穴的形成每次都是利用這些方法。
[0142]接著，請參考圖11M，半導(dǎo)體元件202配置鄰近介電層1160(亦鄰近凹穴底部716)。粘著層213可配置于半導(dǎo)體元件202與凹穴底部716之間。無源電子元件203配置鄰近介電層1160 (亦鄰近凹穴底部717)。粘著層207可配置于無源電子元件203與凹穴底部717之間。
[0143]接著，請參考圖11N，介電層1114配置鄰近介電層1115，且覆蓋半導(dǎo)體元件202、無源電子元件203以及導(dǎo)通孔224。介電層1114可分離導(dǎo)電片1120與半導(dǎo)體元件202、無源電子元件203以及導(dǎo)通孔224。圖6G的介電層1114的部分對應(yīng)于圖2與圖7的介電層214。介電層1114與導(dǎo)電片1120具有相似的特征，且其形成方法分別與形成介電層614及導(dǎo)電片616的方法相似，請參考圖6G的描述，在此不再贅述。
[0144]接著，請參考圖110，形成包括這些開口 221、222、223的這些開口。這些開口 221延伸穿過導(dǎo)電片1120與介電層1114，以暴露出每一導(dǎo)通孔224的上表面233。這些開口 222延伸穿過導(dǎo)電片1120與介電層1114，以暴露出半導(dǎo)體元件202的這些電性接點212。這些開口 223延伸穿過導(dǎo)電片1120與介電層1114，以暴露出無源電子元件203的這些電性接點205。這些開口 221、222、223可由激光鉆孔或其他適當(dāng)已知的已知技術(shù)所形成。
[0145]接著，請參考圖11P，這些開口 221、222、223填入導(dǎo)電材料以形成導(dǎo)通孔，例如圖2與圖7中的這些內(nèi)層電性連接層225、226、227。這些內(nèi)層電性連接層225、226、227可利用任何一種涂布技術(shù)，例如無電電鍍與/或電解電鍍法所形成。于實施例中，接著，進(jìn)行減成法，以形成圖案化導(dǎo)電層1140。減成法相似于前述圖6J至圖6L的描述，在此不再贅述。于其他實施例中，修改半加成法(modified sem1-additive process, MSAP)過程以形成包括圖2與圖7的圖案化導(dǎo)電層240的圖案化導(dǎo)電層。修改半加成法相似于圖6M至圖60，在此不再贅述。圖1lP的圖案化導(dǎo)電層1140的部分對應(yīng)圖2與圖7的圖案化導(dǎo)電層240。
[0146]接著，請參考圖11Q，介電層1150配置鄰近介電層1114，且介電層1170配置鄰近介電層1160。圖1lQ所示的介電層1150及1170的部分分別對應(yīng)于圖2與圖7的介電層250及270。介電層1150及1170的形成方法相似于前述圖6G所述的介電層614的形成方法。電性內(nèi)連接延伸穿過介電層1150及1170，例如內(nèi)部電性連接253，其形成方法相似于前述圖1lD所述的導(dǎo)通孔742的形成方法。電性接點254及274的形成方法相似于前述圖1lP所述的圖案化導(dǎo)電層1140的形成方法。
[0147]接著，請參考圖11R，介電層1151配置鄰近介電層1150，且介電層1171配置鄰近介電層1170。圖1lR的介電層1151及1171的部分分別對應(yīng)于圖2及圖7的介電層251及271。介電層1151及1171的形成方法相似于前述圖6G的介電層614的形成方法。表面處理層255及274的形成方法相似于前述圖6C的導(dǎo)通孔224的形成方法。然后，沿著切割線1180及1181進(jìn)行單體化工藝，以形成多個自獨立的內(nèi)埋式半導(dǎo)體封裝件，例如圖7的內(nèi)埋式半導(dǎo)體封裝件700。
[0148]接著，請參考圖11S，第二半導(dǎo)體元件1190及無源電子元件1192可電性連接至電性接點254。
[0149]于圖11至IlS的制作步驟中，這些介電層與這些導(dǎo)電元件可形成于半導(dǎo)體元件202的上方與下方。因此，半導(dǎo)體元件202每有一個表面是暴露于內(nèi)埋式半導(dǎo)體封裝件700的外側(cè)表面。于實施例中，介電層214覆蓋半導(dǎo)體元件202。此可提供機(jī)械穩(wěn)定度同時亦可保護(hù)半導(dǎo)體元件202以阻絕氧氣、濕氣或其他環(huán)境狀態(tài)。
[0150]圖12A至圖12E繪示為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件1280(請參考圖12E)的制作方法。為了方便說明起見，以下將配合圖6A至圖6R的制作步驟與不同之處于下述進(jìn)行詳細(xì)的說明。然而，這些制作過程可同樣地被執(zhí)行以形成其他內(nèi)埋式半導(dǎo)體封裝件，其可具有不同于內(nèi)埋式半導(dǎo)體封裝件1280的初始結(jié)構(gòu)。這些制作過程亦可被執(zhí)行以形成包括連接內(nèi)埋式半導(dǎo)體封裝件的陣列的裝置條。
[0151]請先參考圖12A，提供裝置條1200，例如印刷電路板。裝置條1200包括位于基底1200內(nèi)的導(dǎo)電元件1201以及位于基底條1200的表面上的導(dǎo)電元件1202。導(dǎo)通孔1224從導(dǎo)電元件1202垂直延伸。于實施例中，導(dǎo)通孔1224具有與導(dǎo)通孔224相似的特征及相似的形成方法，請參考圖6B至圖6D的描述。
[0152]請參考圖12B，介電層1214配置鄰近基底條1200。介電層1214具有與介電層614相似的特征，請參考圖6E的描述。介電層1214的配置方式亦相似于介電層614，請參考圖6G，除了介電層1214在配置于半導(dǎo)體元件1202(請參考圖12D)上之前是配置于基底條1200上。介電層1214具有凹穴1225，而半導(dǎo)體元件1202配置于凹穴1225內(nèi)(請參考圖12D)。于實施例中，介電層1214透過研磨與/或鉆孔的方式來暴露出導(dǎo)通孔1224。
[0153]請參考圖12C，光致抗蝕劑層1220，例如光成像焊料光致抗蝕劑(photo-1mageable solder resist),形成鄰近介電層1214。光致抗蝕劑層1220預(yù)定或選擇的部分可曝光與顯影而形成開口 1222。開口 1222暴露出導(dǎo)通孔1224。光致抗蝕劑層1220(以及開口 1222)具有相似的特征，且其形成方法相似于圖6B所描述的形成光致抗蝕劑層606(以及開口 607)的方法。于實施例中，電性接點(例如焊球)可配置于開口 1222內(nèi)，且電性連接至導(dǎo)通孔1224。這些電性接點可提供電性導(dǎo)通至，舉例來說，圖案化導(dǎo)電層與/或其他配置于光致抗蝕劑層1220上的封裝。
[0154]請參考圖12D至圖12E，半導(dǎo)體元件1202配置于位于介電層1214的凹穴1225內(nèi)。接著，填充介電層1234于凹穴1225內(nèi)。介電層1234可為環(huán)氧樹脂、封裝膠體、液態(tài)封裝膠體或其他不同于膠片的適當(dāng)材料。于實施例中，半導(dǎo)體元件1202可倒裝接合至一或多個導(dǎo)電元件1202。或者,相似于半導(dǎo)體元件202 (請參考圖6E)的半導(dǎo)體元件配置鄰近基底條1200。于此實施例中，半導(dǎo)體元件202的電性接點212被暴露出來，請參考圖6H的描述。再者，在此實施例中，導(dǎo)電片616 (請參考圖6G)的形成以及配合圖6H至6R的操作步驟可與圖12E的操作步驟聯(lián)想在一起。
[0155]于實施例中，凹穴可透過如圖6F所描述的機(jī)械鉆孔法的方式形成于基底條1200上。接著，半導(dǎo)體元件1202至少部分地配置于基底條1200的凹穴內(nèi)。于實施例中，相似于粘著層213的粘著層可配置于凹穴內(nèi)。
[0156]圖13A至圖13H繪示為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件1390(請參考圖13H)的制作方法。為了方便說明起見，以下將配合圖6A至圖6R以及圖1lA至圖1lS的制作步驟與不同之處于下述進(jìn)行詳細(xì)的說明。然而，這些制作過程可同樣地被執(zhí)行以形成其他內(nèi)埋式半導(dǎo)體封裝件，其可具有不同于內(nèi)埋式半導(dǎo)體封裝件1390的初始結(jié)構(gòu)。這些制作過程亦可被執(zhí)行以形成包括連接內(nèi)埋式半導(dǎo)體封裝件的陣列的裝置條。
[0157]請先參考圖13A，提供導(dǎo)電層1105(先前描述于圖1lA中)。于實施例中，導(dǎo)電層1105(導(dǎo)電片1105)可包括由銅或含銅的合金所形成的可剝離金屬銅箔。金屬銅箔可具有介于約10微米(μ m)至約30微米(μ m)之間的厚度,例如從15微米(μ m)至約25微米(ym)。導(dǎo)電片1105可配置鄰近于承載器(未繪示)，例如繪示于圖1IA的承載器1100。導(dǎo)電片1105可透過離形層(未繪示)貼附于承載器1100。于實施例中，離形層為粘著層，其為有機(jī)或無機(jī)，例如膠帶。
[0158]圖案化導(dǎo)電層1300可配置鄰近導(dǎo)電片1105，且導(dǎo)通孔1302可從圖案化導(dǎo)電層1300垂直延伸。圖案化導(dǎo)電層1300可具有與前述圖1lD所描述的圖案化導(dǎo)電層1140相似的特征。導(dǎo)通孔1302可具有與前述圖1lD所描述的圖案化導(dǎo)電層742相似的特征。圖案化導(dǎo)電層1300與導(dǎo)通孔1302的形成方法具有與前述圖1lD所描述的制作步驟相似的觀點。光致抗蝕劑材料形成鄰近導(dǎo)電片1105，例如透過干膜層壓。于光致抗蝕劑內(nèi)的開口被形成，例如透過曝光與顯影，其對應(yīng)圖案化導(dǎo)電層1300。電性導(dǎo)電材料應(yīng)用于開口內(nèi)以形成對應(yīng)圖案化導(dǎo)電層1300的導(dǎo)電層。接著，剝離光致抗蝕劑層。然后，再次形成鄰近導(dǎo)電片1105的光致抗蝕劑材料。于光致抗蝕劑內(nèi)的開口被形成，例如透過曝光與顯影，其對應(yīng)導(dǎo)通孔1302。電性導(dǎo)電材料應(yīng)用于開口內(nèi)，以形成導(dǎo)通孔1302。導(dǎo)通孔1302可作緩沖器。之后，剝離光致抗蝕劑層。
[0159]于實施例中，在剝離光致抗蝕劑層，介電子層1304配置鄰近導(dǎo)電片1105。介電子層1304具有與前述圖1lC所述的介電層1115相似的特征。于實施例中，介電子層1304可由樹脂材料所形成。導(dǎo)電片1105可配置鄰近介電子層1304以形成，舉例來說，樹脂銅箔層。介電子層1304可具有單一樹脂層或可具有由樹脂所形成的第一子層以及由強(qiáng)化樹脂所形成的第二子層，其中強(qiáng)化樹脂例如具有玻璃纖維或克維拉纖維(Kevlar fiber)的強(qiáng)化樹脂?；蛘?，介電層1304可由膠片材料所形成。膠片材料可預(yù)先形成以定義這些開口于這些導(dǎo)通孔1302上的位置。介電子層1304可包括膠片子層與樹脂子層的復(fù)合層。于實施例中，在形成鄰近導(dǎo)電片1105的介電子層1304之后,形成鄰近介電子層1304的導(dǎo)電片1306。導(dǎo)電片1306具有與前述圖1lC的導(dǎo)電片1110相似的特征與相似的形成方法。導(dǎo)電片1306可為金屬，例如銅或含銅的合金。導(dǎo)電片1306可透過無電電鍍法、濺鍍法或其他已知的方法來形成。
[0160]或者，導(dǎo)電片1306可在配置于鄰近導(dǎo)電片1105的介電子層1304上之前貼附于介電子層1304上。于實施例中，已貼附有導(dǎo)電片1306的介電子層1304可配置鄰近導(dǎo)電片1105。此步驟可與配置導(dǎo)電片1306于鄰近的導(dǎo)通孔1302上同時進(jìn)行。
[0161]接著，請參考圖13B，導(dǎo)通孔1308與導(dǎo)電塊1310形成鄰近導(dǎo)電片1306。導(dǎo)通孔1308延伸至導(dǎo)通孔1302(請參考圖13A)以形成導(dǎo)通孔1312。導(dǎo)通孔1312及導(dǎo)電塊1310具有于前述圖1lB所述的導(dǎo)通孔741及導(dǎo)電塊1106相似的特征與相似的形成方法。光致抗蝕劑材料形成鄰近導(dǎo)電片1306。于光致抗蝕劑內(nèi)的開口被形成，例如透過曝光與顯影，其對應(yīng)于導(dǎo)電塊1310與導(dǎo)通孔1312的位置。電性連接材料應(yīng)用于開口內(nèi)，以形成導(dǎo)電塊1310與導(dǎo)通孔1312。導(dǎo)電塊1310與導(dǎo)通孔1312可做緩沖器。之后，剝離光致抗蝕劑層以暴露出導(dǎo)電片1306。
[0162]接著，請參考圖13C，之后，透過快速蝕刻來移除導(dǎo)電片1306。具有與前述圖1lC所描述的介電層1115相似特征的附加介電子層配置鄰近介電子層1304(請參考圖13A)，以形成介電層1314。導(dǎo)電塊1310與導(dǎo)通孔1312可作緩沖器。接著，導(dǎo)電片1316可形成鄰近介電層1314。導(dǎo)電片1316具有與前述圖13A所述的導(dǎo)電片1306相似的特征與相似的形成方法?；蛘?，導(dǎo)電片1316可于配置附加介電子層鄰近于介電子層1304以形成介電層1314之前貼附于介電子層上。于實施例中，已貼附有導(dǎo)電片1316的附加介電子層可配置鄰近介電層1304，以形成介電層1314。此步驟可與配置導(dǎo)電片1316于鄰近的導(dǎo)通孔1312上同時進(jìn)行。
[0163]接著，請參考圖13D，圖案化導(dǎo)電層1318配置鄰近導(dǎo)電片1316。圖案化導(dǎo)電層1318可具有與前述圖13A的圖案化導(dǎo)電層1300相似的特征與相似的形成方法。
[0164]接著，請參考圖13E，導(dǎo)通孔1322形成鄰近圖案化導(dǎo)電層1318，且導(dǎo)電塊1320形成鄰近導(dǎo)電片1316。導(dǎo)電塊1320延伸穿過導(dǎo)電塊1310(請參考圖13C)以形成導(dǎo)電塊1321。導(dǎo)通孔1322與導(dǎo)電塊1321具有與前述圖13B的導(dǎo)通孔1312與導(dǎo)電塊1310相似的特征與相似的形成方法。之后，透過快速蝕刻法來移除導(dǎo)電片1316。具有與前述圖1lC所述的介電層1115相似特征的附加介電子層配置鄰近于介電層1314。導(dǎo)電塊1321與導(dǎo)通孔1312可作緩沖器。之后，形成鄰近介電子層1324的導(dǎo)電片1326。導(dǎo)電片1326具有與前述圖13A的導(dǎo)電片1306相似的特征與相似的形成方法?；蛘撸瑢?dǎo)電片1326可于配置介電層1324鄰近介電層1314之前貼附于介電子層1324。于實施例中，已貼附有導(dǎo)電片1326的介電子層1324可配置鄰近介電層1314。此步驟可與配置導(dǎo)電片1326于鄰近的導(dǎo)通孔1322上同時進(jìn)行。
[0165]或者，請參考圖13F，導(dǎo)通孔1332形成鄰近導(dǎo)電片1326，且導(dǎo)電塊1330形成鄰近導(dǎo)電片1326。導(dǎo)通孔1332延伸至導(dǎo)通孔1322(請參考圖13E)以形成導(dǎo)通孔1333。導(dǎo)電塊1330延伸至導(dǎo)電塊1321(請參考圖13E)以形成導(dǎo)電塊1331。導(dǎo)通孔1333與導(dǎo)電塊1331具有與前述圖13B所述的導(dǎo)通孔1312與導(dǎo)電塊1310相似的特征與相似的形成方法。接著，透過快速蝕刻來移除導(dǎo)電片1326。具有與前述圖1lC所述的介電層1115相似特征的附加介電層配置鄰近介電子層1324(請參考圖13E)，以形成介電層1334。導(dǎo)電塊1331與導(dǎo)通孔1333可作緩沖器。導(dǎo)電片1336可形成鄰近于介電層1334。導(dǎo)電片1336可具有與前述圖13A相似特征及相同制作方法。或者，導(dǎo)電片1336可于配置附加介電子層鄰近于介電子層1324以形成介電層1334之前貼附于介電子層上。于實施例中，已貼附于導(dǎo)電片1336的附加介電子層可配置鄰近于介電層1324，以形成介電層1334。此步驟可與配置導(dǎo)電片1336于鄰近的導(dǎo)通孔1332上同時進(jìn)行。
[0166]接著，圖案化導(dǎo)電層1338配置鄰近導(dǎo)電片1336。圖案化導(dǎo)電層1338可具有與前述圖13A的圖案化導(dǎo)電層1300相同的特征與相似的形成方法。
[0167]接著，請參考圖13G，可透過快速蝕刻來移除導(dǎo)電片1336。之后，形成鄰近介電層1334的光致抗蝕劑材料層，且透過與前述圖1lK所描述的制作方法來形成位于光致抗蝕劑內(nèi)的開口。光致抗蝕劑內(nèi)的開口例如透過曝光與顯影被形成，以暴露出導(dǎo)電塊1331(請參考圖13F)。移除導(dǎo)電塊1331以形成延伸穿過介電層1334至介電層1314內(nèi)的開口 1340。開口 1340可視為具有凹穴底部1342的凹穴1340。于實施例中，可透過化學(xué)蝕刻來移除導(dǎo)電塊1331。此化學(xué)蝕刻的好處在于可透過相同的工藝步驟來同時移除導(dǎo)電塊1331。于其他實施例中，替代蝕刻導(dǎo)電塊1331的方法，凹穴1340可透過激光與/或機(jī)械鉆孔穿過介電層1331。這些鉆孔工藝可多次消耗化學(xué)蝕刻，因為凹穴的形成每次都是利用這些方法。
[0168]圖13H繪示內(nèi)埋式半導(dǎo)體封裝件1390。芯片202配置于凹穴1340內(nèi)。介電層1344形成鄰近介電層1334。介電層1344具有與前述圖1lC的介電層1115相似的特征。圖案化導(dǎo)電層1346可采用于前述圖1lN至圖1lP相似步驟的制作方法。于實施例中，相似于圖6J至圖6L的減成法被采用，故于此不再贅述。于其他實施例中，相似于圖6M至圖60所述的修改半加成法(modified sem1-additive process, MSAP)被采用，故于此不再贅述。
[0169]或者，圖案化導(dǎo)電層1346亦可透過位于介電層1344內(nèi)的開口 1347來形成，接著，透過配置介電材料層于開口 1347內(nèi)。開口 1347可透過機(jī)械鉆孔或其他已知的適當(dāng)方式來形成。導(dǎo)電層可透過濺鍍法、無電電鍍法或其他以的適當(dāng)方式來配置于開口 1347內(nèi)。之后，圖案化此導(dǎo)電層以形成圖案化導(dǎo)電層1346。圖案化導(dǎo)電層1346可具有與前述圖13A的圖案化導(dǎo)電層1300相似的特征與相同的形成方法。
[0170]接著，介電層1350與1352可分別配置鄰近圖案化導(dǎo)電層1346與1300。介電層1350與1352可為焊罩層。介電層1350及1352暴露出圖案化導(dǎo)電層1346及1300的部分，以形成電性接點1354及1356于內(nèi)埋式半導(dǎo)體封裝件1390的外部周圍。電性接點1354及1356可分別具有表面處理層1358及1360，且其可包括一或多鎳子層與金子層。
[0171]圖13A至圖13H繪示形成延伸穿過多個于內(nèi)埋式半導(dǎo)體封裝件內(nèi)的圖案化導(dǎo)電層的凹穴。特別是，凹穴1340從圖案化導(dǎo)電層1338延伸經(jīng)過導(dǎo)電層1318。于實施例中，凹穴底部1342可配置于圖案化導(dǎo)電層1318與圖案化導(dǎo)電層1300之間，且位于介電層1314內(nèi)。凹穴1342可配置于圖案化導(dǎo)電層1300與圖案化導(dǎo)電層1318之間，透過配置導(dǎo)電塊1310與導(dǎo)通孔1308鄰近導(dǎo)電片1306，而無形成鄰近導(dǎo)電片1306的分離的圖案化導(dǎo)電層?；蛘?，凹穴底部1342可配置于圖案化導(dǎo)電層的深度中，舉例來說，透過形成鄰近導(dǎo)電片1306的分離的圖案化導(dǎo)電層。于實施例中，凹穴1340可延伸經(jīng)過圖案化導(dǎo)電層1318，透過形成圖13D與圖13E的導(dǎo)電塊1321。凹穴1340可形成具有深度，此深度對應(yīng)配置于以導(dǎo)電片1306(請參考圖13B)及導(dǎo)電片1336(請參考圖13F)的位置為基準(zhǔn)的凹穴1340內(nèi)芯片202。于繪示的實施例中，凹穴1340的深度大于介電層1334的厚度。
[0172]圖14A至圖14C繪示為本發(fā)明的實施例的一種內(nèi)埋式半導(dǎo)體封裝件1490(請參考圖14C)的制作方法。為了方便說明起見，以下將配合圖1lA至圖1lS以及圖13A至圖1lH的制作步驟與不同之處將于下述進(jìn)行詳細(xì)的說明。然而，這些制作過程可同樣地被執(zhí)行以形成其他內(nèi)埋式半導(dǎo)體封裝件，其可具有不同于內(nèi)埋式半導(dǎo)體封裝件1490的初始結(jié)構(gòu)。這些制作過程亦可被執(zhí)行以形成包括連接內(nèi)埋式半導(dǎo)體封裝件的陣列的裝置條。
[0173]請先參考圖14A，提供導(dǎo)電層1105(先前描述于圖1lA中)。于實施例中，導(dǎo)電塊1105(導(dǎo)電片1105)可包括由銅或含銅的合金所形成的可掀離金屬銅箔。導(dǎo)電片1105可配置鄰近承載器(未繪示)，例如圖1lA所繪示的承載器1100。導(dǎo)電片1105可透過離形層(未繪示)貼附于承載器1100上。
[0174]導(dǎo)通孔1406與導(dǎo)電塊1404形成鄰近導(dǎo)電片1105。導(dǎo)通孔1406與導(dǎo)電塊1404具有與前述圖1lB的導(dǎo)通孔741與導(dǎo)電塊1106相似的特征與相似的形成方法。形成鄰近導(dǎo)電片1105的光致抗蝕劑材料。形成于光致抗蝕劑內(nèi)的開口，例如透過曝光與顯影，其對應(yīng)導(dǎo)電塊1404與導(dǎo)通孔1406的位置。電性導(dǎo)電材料應(yīng)用于開口內(nèi)以形成導(dǎo)電塊1404與導(dǎo)通孔1406。導(dǎo)電塊1404與導(dǎo)通孔1406可作緩沖器。之后,剝離光致抗蝕劑層以暴露出導(dǎo)電片1105。
[0175]接著，具有與圖1IC的介電層1115相似特征的介電層1402配置鄰近導(dǎo)電片1105。之后，導(dǎo)電塊1404與導(dǎo)通孔1406可作緩沖器。導(dǎo)電片1400可形成鄰近介電層1402。導(dǎo)電片1400具有與導(dǎo)電片1105相似的特征及相似的形成方法。
[0176]接著，圖案化導(dǎo)電層1410可配置鄰近導(dǎo)電片1400。圖案化導(dǎo)電層1410可具有與前述圖1lD的圖案化導(dǎo)電層1140相似的特征。圖案化導(dǎo)電層1410的形成過程相似于前述圖13A所述的圖案化導(dǎo)電層1300的形成方式。
[0177]于實施例中，接著，導(dǎo)電片1105可分離承載器且翻轉(zhuǎn)以使圖案化導(dǎo)電層1410可配置于承載器上。之后，圖案化導(dǎo)電層1408配置鄰近導(dǎo)電片1105。圖案化導(dǎo)電層可具有與圖案化導(dǎo)電層1410相似的特征與相似的形成方法。
[0178]或者，進(jìn)行附加步驟于導(dǎo)電片1105分離承載器之前。舉例來說，介電層1417、導(dǎo)通孔1422以及圖案化導(dǎo)電層1414(請參考圖14B)可形成鄰近與/或圖案化導(dǎo)電層1410的上方，相似于圖11D、圖1lF及圖1lG的制作步驟。
[0179]如圖14B所示，在導(dǎo)電片1105分離于承載器且翻轉(zhuǎn)后，相似于圖13E、圖13F以及圖13G的步驟可被執(zhí)行，以得到結(jié)構(gòu)1430。結(jié)構(gòu)1430可包括凹穴1420，其延伸穿過介電層1416與1402，且暴露出介電層1417。凹穴1420可從圖案化導(dǎo)電層1412延伸經(jīng)過圖案化導(dǎo)電層1408至圖案化導(dǎo)電層1410。
[0180]請參考圖14C，額外增加的工藝，類似圖1lM至11R，可得到內(nèi)埋式半導(dǎo)體封裝件1490。此導(dǎo)致半導(dǎo)體元件202配置于內(nèi)埋式半導(dǎo)體封裝件1490的內(nèi)部，因此半導(dǎo)體元件202位于兩內(nèi)部圖案化導(dǎo)電層之間:圖案化導(dǎo)電層1412及圖案化導(dǎo)電層1410。于實施例中，至少一介電層1417分離圖案化導(dǎo)電層1410與鄰近內(nèi)埋式半導(dǎo)體封裝件1490的外部周圍的圖案化導(dǎo)電層1414。于實施例中，至少一介電層1430、圖案化導(dǎo)電層1431以及介電層1432分離圖案化導(dǎo)電層1412與鄰近內(nèi)埋式半導(dǎo)體封裝件1490的外部周圍1441的圖案化導(dǎo)電層1433。半導(dǎo)體裝置透過內(nèi)層電性連接層1435電性連接至圖案化導(dǎo)電層1431。
[0181]雖然本發(fā)明已以實施例披露如上，然其并非用以限定本發(fā)明，任何所屬【技術(shù)領(lǐng)域】中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定為準(zhǔn)。此外，許多修改可使事件、方法或過程的特殊情況、材料或合成物來適應(yīng)本發(fā)明的宗旨、精神和范圍。這一類的修改亦被預(yù)期為可能在權(quán)利要求中的一些項中陳述。特別是，在此中被披露的方法描述了關(guān)于按特殊順序進(jìn)行的特殊操作，這些操作也許可被結(jié)合、被細(xì)分或者被重新調(diào)整而形成一個等同方法，此仍不脫離本發(fā)明所教示的范圍內(nèi)。因此，除非此文中明確地說明，否則順序和編組操作非用以限定本發(fā)明。
【權(quán)利要求】
1.一種內(nèi)埋式半導(dǎo)體封裝件的制作方法，包括: 提供半導(dǎo)體元件以及第一導(dǎo)電片，其中該第一導(dǎo)電片具有下表面； 形成鄰近該第一導(dǎo)電片的該下表面的導(dǎo)電塊； 配置鄰近該第一導(dǎo)電片的該下表面且覆蓋該導(dǎo)電塊的側(cè)表面的介電層； 配置鄰近該介電層與該導(dǎo)電塊的下方介電層，該下方介電層覆蓋該導(dǎo)電塊的下表面；從該第一導(dǎo)電片形成第一圖案化導(dǎo)電層，該第一圖案化導(dǎo)電層具有鄰近該下方介電層的下表面以及上表面； 形成從該第一圖案化導(dǎo)電層的該上表面垂直延伸的導(dǎo)通孔； 于形成該導(dǎo)通孔之后，移除該導(dǎo)電塊以形成延伸穿過該介電層且暴露出部分該下方介電層的第一開口；以及 配置該半導(dǎo)體元件的至少一部分于該第一開口內(nèi)且鄰近部分該下方介電層。
2.如權(quán)利要求1所述的內(nèi)埋式半導(dǎo)體封裝件的制作方法，還包括: 配置上方介電層以及覆蓋該半導(dǎo)體元件與該導(dǎo)通孔的第二導(dǎo)電片，其中該第二導(dǎo)電片鄰近該上方介電層的上表面，該上方介電層分離該第二導(dǎo)電片與該半導(dǎo)體元件以及分離該第二導(dǎo)電片與該導(dǎo)通孔； 形成延伸穿過該第二導(dǎo)電片與該上方介電層的第二開口，以暴露出該導(dǎo)通孔的該上表面； 形成第一內(nèi)層電性連接層，連接該導(dǎo)通孔至該第二導(dǎo)電片，其中該第一內(nèi)層電性連接層填充該第二開口 ；以及 從該第二導(dǎo)電片形成第二圖案化導(dǎo)電層。
3.如權(quán)利要求2所述的內(nèi)埋式半導(dǎo)體封裝件的制作方法，還包括: 形成延伸穿過該第二導(dǎo)電片與該上方介電層的第三開口，以暴露出該半導(dǎo)體元件的電性接點；以及 形成第二內(nèi)層電性連接層，連接該半導(dǎo)體元件的該電性接點至該第二導(dǎo)電片，其中該第二內(nèi)層電性連接層填充該第三開口。
4.如權(quán)利要求2所述的內(nèi)埋式半導(dǎo)體封裝件的制作方法，其中形成該第一內(nèi)層電性連接層與形成該第二圖案化導(dǎo)電層，還包括: 配置導(dǎo)電材料的第一部分，以填充該第二開口 ； 通過配置鄰近該第二導(dǎo)電片的該導(dǎo)電材料的第二部分來形成導(dǎo)電層； 形成圖案化干膜，該圖案化干膜鄰近該導(dǎo)電層，該圖案化干膜暴露部分該導(dǎo)電層； 通過移除被該圖案化干膜所暴露的部分該導(dǎo)電層，以形成該第二圖案化導(dǎo)電層；以及 于形成該第二圖案化導(dǎo)電層之后，移除該圖案化干膜。
5.如權(quán)利要求1所述的內(nèi)埋式半導(dǎo)體封裝件的制作方法，其中: 該導(dǎo)電塊，包括: 第一導(dǎo)電部，具有第一寬度；以及 第二導(dǎo)電部，配置鄰近該第一導(dǎo)電部，該第二導(dǎo)電部具有小于該第一寬度的第二寬度；以及 該介電層，包括: 第一介電層，覆蓋該第一導(dǎo)電部的側(cè)表面；以及第二介電層，覆蓋該第二導(dǎo)電部的側(cè)表面。
【文檔編號】H01L21/48GK104332417SQ201410409688
【公開日】2015年2月4日 申請日期:2011年5月27日 優(yōu)先權(quán)日:2010年12月17日
【發(fā)明者】李俊哲, 蘇洹漳, 李明錦, 黃士輔 申請人:日月光半導(dǎo)體制造股份有限公司