基于折疊漂移區(qū)的soi耐壓結(jié)構(gòu)及功率器件的制作方法
【專利摘要】本發(fā)明公開一種基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)及功率器件，包括自下而上依次疊放的襯底層、介質(zhì)埋層和有源層，所述有源層內(nèi)還設(shè)有叉指介質(zhì)槽；該叉指介質(zhì)槽由至少一個從有源層表面向下延伸的下延介質(zhì)槽和至少一個從介質(zhì)埋層表面向上延伸的上延介質(zhì)槽構(gòu)成；其中下延介質(zhì)槽和上延介質(zhì)槽的高度均小于有源層的厚度，且下延介質(zhì)槽和上延介質(zhì)槽在有源層內(nèi)相互交錯設(shè)置，每2個相鄰的下延介質(zhì)槽和/或上延介質(zhì)槽之間存在間隙。本發(fā)明通過在功率器件半導體有源層和介質(zhì)埋層之間設(shè)置有多個叉指介質(zhì)槽來提高橫向和縱向耐壓，并使得器件的阻斷特性獲得顯著改善。
【專利說明】基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)及功率器件
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導體功率器件和功率集成【技術(shù)領(lǐng)域】，具體涉及一種用于功率器件或 高壓集成電路中，基于折疊漂移區(qū)的SOI (Silicon On Insulator,絕緣襯底上的娃）耐壓結(jié) 構(gòu)及功率器件。
【背景技術(shù)】
[0002] SOI (Silicon On Insulator)功率器件具有高的工作速度和集成度、可靠的絕緣 性能、強的抗輻照能力和大的安全工作區(qū)的優(yōu)點，廣泛用于電力電子、工業(yè)自動化、航空航 天和武器裝備等領(lǐng)域，是S0I功率集成電路的核心器件。
[0003] 典型的常規(guī) η 型 SOI LDM0S (Lateral Double Diffused Metal Oxide Semicondutor，橫向雙擴散金屬氧化物半導體）器件的結(jié)構(gòu)如圖1所示，由源電極1，n+源 區(qū)2,柵電極3, η型有源半導體層4, n+漏區(qū)5,漏電極6, p型溝道區(qū)7, p型襯底半導體層8 和介質(zhì)埋層9組成。器件的耐壓由縱向耐壓和橫向耐壓中的較小者決定，其中橫向耐壓由 橫向電場沿耐壓長度進行電離積分計算得到，因而提高橫向耐壓的設(shè)計思路是：提高平坦 化表面電場分布和增加漂移區(qū)長度。
[0004] 首先，平坦化表面電場的方法包括：降低表面電場（RESURF)、橫向變摻雜、場板和 SJ(Super Junction,超結(jié)）結(jié)構(gòu)等。其中陳星弼院士提出的SJ結(jié)構(gòu),其比導通電阻與耐壓 的1. 3次方關(guān)系打破了常規(guī)器件中2. 5次方的硅極限。P柱和N柱間的電荷平衡至關(guān)重要， 導通電阻和耐壓的矛盾關(guān)系隨著N(P)柱深寬比的增加進一步改善，但是高深寬比SJ往往 需要多次外延或深槽刻蝕等特殊工藝，存在工藝復雜、成本高昂和可靠性低的缺點。其次， 在平坦化表面電場的基礎(chǔ)上，隨著功率器件有源層長度的增加，擊穿電壓增大。但是增加有 源層長度會導致常規(guī)高壓功率器件尺寸巨大，制造成本高昂，同時與半導體集成電路的等 比例減小的發(fā)展趨勢相悖，這嚴重束縛了分立器件和功率集成電路的發(fā)展及應(yīng)用，因此減 小高壓功率器件表面長度就成為功率集成電路技術(shù)的關(guān)鍵。
[0005] 通過改變體電場分布或者把橫向耐壓引入縱向，是減小器件表面長度、提高耐壓 的有效方法。在半導體表面插入介質(zhì)槽，依靠其對載流子的阻擋作用把耐壓引入縱向，提高 橫向耐壓，如圖2。在有源層4表面形成多個介質(zhì)槽10,對載流子產(chǎn)生阻擋作用，促使漂移區(qū) 電場重構(gòu)，提高橫向耐壓。但是由于上述介質(zhì)槽僅存在于上表面，載流子的阻擋效果不佳， 導致有效橫向耐壓長度并沒有明顯增加，器件耐壓改善有限。
[0006] 通過在介質(zhì)埋層產(chǎn)生界面電荷，增強介質(zhì)埋層中的電場，導致體電場重新分布，從 而提高器件耐壓，如圖3所示。在常規(guī)S0I功率器件的有源層4中，介質(zhì)埋層9之上設(shè)置有 至少一個界面島型埋層11，有源層的導電類型與界面島型埋層的導電類型相反。當正的高 漏極電壓添加到漏，同時源、柵和襯底接地時，介質(zhì)埋層上界面將自適應(yīng)地收集空穴，空穴 濃度從源到漏線性增加。根據(jù)高斯定理，這些界面空穴能有效的增加介質(zhì)埋層電場和提高 耐壓。
[0007] 通過施加襯底偏壓，使得有源層電場重新分布，可顯著提高擊穿電壓。在常規(guī)S0I 器件的襯底層背面制作襯底電極，襯底電場的調(diào)制作用使有源層的體內(nèi)電場重新分布，漏 極電場降低，源極電場增加，器件的擊穿電壓較常規(guī)LDMOS增加47. 8%。把耐壓引入縱向， 通過襯底分壓作用可以提高擊穿特性，如圖4所示。在常規(guī)SOI器件中加入部分Si02介質(zhì) 埋層12,在溝道區(qū)下面有一個開窗口。反向偏置時，器件通過開窗口向襯底耗盡，部分電勢 由襯底承擔，而且導通時產(chǎn)生的熱量可以通過該開窗口由襯底向外散發(fā)，具有較好的熱特 性。有源層4為變化摻雜濃度分布，以改善表面電場分布。
[0008] 通過在有源層表面刻蝕硅槽，形成橫向折疊形貌，具有增加橫向?qū)挾群徒档蛯?電阻的作用，如圖5。通過刻蝕工藝，器件橫向形成厚度不同的薄有源層13和厚有源層14。 硅槽用半絕緣多晶硅填充，其電場調(diào)制作用改善有源層電場分布。正向?qū)〞r，電流流經(jīng)厚 度不同的有源層，硅槽側(cè)面的電流等效于增加器件的寬度，因而導通和耐壓特性獲得較大 的改善，接近于SJ器件的性能。
[0009] 綜上所述，目前把耐壓引入縱向以減小器件長度的方法主要是在表面嵌入介質(zhì) 槽，通過其對載流子的阻擋作用改善耐壓特性。但是由于表面介質(zhì)槽阻擋效果不佳，有效橫 向耐壓長度并沒有明顯增加，器件耐壓未獲得理想結(jié)果；在平坦化表面電場分布的技術(shù)中， 器件的橫向耐壓長度并沒有增加；而且在改善表面電場的SJ結(jié)構(gòu)中，高深寬比SJ的制作工 藝復雜、成本高昂，改進結(jié)構(gòu)往往未能實現(xiàn)電荷的充分補償，耐壓和導通電阻改善有限。
【發(fā)明內(nèi)容】
[0010] 本發(fā)明針對現(xiàn)有SOI功率器件把橫向耐壓引入縱向的結(jié)構(gòu)中存在的表面介質(zhì)槽 阻擋效果不佳、橫向有效耐壓長度并沒有明顯增加，而導致高壓功率器件尺寸巨大、制造成 本高昂的問題，提出一種基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)及功率器件。
[0011] 為解決上述問題，本發(fā)明是通過以下技術(shù)方案實現(xiàn)的：
[0012] 一種基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)，包括自下而上依次疊放的襯底層、介質(zhì)埋 層和有源層，所述有源層內(nèi)還設(shè)有叉指介質(zhì)槽；該叉指介質(zhì)槽由至少一個從有源層表面向 下延伸的下延介質(zhì)槽和至少一個從介質(zhì)埋層表面向上延伸的上延介質(zhì)槽構(gòu)成；其中下延介 質(zhì)槽和上延介質(zhì)槽的高度均小于有源層的厚度，且下延介質(zhì)槽和上延介質(zhì)槽在有源層內(nèi)相 互交錯設(shè)置，每2個相鄰的下延介質(zhì)槽和/或上延介質(zhì)槽之間存在間隙。
[0013] 上述方案中，所述下延介質(zhì)槽呈矩形、梯形和/或三角形；所述上延介質(zhì)槽呈矩 形、梯形和/或三角形。
[0014] 上述方案中，所述下延介質(zhì)槽和上延介質(zhì)槽為一對一間隔設(shè)置。
[0015] 上述方案中，所述介質(zhì)埋層上開有用于散熱的硅窗口。
[0016] 根據(jù)上述基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)所設(shè)計的基于折疊漂移區(qū)的SOI功率器 件（即基于折疊漂移區(qū)的SOI LDM0S器件），包括自下而上依次疊放的襯底層、介質(zhì)埋層和 有源層；所述有源層內(nèi)的兩側(cè)上邊角處設(shè)置有源區(qū)、溝道區(qū)和漏區(qū)；源區(qū)和溝道區(qū)相貼，并 同時設(shè)置在有源層的一側(cè)上邊角處；漏區(qū)則設(shè)置在有源層的另一側(cè)上邊角處；有源層的表 面設(shè)有源電極、柵電極和漏電極；源電極覆于源區(qū)的正上方，柵電極同時覆于源區(qū)和溝道區(qū) 的上方；漏電極覆于漏區(qū)的上方；其特征在于：所述有源層內(nèi)還進一步設(shè)有叉指介質(zhì)槽。
[0017] 根據(jù)上述基于折疊漂移區(qū)的S0I耐壓結(jié)構(gòu)所設(shè)計的基于折疊漂移區(qū)的S0I功率 器件（即基于折疊漂移區(qū)的SOI IGBT器件），包括自下而上依次疊放的襯底層、介質(zhì)埋層 和有源層；所述有源層內(nèi)的兩側(cè)上邊角處設(shè)置有陰極區(qū)、溝道區(qū)和陽極區(qū)；陰極區(qū)和溝道 區(qū)相貼，并同時設(shè)置在有源層的一側(cè)上邊角處；陽極區(qū)則設(shè)置在有源層的另一側(cè)上邊角處； 有源層的表面設(shè)有陰極、柵電極和陽極；陰極覆于陰極區(qū)的正上方，柵電極同時覆于陰極區(qū) 和溝道區(qū)的上方；陽極覆于陽極區(qū)的上方；其特征在于：所述有源層內(nèi)處還進一步設(shè)有叉 指介質(zhì)槽。
[0018] 根據(jù)上述基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)所設(shè)計的基于折疊漂移區(qū)的SOI功率器 件（即功率二極管器件），包括自下而上依次疊放的襯底層、介質(zhì)埋層和有源層；所述有源 層內(nèi)的兩側(cè)上邊角處分別設(shè)置有陰極區(qū)和陽極區(qū)；有源層的表面設(shè)有陰極和陽極；陰極覆 于陰極區(qū)的正上方；陽極覆于陽極區(qū)的上方；其特征在于：所述有源層內(nèi)處還進一步設(shè)有 叉指介質(zhì)槽。
[0019] 與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點表現(xiàn)在：
[0020] 1、成對的叉指介質(zhì)槽可實現(xiàn)載流子的可靠阻擋，通過形成折疊型耐壓路徑，顯著 提高器件的有效橫向耐壓長度，能解決減小器件表面長度、提高耐壓的技術(shù)難題；此外，在 叉指介質(zhì)槽的上下表面的拐角處，由于電荷的阻擋作用會產(chǎn)生高濃度界面電荷。根據(jù)高斯 定理，界面電荷可以增強叉指介質(zhì)槽和介質(zhì)埋層中的電場強度，分別提高橫向和縱向耐壓。 在以上兩方面的綜合作用下，器件的阻斷特性獲得顯著改善。
[0021] 2、可以通過在槽型介質(zhì)埋層SOI襯底的基礎(chǔ)上，結(jié)合硅片深槽刻蝕和介質(zhì)填充形 成，該工藝步驟完全與CM0S/S0I工藝兼容。
[0022] 3、可以采用在硅片深槽刻蝕之后，加入離子角注入工藝。由于可以形成高深寬比 的SJ結(jié)構(gòu)，因此特別適合于高深寬比SJ的厚膜SOI器件的設(shè)計。
[0023] 4、可以應(yīng)用于高壓功率器件或功率集成電路中，通過形成折疊型漂移區(qū)和界面電 荷的介質(zhì)場增強作用，其耐壓比常規(guī)SOI器件的耐壓大大提高。
[0024] 5、能夠適用于所有主流的S0I橫向功率器件，尤其適合于高深寬比SJ的厚膜S0I 結(jié)構(gòu)的制造。
【專利附圖】
【附圖說明】
[0025] 圖1是現(xiàn)有常規(guī)η型SOI LDM0S的結(jié)構(gòu)示意圖。
[0026] 圖2是現(xiàn)有表面介質(zhì)槽SOI 1?壓器件結(jié)構(gòu)不意圖。
[0027] 圖3是現(xiàn)有埋層電荷島S0I高壓器件結(jié)構(gòu)示意圖。
[0028] 圖4是現(xiàn)有變摻雜部分S0I高壓器件結(jié)構(gòu)示意圖。
[0029] 圖5是現(xiàn)有橫向折置的娃基功率器件結(jié)構(gòu)不意圖。
[0030] 圖6是基于折疊漂移區(qū)的S0I耐壓結(jié)構(gòu)示意圖。
[0031] 圖7是基于折疊漂移區(qū)的SOI LDM0S功率器件結(jié)構(gòu)示意圖。
[0032] 圖8a是折疊漂移區(qū)SOI LDM0S阻斷耐壓達到擊穿狀態(tài)時的二維等勢線分布圖。
[0033] 圖8b是器件達到擊穿狀態(tài)時的表面空穴分布圖。
[0034] 圖8c是器件達到擊穿狀態(tài)時的介質(zhì)埋層表面空穴分布圖。
[0035] 圖9a是器件達到擊穿狀態(tài)時的表面電場分布圖。
[0036] 圖9b是器件達到擊穿狀態(tài)時的電勢分布圖。
[0037] 圖9c是不同叉指介質(zhì)槽高度，擊穿電壓與有源層摻雜濃度Nd的關(guān)系圖。
[0038] 圖10是基于折疊漂移區(qū)的橫向絕緣柵雙極型功率晶體管結(jié)構(gòu)示意圖。
[0039] 圖11是基于折疊漂移區(qū)的部分SOI耐壓結(jié)構(gòu)示意圖。
[0040] 圖12是基于折疊漂移區(qū)的SOI功率二極管器件結(jié)構(gòu)示意圖。
[0041] 圖中標記：1、源電極，2、n+源區(qū)（陽極區(qū)），3、柵電極，4、η型有源層，5、n+漏區(qū)， 6、漏電極，7、p型溝道區(qū)，8、p型襯底層，9、介質(zhì)埋層，10、表面介質(zhì)槽，11、介質(zhì)埋層電荷島， 12、部分介質(zhì)埋層（開有硅窗口），13、薄有源層，14、厚有源層，15、叉指介質(zhì)槽，16、陰極， 17、陽極，18、p+陽極區(qū)。
【具體實施方式】
[0042] 實施例1 :
[0043] 一種基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)，如圖6所示，該耐壓結(jié)構(gòu)至少包括襯底層8、 介質(zhì)埋層9和有源層4,且襯底層8、介質(zhì)埋層9和有源層4自下而上依次疊放。在本發(fā)明 中，所述有源層4的材質(zhì)可以為Si，SiC，GaAs，SiGe，GaN或其他半導體材料。所述介質(zhì)埋 層9的材質(zhì)可以是Si0 2或低k材料，其中低k材料（低介電常數(shù)）可以是碳摻雜氧化物或 SiOF，但不限于所列舉的材料。上述結(jié)構(gòu)為現(xiàn)有技術(shù)已有的功率器件的基本結(jié)構(gòu)。
[0044] 為了提高SOI器件的耐壓，所述有源層4內(nèi)還設(shè)有叉指介質(zhì)槽15。該叉指介質(zhì)槽 15由至少一個從有源層4表面向下延伸的下延介質(zhì)槽和至少一個從介質(zhì)埋層9表面向上延 伸的上延介質(zhì)槽構(gòu)成。其中下延介質(zhì)槽和上延介質(zhì)槽的高度均小于有源層4的厚度，且下 延介質(zhì)槽和上延介質(zhì)槽在有源層4內(nèi)相互交錯設(shè)置，每2個相鄰的下延介質(zhì)槽和/或上延 介質(zhì)槽之間存在間隙。
[0045] 從下延介質(zhì)槽和上延介質(zhì)槽的材料選擇上：所述叉指介質(zhì)槽15由介質(zhì)材料制成 即可，但既不要叉指介質(zhì)槽15與介質(zhì)埋層9的材料完全相同，也不要求下延介質(zhì)槽和上延 介質(zhì)槽的材料完全相同，也不要求每個下延介質(zhì)槽的材料均完全相同，也不要求每個上延 介質(zhì)槽的材料均完全相同。也就是說，叉指介質(zhì)槽15的材質(zhì)可以和介質(zhì)埋層9的材料一樣 或不一樣，任意若干個下延介質(zhì)槽和/或上延介質(zhì)槽相互之間可以是同種半導體介質(zhì)材料 或不同種介質(zhì)材料。在本發(fā)明優(yōu)選實施例中，所述每個上延介質(zhì)槽、每個上延介質(zhì)槽均由同 一種材料制成，其該材料與介質(zhì)埋層9的材料相一致。
[0046] 在下延介質(zhì)槽和上延介質(zhì)槽的交錯方式選擇上：所述下延介質(zhì)槽和上延介質(zhì)槽所 選用的交錯方式可以為多種方式：如可以讓所有下延介質(zhì)槽并排后同時處于有源層4的一 偵牝并讓所有上延介質(zhì)槽并排后同時處于有源層4的另一側(cè)，即所有下延介質(zhì)槽與所有上 延介質(zhì)槽相互間形成整體交錯方式，此種方式的橫向耐壓長度較短；如可以讓若干個下延 介質(zhì)槽并排形成多組下延介質(zhì)槽組，并讓若干個上延介質(zhì)槽并排形成多組上延介質(zhì)槽組， 多組下延介質(zhì)槽組和多組上延介質(zhì)槽組相互間形成成組交錯方式，此種方式的橫向耐壓長 度適中；如可以讓多個下延介質(zhì)槽組和多個上延介質(zhì)槽組相互間形成單獨交錯方式，此種 方式的橫向耐壓長度較長。在本發(fā)明優(yōu)選實施例中，選用橫向耐壓長度較長的交錯方式，即 讓多個下延介質(zhì)槽組和多個上延介質(zhì)槽組相互間形成單獨交錯，此時下延介質(zhì)槽和上延介 質(zhì)槽為一對一間隔設(shè)置，除了位于兩端的下延介質(zhì)槽組和/或上延介質(zhì)槽之外，每個下延 介質(zhì)槽組的兩側(cè)均為一個上延介質(zhì)槽，每個上延介質(zhì)槽組的兩側(cè)均為一個下延介質(zhì)槽。
[0047] 在下延介質(zhì)槽和上延介質(zhì)槽的數(shù)量選擇上：根據(jù)交錯方式的不同，下延介質(zhì)槽和 上延介質(zhì)槽的數(shù)量也會發(fā)生相應(yīng)的變化，如采用整體交錯方式和成組交錯方式時，下延介 質(zhì)槽和上延介質(zhì)槽的數(shù)量可以任意選定，但在采用單獨交錯方式時，既可以讓下延介質(zhì)槽 的個數(shù)比上延介質(zhì)槽的個數(shù)多一個，這樣叉指介質(zhì)槽15形狀整體呈倒梯形的；也可以讓下 延介質(zhì)槽的個數(shù)比上延介質(zhì)槽的個數(shù)少一個，這樣叉指介質(zhì)槽15整體呈正梯形；也可以讓 下延介質(zhì)槽的個數(shù)與上延介質(zhì)槽的個數(shù)相等，這樣叉指介質(zhì)槽15整體呈平行四邊形。為了 更為顯著地提高橫向耐壓長度，在本發(fā)明優(yōu)選實施例中，所述下延介質(zhì)槽的個數(shù)與上延介 質(zhì)槽的個數(shù)相等，每個下延介質(zhì)槽和每個上延介質(zhì)槽形成一對叉指結(jié)構(gòu)。
[0048] 在每個下延介質(zhì)槽和上延介質(zhì)槽的形狀選擇上：每個下延介質(zhì)槽的形狀均不相 同，每個上延介質(zhì)槽的形狀均不相同；所有下延介質(zhì)槽的形狀為一種形狀，所有上延介質(zhì)槽 為另一種形狀；所有下延介質(zhì)槽和所有上延介質(zhì)槽的形狀均相同。在具體的形狀上，所述下 延介質(zhì)槽呈矩形、梯形和/或三角形；所述上延介質(zhì)槽呈矩形、梯形和/或三角形。而為了 能夠產(chǎn)生高濃度的界面電荷，以分別提高橫向和縱向耐壓，在本發(fā)明優(yōu)選實施例中，所有下 延介質(zhì)槽和所有上延介質(zhì)槽的形狀均相同，且均為矩形。
[0049] 實施例2 :
[0050] 另一種基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)，如圖11所示，該耐壓結(jié)構(gòu)的組成、叉指介 質(zhì)槽15的結(jié)構(gòu)、叉指介質(zhì)槽15的材料選擇、下延介質(zhì)槽和上延介質(zhì)槽的交錯方式、下延介 質(zhì)槽和上延介質(zhì)槽和數(shù)量選擇與實施例1大體相同，其不同之處是，實施例1的介質(zhì)埋層9 為一完整的橫向延伸結(jié)構(gòu)，并完全將襯底層8和有源層4縱向間隔開。但在本實施例2中， 所述介質(zhì)埋層9上開有用于散熱的硅窗口，即只是在襯底層8與有源層4之間設(shè)有部分介 質(zhì)埋層12。
[0051] 實施例3:
[0052] -種基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)所設(shè)計的基于折疊漂移區(qū)的SOI功率器件， 即基于折疊漂移區(qū)的SOI LDM0S(橫向雙擴散金屬氧化物半導體）器件，如圖7所示，包括 自下而上依次疊放的襯底層8、介質(zhì)埋層9和有源層4。所述有源層4內(nèi)的兩側(cè)上邊角處設(shè) 置有源區(qū)2、溝道區(qū)7和漏區(qū)5。源區(qū)2和溝道區(qū)7相貼，并同時設(shè)置在有源層4的一側(cè)上 邊角處。漏區(qū)5則設(shè)置在有源層4的另一側(cè)上邊角處。有源層4的表面設(shè)有源電極1、柵電 極3和漏電極6。源電極1覆于源區(qū)2的正上方，柵電極3同時覆于源區(qū)2和溝道區(qū)7的上 方。漏電極6覆于漏區(qū)5的上方。所述有源層4內(nèi)還進一步設(shè)有叉指介質(zhì)槽15。該叉指介 質(zhì)槽15與實施例1的叉指介質(zhì)槽15的結(jié)構(gòu)大體相同，其該叉指介質(zhì)槽15的材料選擇、下 延介質(zhì)槽和上延介質(zhì)槽的交錯方式、下延介質(zhì)槽和上延介質(zhì)槽和數(shù)量選擇也與實施例大體 一致。
[0053] 在器件阻斷耐壓狀態(tài)時，提高橫向耐壓存在兩種機理：
[0054] -、器件施加反向偏置下，漏電極6接高電位，源電極1和柵電極3及襯底8接地。 有源層4完全耗盡，等勢線分布如圖8a。在叉指介質(zhì)槽15的上下表面拐角處積累高濃度 的界面電荷，有源層4上表面空穴濃度分布如圖8b，介質(zhì)埋層9上表面空穴濃度分布如圖 8c。根據(jù)高斯定理，界面電荷會增加介質(zhì)層中的電場強度，使得由介質(zhì)層承擔電壓的比例大 幅增加，從而提高器件的耐壓，電勢分布如圖9b。界面電荷密度隨著叉指介質(zhì)槽15高度的 增加而提高，器件阻斷特性進一步改善，擊穿電壓與叉指介質(zhì)槽15高度的關(guān)系如圖9c。
[0055] 二、有源層4嵌入叉指介質(zhì)槽15,橫向耐壓路徑發(fā)生折疊，可對載流子進行可靠的 阻擋，有效橫向耐壓長度顯著增加，從而實現(xiàn)較小器件表面長度下，增加有效橫向耐壓長度 的目的，其中有效橫向耐壓路徑如圖7中的虛線所示，表面電場分布如圖9a。隨著叉指介質(zhì) 槽15寬度和間距的減小，有效橫向耐壓長度進步一步增加，從而擊穿電壓增大。
[0056] 其中圖8a_c和圖9a_c的仿真參數(shù)：折疊漂移區(qū)SOI LDM0S :有源層4摻雜濃度Nd 和厚度td分別為4. 3 X 1015cnT3和5um，介質(zhì)埋層9厚度tM為lum，叉指介質(zhì)槽15高度Η、 間距D和寬度W分別為4um，lum和lum，ρ型襯底層8摻雜濃度為5 X 1014cm_3,擊穿電壓為 605V ;常規(guī)SOI LDM0S :擊穿電壓為200V，有源層4摻雜濃度和厚度分別為3X 1015cm_3和 5um〇
[0057] 根據(jù)半導體器件耐壓理論，擊穿電壓由電場沿長度進行電離積分計算得到。在本 發(fā)明中，其中耐壓機理一用于改善電場分布，耐壓機理二用于增加有效耐壓長度。通過這兩 種機理的共同作用，器件的整體耐壓得以提高。在圖8a_c和圖9a_c的器件參數(shù)下，耐壓由 常規(guī)SOI LDM0S的200V提高至折疊漂移區(qū)SOI LDM0S的605V。
[0058] 實施例4 :
[0059] -種基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)所設(shè)計的基于折疊漂移區(qū)的SOI功率器件， 即基于折疊漂移區(qū)的SOI IGBT(絕緣柵雙極型晶體管）器件，如圖10所示，包括自下而上 依次疊放的襯底層8、介質(zhì)埋層9和有源層4 ;所述有源層4內(nèi)的兩側(cè)上邊角處設(shè)置有陰極 區(qū)2、溝道區(qū)7和陽極區(qū)18 ;陰極區(qū)2和溝道區(qū)7相貼，并同時設(shè)置在有源層4的一側(cè)上邊 角處；陽極區(qū)18則設(shè)置在有源層4的另一側(cè)上邊角處；有源層4的表面設(shè)有陰極16、柵電 極3和陽極17 ;陰極16覆于陰極區(qū)2的正上方，柵電極3同時覆于陰極區(qū)2和溝道區(qū)7的 上方；陽極17覆于陽極區(qū)18的上方；所述有源層4內(nèi)處還進一步設(shè)有叉指介質(zhì)槽15。該 叉指介質(zhì)槽15與實施例1的叉指介質(zhì)槽15的結(jié)構(gòu)大體相同，其該叉指介質(zhì)槽15的材料選 擇、下延介質(zhì)槽和上延介質(zhì)槽的交錯方式、下延介質(zhì)槽和上延介質(zhì)槽和數(shù)量選擇也與實施 例大體一致。
[0060] 實施例5 :
[0061] 一種基于折疊漂移區(qū)的S0I耐壓結(jié)構(gòu)所設(shè)計的基于折疊漂移區(qū)的S0I功率器件， 即功率二極管器件，如圖12所示，包括自下而上依次疊放的襯底層8、介質(zhì)埋層9和有源層 4 ;所述有源層4內(nèi)的兩側(cè)上邊角處分別設(shè)置有陰極區(qū)2和陽極區(qū)18 ;有源層4的表面設(shè)有 陰極16和陽極17 ;陰極16覆于陰極區(qū)2的正上方；陽極17覆于陽極區(qū)18的上方；所述有 源層4內(nèi)處還進一步設(shè)有叉指介質(zhì)槽15。該叉指介質(zhì)槽15與實施例1的叉指介質(zhì)槽15的 結(jié)構(gòu)大體相同，其該叉指介質(zhì)槽15的材料選擇、下延介質(zhì)槽和上延介質(zhì)槽的交錯方式、下 延介質(zhì)槽和上延介質(zhì)槽和數(shù)量選擇也與實施例大體一致。
[0062] 本發(fā)明不僅限于上述實施例，如不僅可以將所設(shè)計的基于折疊漂移區(qū)的S0I耐壓 結(jié)構(gòu)應(yīng)用于二級管和三級管器件中，可以將其運用在功率集成電路中，只要該功率器件或 電路還有具有能夠容置該耐壓結(jié)構(gòu)的襯底層8、介質(zhì)埋層9和有源層4的晶體結(jié)構(gòu)即可。
【權(quán)利要求】
1. 基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)，包括自下而上依次疊放的襯底層（8)、介質(zhì)埋層 (9)和有源層（4)，其特征在于：所述有源層（4)內(nèi)還設(shè)有叉指介質(zhì)槽（15);該叉指介質(zhì)槽 (15)由至少一個從有源層（4)表面向下延伸的下延介質(zhì)槽和至少一個從介質(zhì)埋層表面（9) 向上延伸的上延介質(zhì)槽構(gòu)成；其中下延介質(zhì)槽和上延介質(zhì)槽的高度均小于有源層（4)的厚 度，且下延介質(zhì)槽和上延介質(zhì)槽在有源層內(nèi)（4)相互交錯設(shè)置，每2個相鄰的下延介質(zhì)槽和 /或上延介質(zhì)槽之間存在間隙。
2. 根據(jù)權(quán)利要求1所述基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)，其特征在于：所述下延介質(zhì) 槽呈矩形、梯形和/或三角形；所述上延介質(zhì)槽呈矩形、梯形和/或三角形。
3. 根據(jù)權(quán)利要求1所述基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)，其特征在于：所述下延介質(zhì) 槽和上延介質(zhì)槽為一對一間隔設(shè)置。
4. 根據(jù)權(quán)利要求1所述基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)，其特征在于：所述介質(zhì)埋層 (9)上開有用于散熱的娃窗口。
5. 根據(jù)權(quán)利要求1?4中任意一項所述基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)所設(shè)計的基于 折疊漂移區(qū)的SOI功率器件，包括自下而上依次疊放的襯底層（8)、介質(zhì)埋層（9)和有源層 (4);所述有源層⑷內(nèi)的兩側(cè)上邊角處設(shè)置有源區(qū)（2)、溝道區(qū)（7)和漏區(qū)（5);源區(qū)（2) 和溝道區(qū)（7)相貼，并同時設(shè)置在有源層（4)的一側(cè)上邊角處；漏區(qū)（5)則設(shè)置在有源層 (4)的另一側(cè)上邊角處；有源層（4)的表面設(shè)有源電極（1)、柵電極（3)和漏電極（6);源電 極⑴覆于源區(qū)⑵的正上方，柵電極⑶同時覆于源區(qū)⑵和溝道區(qū)（7)的上方；漏電極 (6)覆于漏區(qū)（5)的上方；其特征在于：所述有源層（4)內(nèi)還進一步設(shè)有叉指介質(zhì)槽（15)。
6. 根據(jù)權(quán)利要求1?4中任意一項所述基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)所設(shè)計的基于 折疊漂移區(qū)的SOI功率器件，包括自下而上依次疊放的襯底層（8)、介質(zhì)埋層（9)和有源層 (4);所述有源層⑷內(nèi)的兩側(cè)上邊角處設(shè)置有陰極區(qū)（2)、溝道區(qū)（7)和陽極區(qū)（18);陰 極區(qū)（2)和溝道區(qū)（7)相貼，并同時設(shè)置在有源層（4)的一側(cè)上邊角處；陽極區(qū)（18)則設(shè) 置在有源層（4)的另一側(cè)上邊角處；有源層（4)的表面設(shè)有陰極（16)、柵電極（3)和陽極 (17);陰極（16)覆于陰極區(qū)⑵的正上方，柵電極⑵同時覆于陰極區(qū)⑵和溝道區(qū)（7) 的上方；陽極（17)覆于陽極區(qū)（18)的上方；其特征在于：所述有源層內(nèi)處還進一步設(shè)有叉 指介質(zhì)槽（15)。
7. 根據(jù)權(quán)利要求1?4中任意一項所述基于折疊漂移區(qū)的SOI耐壓結(jié)構(gòu)所設(shè)計的基于 折疊漂移區(qū)的SOI功率器件，包括自下而上依次疊放的襯底層（8)、介質(zhì)埋層（9)和有源層 ⑷；所述有源層⑷內(nèi)的兩側(cè)上邊角處分別設(shè)置有陰極區(qū)⑵和陽極區(qū)（18);有源層（4) 的表面設(shè)有陰極（16)和陽極（17);陰極（16)覆于陰極區(qū)（2)的正上方；陽極（17)覆于陽 極區(qū)（18)的上方；其特征在于：所述有源層（4)內(nèi)處還進一步設(shè)有叉指介質(zhì)槽（15)。
【文檔編號】H01L29/78GK104218088SQ201410333042
【公開日】2014年12月17日 申請日期:2014年7月14日 優(yōu)先權(quán)日:2014年7月14日
【發(fā)明者】李琦, 李海鷗, 左園, 翟江輝 申請人:桂林電子科技大學