芯片封裝及其形成方法
【專利摘要】本發(fā)明提供一種芯片封裝及其形成方法。芯片封裝包括具有彼此電性隔離的多個(gè)導(dǎo)電部分的圖案化導(dǎo)電板、設(shè)置于圖案化導(dǎo)電板的上表面之上的多個(gè)導(dǎo)電墊、設(shè)置于多個(gè)導(dǎo)電墊之上的芯片、多個(gè)導(dǎo)電凸塊，以及部分圍繞多個(gè)導(dǎo)電凸塊的絕緣支撐層，其中多個(gè)導(dǎo)電凸塊設(shè)置于圖案化導(dǎo)電板的下表面之上，且多個(gè)導(dǎo)電凸塊的每一個(gè)電性連接至圖案化導(dǎo)電板的多個(gè)導(dǎo)電部分中對(duì)應(yīng)的一個(gè)。以上所述的芯片封裝及其形成方法可顯著地降低芯片封裝的制作成本。
【專利說(shuō)明】芯片封裝及其形成方法
【【技術(shù)領(lǐng)域】】
[0001]本發(fā)明有關(guān)于芯片封裝及其形成方法，且特別是有關(guān)于芯片尺寸封裝體(chipscale package, CSP)及其形成方法。
【【背景技術(shù)】】
[0002]芯片封裝除了保護(hù)芯片使免受環(huán)境污染之外，還對(duì)封裝于其中的芯片提供連接界面。隨著對(duì)更快、更小電子產(chǎn)品的需求增加，使得對(duì)高速性能的芯片封裝的需求增加。此外，業(yè)界還有縮減芯片封裝的制作成本與制作時(shí)間的需求。
【
【發(fā)明內(nèi)容】
】
[0003]有鑒于此，本發(fā)明特提供以下技術(shù)方案:
[0004]本發(fā)明實(shí)施例提供一種芯片封裝，包括具有彼此電性隔離的多個(gè)導(dǎo)電部分的圖案化導(dǎo)電板、設(shè)置于圖案化導(dǎo)電板的上表面之上的多個(gè)導(dǎo)電墊、設(shè)置于多個(gè)導(dǎo)電墊之上的芯片、多個(gè)導(dǎo)電凸塊，以及部分圍繞多個(gè)導(dǎo)電凸塊的絕緣支撐層，其中多個(gè)導(dǎo)電凸塊設(shè)置于圖案化導(dǎo)電板的下表面之上，且多個(gè)導(dǎo)電凸塊的每一個(gè)電性連接至圖案化導(dǎo)電板的多個(gè)導(dǎo)電部分中對(duì)應(yīng)的一個(gè)。
[0005]本發(fā)明實(shí)施例另提供一種芯片封裝的形成方法，包含提供導(dǎo)電板，其中多個(gè)導(dǎo)電墊設(shè)置于導(dǎo)電板的上表面之上；形成多個(gè)導(dǎo)電凸塊在導(dǎo)電板的下表面之上；通過(guò)移除一部分的導(dǎo)電板而將導(dǎo)電板圖案化為圖案化導(dǎo)電板，其中圖案化導(dǎo)電板具有彼此電性隔離的多個(gè)導(dǎo)電部分，且多個(gè)導(dǎo)電凸塊的每一個(gè)電性連接至圖案化導(dǎo)電板的多個(gè)導(dǎo)電部分中對(duì)應(yīng)的一個(gè)；形成絕緣支撐層以部分圍繞多個(gè)導(dǎo)電凸塊；以及將芯片設(shè)置于多個(gè)導(dǎo)電墊之上。
[0006]以上所述的芯片封裝及其形成方法可顯著地降低芯片封裝的制作成本，且可獲得具有尺寸縮小化及性能提升化的芯片封裝。
【【專利附圖】

【附圖說(shuō)明】】
[0007]圖1A-1E顯示根據(jù)本發(fā)明一實(shí)施例的芯片封裝的制程剖面示意圖。
[0008]圖2A及圖2B顯示根據(jù)本發(fā)明實(shí)施例的芯片封裝的剖面示意圖。
[0009]圖3A-3D顯示根據(jù)本發(fā)明另一實(shí)施例的芯片封裝的制程剖面示意圖。
[0010]圖4A及圖4B顯示根據(jù)本發(fā)明實(shí)施例的芯片封裝的剖面示意圖。
[0011]圖5顯示根據(jù)本發(fā)明實(shí)施例的芯片封裝的剖面示意圖。
【【具體實(shí)施方式】】
[0012]在說(shuō)明書及權(quán)利要求書當(dāng)中使用了某些詞匯來(lái)指稱特定的組件。所屬領(lǐng)域中的技術(shù)人員應(yīng)可理解，制造商可能會(huì)用不同的名詞來(lái)稱呼同樣的組件。本說(shuō)明書及權(quán)利要求書并不以名稱的差異來(lái)作為區(qū)分組件的方式，而是以組件在功能上的差異來(lái)作為區(qū)分的基準(zhǔn)。在通篇說(shuō)明書及權(quán)利要求書當(dāng)中所提及的「包含」是開放式的用語(yǔ)，故應(yīng)解釋成「包含但不限定于」。另外，「耦接」一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或透過(guò)其它裝置或連接手段間接地電氣連接至第二裝置。
[0013]圖1A-1E顯示根據(jù)本發(fā)明一實(shí)施例的芯片封裝的制程剖面示意圖。如圖1A所示，提供導(dǎo)電板100,其可為(但不限于)單層襯底(single layer substrate)。導(dǎo)電板100可包括(但不限于)金屬材料，例如銅、鋁、鎳、鐵、鉛、錫、或其組合?；蛘?，導(dǎo)電板100可包括摻質(zhì)或者不摻雜的半導(dǎo)體材料。可在導(dǎo)電板100的上表面(upper surface)上設(shè)置多個(gè)導(dǎo)電墊，例如導(dǎo)電墊102a、102b、102c、102d、及102e。在一實(shí)施例中，可在導(dǎo)電板100的上表面上形成導(dǎo)電層，并接著將其圖案化以形成導(dǎo)電墊(例如102a_102e)。導(dǎo)電墊(102a-102e)可直接接觸導(dǎo)電板100?；蛘撸渌牧蠈?未顯示)可設(shè)置于導(dǎo)電墊與導(dǎo)電板100之間。在一實(shí)施例中，導(dǎo)電墊(102a_102e)與導(dǎo)電板100的材料是相同的。在其他實(shí)施例中，導(dǎo)電墊(102a_102e)的材料不同于導(dǎo)電板100的材料。在一實(shí)施例中，用于芯片尺寸封裝制程(CSP package process)中的低成本引線框(low-cost lead frame)經(jīng)調(diào)整用做承載導(dǎo)電墊(102a-102e)的導(dǎo)電板100。因此，本發(fā)明實(shí)施例的芯片封裝的制作成本可顯著地減少。
[0014]如圖1A所示,可在導(dǎo)電板100的下表面(lower surface)上形成多個(gè)導(dǎo)電凸塊(conducting bumps),例如導(dǎo)電凸塊104a及104b。導(dǎo)電凸塊(104a_104b)可在后續(xù)的選擇性蝕刻制程(opt1nal etching process)期間,用作蝕刻掩模。可進(jìn)行選擇性蝕刻制程以將導(dǎo)電板100圖案化。因此，導(dǎo)電凸塊的圖案可根據(jù)需求而改變。在一實(shí)施例中，可在蝕刻制程中使用對(duì)于導(dǎo)電板100有相對(duì)高蝕刻速度(相比于對(duì)導(dǎo)電凸塊的蝕刻速度)的蝕刻齊U。可通過(guò)使用不同的蝕刻劑而調(diào)整蝕刻速度。蝕刻速度可依需求而調(diào)變。在其他實(shí)施例中，每一導(dǎo)電凸塊(104a-104b)可比導(dǎo)電板100厚。因此，在蝕刻導(dǎo)電板100以露出所需露出的部分后，導(dǎo)電凸塊(104a-104b)仍保留。導(dǎo)電凸塊的尺寸、形狀、及/或分布可根據(jù)導(dǎo)電板100所需的圖案而調(diào)整。例如，每一導(dǎo)電凸塊可覆蓋于至少一個(gè)導(dǎo)電墊之上。
[0015]如圖1B所示，可選擇性地在導(dǎo)電板100的上表面上形成絕緣保護(hù)層106以圍繞導(dǎo)電墊(102a-102e)。導(dǎo)電墊(102a_102e)部分露出。絕緣保護(hù)層106可在后續(xù)的蝕刻制程中用作蝕刻停止層，并固定導(dǎo)電板100上的導(dǎo)電墊(102a-102e)。絕緣保護(hù)層106的材料可包括(但不限于)非導(dǎo)電膜(non-conductive film)或非導(dǎo)電膏(non-conductive paste)。非導(dǎo)電膜或非導(dǎo)電膏可包括氧化物、氮化物、高分子、或其組合。
[0016]請(qǐng)參考圖1C，接著通過(guò)移除一部分的導(dǎo)電板100而將導(dǎo)電板100圖案化。在一實(shí)施例中，導(dǎo)電凸塊104a及104b可用做蝕刻掩模，并在導(dǎo)電板100的下表面上進(jìn)行蝕刻制程以部分移除導(dǎo)電板100?？梢瞥龑?dǎo)電板100的未被導(dǎo)電凸塊(例如，導(dǎo)電凸塊104a及104b)覆蓋的部分以在導(dǎo)電板100之中形成開口。如圖1C所示，圖案化導(dǎo)電板具有多個(gè)導(dǎo)電部分(conducting sect1ns),例如導(dǎo)電部分100a及100b。然而,應(yīng)注意的是,本發(fā)明實(shí)施例不限于此。在其他實(shí)施例中，可在導(dǎo)電板100的下表面上另外形成掩模層，例如是圖案化光阻層(未顯示)。掩模層可具有露出部分導(dǎo)電板100的開口。接著，可進(jìn)行蝕刻制程以透過(guò)掩模層的開口而部分移除導(dǎo)電板100，使得導(dǎo)電板100根據(jù)需求而圖案化。
[0017]導(dǎo)電部分10a及10b可彼此電性隔離。每一導(dǎo)電凸塊電性連接至圖案化導(dǎo)電板的對(duì)應(yīng)的導(dǎo)電部分。例如，導(dǎo)電凸塊104a可電性連接至導(dǎo)電部分100a，而導(dǎo)電凸塊104b可電性連接至導(dǎo)電部分100b。在一實(shí)施例中，導(dǎo)電墊102a及102b可透過(guò)由導(dǎo)電部分10a所提供的導(dǎo)電路徑而電性連接至導(dǎo)電凸塊104a。相似地，導(dǎo)電墊102c可透過(guò)由圖案化導(dǎo)電板的另一導(dǎo)電部分(未顯示)所提供的導(dǎo)電路徑而電性連接至導(dǎo)電凸塊(未顯示)。導(dǎo)電墊102c可沿著垂直于圖1C所示剖面的方向延伸以電性接觸圖案化導(dǎo)電板的一個(gè)對(duì)應(yīng)的導(dǎo)電部分(未顯不)?；蛘?，導(dǎo)電墊102c可為虛擬墊(dummy pad),其不與任何的導(dǎo)電凸塊電性連接。
[0018]請(qǐng)參考圖1D，可接著形成絕緣支撐層108以部分圍繞導(dǎo)電凸塊104a及104b。在此實(shí)施例中，絕緣支撐層108可進(jìn)一步延伸進(jìn)入圖案化導(dǎo)電板的導(dǎo)電部分之間的開口(例如，導(dǎo)電部分10a與10b之間的開口)以圍繞導(dǎo)電部分的側(cè)壁。在一實(shí)施例中，絕緣支撐層108可透過(guò)圖案化導(dǎo)電板的導(dǎo)電部分之間的至少一開口而直接接觸至少一導(dǎo)電墊(例如，導(dǎo)電墊102c)。絕緣支撐層108固定導(dǎo)電部分及其上的導(dǎo)電墊及導(dǎo)電凸塊，并提供更佳的結(jié)構(gòu)強(qiáng)度。絕緣支撐層108的材料可包括(但不限于)非導(dǎo)電膜或非導(dǎo)電膏。非導(dǎo)電膜或非導(dǎo)電膏可包括氧化物、氮化物、高分子、或其組合。
[0019]如圖1E所示,可例如使用倒裝芯片制程(flip-chip process)而在導(dǎo)電墊上設(shè)置芯片110。在一實(shí)施例中，可選擇性在芯片110與導(dǎo)電墊(102a-102e)之間設(shè)置多個(gè)導(dǎo)電結(jié)構(gòu)112?？蛇x擇性將顯示在圖1E的結(jié)構(gòu)設(shè)置在印刷電路板(未顯示)之上?？稍谟∷㈦娐钒迮c導(dǎo)電凸塊之間形成錫球(solder ball)。因此，可通過(guò)圖案化導(dǎo)電板的導(dǎo)電部分與其上的導(dǎo)電墊及導(dǎo)電凸塊而在印刷電路板與芯片110之間傳遞電信號(hào)。在此實(shí)施例中，芯片110直接透過(guò)圖案化導(dǎo)電板而與其他電子構(gòu)件電性連結(jié)，而未透過(guò)任何的鍵合線(bondingwire)。電信號(hào)可以較快的速度傳遞。
[0020]本發(fā)明實(shí)施例可有許多變化。例如，圖5顯示根據(jù)本發(fā)明一實(shí)施例的芯片封裝的剖面示意圖，其中相同或相似的標(biāo)號(hào)用以標(biāo)示相同或相似的元件。在一實(shí)施例中，在圖1C所述的蝕刻制程進(jìn)行之后，凹陷502可形成在其中一個(gè)導(dǎo)電墊(例如，導(dǎo)電墊102c)的表面。凹陷502可自導(dǎo)電墊102c的下表面朝其內(nèi)部(innerport1n)延伸。
[0021]圖2A及2B顯示根據(jù)本發(fā)明實(shí)施例的芯片封裝的剖面示意圖，其中相同或相似的標(biāo)號(hào)用以標(biāo)示相同或相似的元件。如圖2A所示,在一實(shí)施例中,可選擇性在圖案化導(dǎo)電板之上形成模塑料(molding compound) 114(例如,模塑底膠(molded underfill))以覆蓋芯片110。模塑料114可覆蓋導(dǎo)電結(jié)構(gòu)112及導(dǎo)電墊。如圖2B所示，在另一實(shí)施例中，可選擇性的在芯片I1與導(dǎo)電墊之間形成底膠116 (例如,毛細(xì)現(xiàn)象式底膠(capillary underfill))。底膠116可圍繞導(dǎo)電結(jié)構(gòu)112。
[0022]圖3A-3D顯示根據(jù)本發(fā)明另一實(shí)施例的芯片封裝的制程剖面示意圖，其中相同或相似的標(biāo)號(hào)用以標(biāo)示相同或相似的元件。如圖3A所示,提供相似于圖1A所示的結(jié)構(gòu)。
[0023]請(qǐng)參考圖3B，在導(dǎo)電板100(其尚未被圖案化)的下表面上形成絕緣支撐層108。接著，如圖3C所示，將導(dǎo)電板100圖案化以形成圖案化導(dǎo)電板，其具有彼此電性隔離的多個(gè)導(dǎo)電部分，例如是導(dǎo)電部分100a、100b、100c、100d、及100e。在一實(shí)施例中，可在導(dǎo)電板100的上表面上進(jìn)行蝕刻制程以部分移除導(dǎo)電板100。在一實(shí)施例中，導(dǎo)電墊(102a_102e)可在蝕刻制程期間用作蝕刻掩模。在蝕刻制程中，可使用對(duì)于導(dǎo)電墊(102a-102e)具有相對(duì)低蝕刻速度的蝕刻劑?；蛘?，可在導(dǎo)電板100的下表面上形成掩模層(未顯示)，例如圖案化光阻層。接著，可在導(dǎo)電板100的未被掩模層所覆蓋的部分上進(jìn)行蝕刻制程以將導(dǎo)電板100圖案化成導(dǎo)電部分(10a-1OOe)。
[0024]如第3D圖所示，可在導(dǎo)電墊之上設(shè)置芯片110，且可在其間形成用于電性連接的導(dǎo)電結(jié)構(gòu)112?？刹捎玫寡b芯片制程來(lái)設(shè)置芯片110。因此，可透過(guò)圖案化導(dǎo)電板而在芯片110與配置于導(dǎo)電凸塊之下的電子構(gòu)件(未顯示)之間傳遞電信號(hào)。在此實(shí)施例中，絕緣支撐層108不直接接觸導(dǎo)電墊(102a-102e)。此外，絕緣支撐層108不圍繞圖案化導(dǎo)電板的導(dǎo)電部分(10a-1OOe)。
[0025]圖4A及4B顯示根據(jù)本發(fā)明實(shí)施例的芯片封裝的剖面示意圖，其中相同或相似的標(biāo)號(hào)用以標(biāo)示相同或相似的元件。如圖4A所示,在一實(shí)施例中,可選擇性的在圖案化導(dǎo)電板上形成模塑料114以覆蓋芯片110。模塑料114可覆蓋導(dǎo)電結(jié)構(gòu)112及導(dǎo)電墊。如圖4B所示，在其他實(shí)施例中，可選擇性的在芯片110與導(dǎo)電墊之間形成底膠116。底膠116可圍繞導(dǎo)電結(jié)構(gòu)112。
[0026]在本發(fā)明實(shí)施例中，芯片封裝的制作成本可顯著地降低。此外，可獲得具有尺寸縮小化及性能提升化的芯片封裝。
[0027]以上所述僅為本發(fā)明的較佳實(shí)施例，本領(lǐng)域相關(guān)的技術(shù)人員依據(jù)本發(fā)明的精神所做的等效變化與修改，都應(yīng)當(dāng)涵蓋在權(quán)利要求書內(nèi)。
【權(quán)利要求】
1.一種芯片封裝，包括: 圖案化導(dǎo)電板，具有彼此電性隔離的多個(gè)導(dǎo)電部分； 多個(gè)導(dǎo)電墊，設(shè)置于所述圖案化導(dǎo)電板的上表面之上； 芯片，設(shè)置于所述多個(gè)導(dǎo)電墊之上； 多個(gè)導(dǎo)電凸塊，設(shè)置于所述圖案化導(dǎo)電板的下表面之上，其中所述多個(gè)導(dǎo)電凸塊的每一個(gè)電性連接至所述圖案化導(dǎo)電板的所述多個(gè)導(dǎo)電部分中對(duì)應(yīng)的一個(gè)；以及 絕緣支撐層，部分圍繞所述多個(gè)導(dǎo)電凸塊。
2.根據(jù)權(quán)利要求1所述的芯片封裝，其特征在于，所述絕緣支撐層更圍繞所述圖案化導(dǎo)電板的所述多個(gè)導(dǎo)電部分的側(cè)壁。
3.根據(jù)權(quán)利要求2所述的芯片封裝，更包含絕緣保護(hù)層，設(shè)置于所述絕緣支撐層之上，且圍繞所述多個(gè)導(dǎo)電墊。
4.根據(jù)權(quán)利要求1所述的芯片封裝，其特征在于，所述多個(gè)導(dǎo)電墊的材料不同于所述圖案化導(dǎo)電板的材料。
5.根據(jù)權(quán)利要求1所述的芯片封裝，其特征在于，所述絕緣支撐層透過(guò)所述圖案化導(dǎo)電板的所述多個(gè)導(dǎo)電部分之間的至少一開口而直接接觸至少一所述多個(gè)導(dǎo)電墊。
6.根據(jù)權(quán)利要求1所述的芯片封裝，其特征在于，所述絕緣支撐層不直接接觸所述多個(gè)導(dǎo)電墊。
7.根據(jù)權(quán)利要求6所述的芯片封裝，其特征在于，所述絕緣支撐層不圍繞所述圖案化導(dǎo)電板的所述多個(gè)導(dǎo)電部分。
8.根據(jù)權(quán)利要求1所述的芯片封裝，更包含凹陷，自所述多個(gè)導(dǎo)電墊之一的表面朝所述多個(gè)導(dǎo)電墊中對(duì)應(yīng)的一個(gè)的內(nèi)部部分延伸。
9.根據(jù)權(quán)利要求1所述的芯片封裝，更包含模塑料，設(shè)置于所述圖案化導(dǎo)電板之上，且覆蓋所述芯片。
10.根據(jù)權(quán)利要求1所述的芯片封裝，更包含底膠，設(shè)置于所述芯片與所述多個(gè)導(dǎo)電墊之間。
11.一種芯片封裝的形成方法,包括: 提供導(dǎo)電板，其中多個(gè)導(dǎo)電墊設(shè)置于所述導(dǎo)電板的上表面之上； 形成多個(gè)導(dǎo)電凸塊在所述導(dǎo)電板的下表面之上； 通過(guò)移除一部分的所述導(dǎo)電板而將所述導(dǎo)電板圖案化為圖案化導(dǎo)電板，其中所述圖案化導(dǎo)電板具有彼此電性隔離的多個(gè)導(dǎo)電部分，且所述多個(gè)導(dǎo)電凸塊的每一個(gè)電性連接至所述圖案化導(dǎo)電板的所述多個(gè)導(dǎo)電部分中對(duì)應(yīng)的一個(gè)； 形成絕緣支撐層以部分圍繞所述多個(gè)導(dǎo)電凸塊；以及 將芯片設(shè)置于所述多個(gè)導(dǎo)電墊之上。
12.根據(jù)權(quán)利要求11所述的芯片封裝的形成方法，其特征在于，所述絕緣支撐層形成在將所述導(dǎo)電板圖案化之后，且所述絕緣支撐層更圍繞所述圖案化導(dǎo)電板的所述多個(gè)導(dǎo)電部分的側(cè)壁。
13.根據(jù)權(quán)利要求12所述的芯片封裝的形成方法，更包含在所述導(dǎo)電板的所述上表面上形成絕緣保護(hù)層以在將所述導(dǎo)電板圖案化之前圍繞所述多個(gè)導(dǎo)電墊。
14.根據(jù)權(quán)利要求12所述的芯片封裝的形成方法，其特征在于，將所述導(dǎo)電板圖案化的步驟包括在所述導(dǎo)電板的所述下表面上進(jìn)行蝕刻制程以移除所述導(dǎo)電板的所述部分。
15.根據(jù)權(quán)利要求14所述的芯片封裝的形成方法，其特征在于，在進(jìn)行所述蝕刻制程之后，凹陷形成于所述多個(gè)導(dǎo)電墊的其中一個(gè)的表面。
16.根據(jù)權(quán)利要求14所述的芯片封裝的形成方法，其特征在于，在所述蝕刻制程期間，所述多個(gè)導(dǎo)電凸塊用作蝕刻掩模。
17.根據(jù)權(quán)利要求11所述的芯片封裝的形成方法，其特征在于，所述絕緣支撐層形成于將所述導(dǎo)電板圖案化之前。
18.根據(jù)權(quán)利要求17所述的芯片封裝的形成方法，其特征在于，將所述導(dǎo)電板圖案化的步驟包括于所述導(dǎo)電板的所述上表面之上進(jìn)行蝕刻制程以移除所述導(dǎo)電板的所述部分。
19.根據(jù)權(quán)利要求18所述的芯片封裝的形成方法，其特征在于，在所述蝕刻制程期間，所述多個(gè)導(dǎo)電墊用作蝕刻掩模。
20.根據(jù)權(quán)利要求11所述的芯片封裝的形成方法，更包含在所述圖案化導(dǎo)電板之上形成模塑料以覆蓋所述芯片。
【文檔編號(hào)】H01L21/50GK104425421SQ201410253113
【公開日】2015年3月18日 申請(qǐng)日期:2014年6月9日 優(yōu)先權(quán)日:2013年8月30日
【發(fā)明者】許文松, 林明杰, 于達(dá)人 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司