用于工藝調整的在公共襯底的電子芯片中的可去除指示器結構的制作方法
【專利摘要】本發(fā)明提供了一種處理多個封裝的電子芯片的方法，該多個封裝的電子芯片在公共襯底中彼此連接，其中該方法包括：蝕刻電子芯片；檢測指示在指示器結構的暴露之后的、指示器結構的至少部分去除的信息，指示器結構被嵌入在電子芯片的至少一部分內并且在蝕刻已經去除在指示器結構上方的芯片材料之后被暴露；并且在檢測到指示指示器結構的至少部分去除的信息之后調整處理。
【專利說明】用于工藝調整的在公共襯底的電子芯片中的可去除指示器結構

【技術領域】
[0001]本發(fā)明涉及用于處理在襯底級上的多個電子芯片的方法和設備、電子芯片以及制品O

【背景技術】
[0002]用于電子芯片的常規(guī)封裝(諸如模制結構)已經演化到其中封裝不再顯著妨礙電子芯片的性能的水平。此外，對在晶片級上的電子芯片進行處理是用于有效生產電子芯片的已知過程。對電子芯片進行蝕刻是用于從電子芯片去除材料的常規(guī)技術。
[0003]然而，仍然存在潛在空間以減小制造成本以及簡化對將被封裝的電子芯片的處理，而同時維持處理的高準確率。


【發(fā)明內容】

[0004]可能需要提供關于在處理之后剩余的芯片材料而利用簡單的處理架構并且利用高精確度制造電子芯片的可能性。
[0005]根據一個示例性實施例，提供一種處理多個封裝的電子芯片的方法，該多個封裝的電子芯片在公共襯底中彼此連接，其中該方法包括:蝕刻電子芯片；檢測指示在指示器結構的暴露之后的、指示器結構的至少部分去除的信息，該指示器結構被嵌入在電子芯片的至少一部分內并且在蝕刻已經去除在指示器結構上方的芯片材料之后被暴露；并且在檢測到指示指示器結構的至少部分去除的信息之后調整處理。
[0006]根據另一示例性實施例，提供一種處理多個電子芯片的方法，該多個電子芯片通過公共襯底彼此連接，其中該方法包括:同時等離子體蝕刻電子芯片；在等離子體蝕刻的電子芯片的環(huán)境中檢測揮發(fā)性物質，以由此導出指示指示器層的暴露的信息，該指示器層被嵌入在電子芯片內并且在蝕刻已經去除在指示器層上方的芯片材料之后被暴露，其中揮發(fā)性物質受到指示器層的暴露的影響；并且在檢測到指示器層的暴露之后調整等離子體蝕刻。
[0007]根據又一示例性實施例，提供一種用于處理多個封裝的電子芯片的設備，該多個封裝的電子芯片在公共襯底中彼此連接，其中該設備包括:蝕刻裝置，被配置用于蝕刻電子芯片；檢測裝置，被配置用于檢測指示在指示器結構的暴露之后的、指示器結構的至少部分去除的信息，該指示器結構被嵌入在電子芯片的至少一部分內并且在蝕刻已經去除在指示器結構上方的芯片材料之后被暴露；以及控制裝置，被供應有檢測的信息，并且被配置用于在檢測到指示指示器結構的至少部分去除的信息時調整處理。
[0008]根據又一示例性實施例，提供一種用于處理多個封裝的電子芯片的設備，該多個封裝的電子芯片在公共襯底中彼此連接，其中該設備包括:蝕刻裝置，被配置用于蝕刻電子芯片；檢測裝置，被配置用于檢測指示在指示器結構被暴露之后的、指示器結構的至少部分去除的信息，該指示器結構被嵌入在電子芯片的至少一部分內并且在蝕刻已經去除在指示器結構上方的芯片材料之后被暴露；以及控制裝置，被供應有檢測的信息，并且被配置用于在檢測到指示指示器結構的至少部分去除的信息時調整處理。
[0009]根據又一示例性實施例，提供一種物品，該物品包括襯底、在襯底內或者通過襯底彼此連接的多個電子芯片、以及被嵌入在電子芯片內的連續(xù)或非連續(xù)指示器層，其中該指示器層被配置為通過等離子體蝕刻從電子芯片至少部分地可去除，使得指示器層的等離子體蝕刻產物影響在電子芯片的環(huán)境中的揮發(fā)性物質，從而使得通過分析揮發(fā)性物質可檢測指示器層的暴露。
[0010]根據又一不例性實施例，提供一種電子芯片，該電子芯片包括:半導體襯底；被集成在半導體襯底中的至少一個集成電路部件；形成半導體襯底的外表面部分的指示器層，其中指示器層被配置為通過等離子體蝕刻至少部分地可去除，使得它的等離子體蝕刻產物影響在半導體襯底的環(huán)境中的揮發(fā)性物質，從而使得通過分析揮發(fā)性物質可檢測指示器層的暴露；以及模制結構，覆蓋半導體襯底的至少一部分。
[0011]示例性實施例可以具有如下優(yōu)點，在蝕刻過程從電子芯片去除指示器結構的至少一部分時，針對分析生成的揮發(fā)性物質來檢測通過蝕刻去除指示器結構的在電子芯片(諸如半導體芯片)的內部中的材料的開始。對應的檢測信號可以指示蝕刻過程已經到達指示器結構，并且因此可以用作用于調整電子芯片的后續(xù)處理過程的觸發(fā)器。對被嵌入在電子芯片中的指示器結構的材料的去除的開始事件的檢測可以是獲得該處理已經達到特定級的明確信息的精確和故障強健的方法，該特定級可以要求調整電子芯片的進一步處理。因此，工藝控制可以不取決于猜測或做出有問題的假設，而相反可以基于易于檢測的信號精確地并且可再現地執(zhí)行這一工藝控制，該易于檢測的信號由指示器或信號結構直接生成。
[0012]對其它示例性實施例的描述
[0013]在下文中，將解釋方法、設備、電子芯片和物品的其它示例性實施例。
[0014]示例性實施例的要點可以視為:嵌入的指示器結構(諸如指示器層、指示器點等)可以形成于電子芯片(諸如半導體芯片)內，以用于在封裝(TIP)中良好限定減薄(尤其是等離子體減薄)。這種嵌入結構可以用于通過中止蝕刻工藝來觸發(fā)蝕刻結束點，或者可以觸發(fā)對芯片處理的任何其它調整。
[0015]在襯底級上的常規(guī)蝕刻過程期間，電子芯片可以是未封裝的或者可以是由模制結構封裝的(其也可以被表示為封裝結構)。在本申請的上下文中，術語“封裝的”可以具體表示電子芯片已經被容置或容納在封裝中。封裝又可以被表示為(例如金屬、塑料、玻璃或陶瓷材料的)外殼，該外殼包含電子芯片。這種封裝可以提供保護以免于沖擊和腐蝕，可以保持接觸引腳或引線和/或可以消散在正常操作時在電子芯片中產生的熱量。在蝕刻過程之前對電子芯片進行封裝十分有利，因為這顯著簡化了對敏感的電子芯片的處理，該敏感的電子芯片可能在背部蝕刻過程之后具有非常小的厚度。
[0016]對應的過程可以包括通過模制結構(諸如模制襯底)對個體電子芯片或具有集成電子芯片的體晶片進行封裝、在封裝時減薄電子芯片以及單片化(或分離)個體單子芯片，以使得經單片化的減薄的電子芯片可以包括模制結構的支撐部分。因此，僅需要對個體減薄的芯片執(zhí)行連續(xù)(serial)過程，而非順序的(sequential)過程。因此，不對沒有支撐封裝的薄電子芯片進行處理是必要的。在處理期間，模制結構可以進一步用作掩膜，以使得附加的(尤其是背側)掩膜是可有可無的，或者可以減小掩膜的數目。
[0017]具體而言，這樣的處理構思可以允許生產如下電子芯片，該電子芯片具有在處理之后剩余的材料(諸如半導體層的序列)的精確限定的屬性，即使在初始材料的屬性改變(諸如不同模制晶片之間的變化、經處理的晶片的不同部分之間的變化、與研磨晶片有關的變化、在對襯底材料的蝕刻期間涉及的變化)由于相當大的容差而展現相當大的偏差時。換言之，用于工藝控制的指示器結構的實現允許調整剩余的半導體材料的被精確限定的厚度，即使當半導體結構的初始厚度尚未被限定或者僅非常粗略地限定。例如，根據示例性實施例的厚度調整的精確度可以為數微米或更小的量值的數量級，其比利用常規(guī)手段獲得的精確度顯著更好。
[0018]根據示例性實施例，使得有可能制造示例性薄電子芯片，尤其是對于其中電子芯片的厚度與電氣功能相關、而非僅實現單純的幾何目的的應用而言。例如，對于功率電子應用而言，減薄的半導體結構導致非常小的電阻，由于通過這一減薄的半導體結構的電流路徑可以保持很短，使得電信號從外部構件向電子芯片中的傳送以及電信號從電子芯片向外部構件中的傳送可以以低功率消耗(諸如歐姆損耗)實現。在微機電系統(MEMS)領域的另一應用中，減薄的半導體結構例如可以用作傳感器或致動器的膜，其因此可以被制造為具有小厚度并且因此具有高靈敏度。
[0019]在一個實施例中，指示器結構可以是蝕刻停止指示器結構。這種蝕刻停止指示器結構可以在其去除開始并且其材料從固相轉換成揮發(fā)性相(諸如等離子體或氣體)時，提供可以觸發(fā)蝕刻過程的結束的信號。
[0020]具體而言，可以根據各個實施例實施氣體蝕刻方法(諸如等離子體蝕刻)，并且將要被蝕刻的材料優(yōu)選為硅，例如晶體硅或多晶硅。可以使用蝕刻氣體來執(zhí)行蝕刻。
[0021]在一個實施例中，蝕刻電子芯片通過等離子體蝕刻(例如使用氯或氟)來執(zhí)行?？梢栽谝呀浉袦y到指示器結構的至少部分去除之后修改這種等離子體蝕刻過程?！暗入x子體蝕刻”也可以表示為反應離子蝕刻(RIE)，并且是使用化學反應性等離子體來去除沉積于晶片上的材料的蝕刻技術。等離子體在低溫下由電磁場產生。來自等離子體的高能離子攻擊晶片表面并且與其反應。在執(zhí)行等離子體蝕刻之后，通常難以清楚地并且精確地確定蝕刻過程已經進行直至電子芯片(諸如半導體層序列)的希望的厚度。當等離子體蝕刻開始去除指示器結構時，這可以看作用于停止等離子體蝕刻過程的觸發(fā)器。
[0022]對應地，蝕刻裝置可以是被配置用于等離子體蝕刻電子芯片的等離子體蝕刻裝置。具體而言，等離子體蝕刻裝置可以被配置為反應性離子蝕刻裝置。
[0023]在一個實施例中，檢測信息通過在分析電子芯片的環(huán)境中(具體而言在蝕刻室內)的揮發(fā)性物質來執(zhí)行。這樣的揮發(fā)性物質受到通過蝕刻從電子芯片去除指示器結構的材料生成的蝕刻產物的影響。換言之，可以分析在蝕刻攻擊指示器結構時在經蝕刻的電子芯片的環(huán)境中生成的氣體或等離子體產物或物質。因此，可以通過分析氣體和/或等離子體物質而在蝕刻室中執(zhí)行該檢測，該氣體和/或等離子體物質具有在蝕刻過程開始攻擊指示器結構時在特性上改變的屬性和組成。因此，對應的傳感器通常可以被放置在蝕刻室內或者排氣導管中的任何希望的位置，以用于檢測揮發(fā)性物質的組成的改變。
[0024]對應地，檢測裝置可以被配置用于通過分析在電子芯片的環(huán)境中的揮發(fā)性物質來檢測信息，其揮發(fā)性物質受到通過蝕刻從電子芯片去除指示器結構的材料生成的蝕刻產物的影響。檢測裝置可以根據檢測結果而應用一個或多個決定準則，該檢測結果指定指示器結構去除是否假設已經開始。檢測裝置的傳感器可以直接位于等離子體室中或者位于等離子體室下游的排氣通道中。
[0025]在一個實施例中，所分析的揮發(fā)性物質是等離子體，該等離子體也用于等離子體蝕刻，但是該等離子體受到對指示器結構的蝕刻攻擊影響。由于指示器結構的去除也對其自身蝕刻室內的等離子體有影響，因此等離子體的化學組成的改變是從電子芯片對指示器結構的去除已經開始的指紋圖譜(fingerprint)，并且因此可以用作用于停止蝕刻過程的觸發(fā)器。
[0026]在一個實施例中，分析等離子體通過光發(fā)射光譜法和/或相干反斯托克斯拉曼散射(CARS)法來執(zhí)行。這些分析方法是有利的。然而，也可以使用其它分析方法以用于分析蝕刻室內的等離子體。
[0027]在一個實施例中，所分析的揮發(fā)性物質是在通過等離子體蝕刻去除指示器結構的材料時生成的尾氣或廢氣(effluent gas)。在蝕刻室內，由將揮發(fā)性物質吸離蝕刻室的泵維持壓力。由于在開始通過蝕刻去除指示器結構材料之后蝕刻室內的揮發(fā)性物質被修改，因此對蝕刻室下游的排氣導管中其預先已知組成(對應于指示器結構的化學組成)的突然檢測可以用作用于停止蝕刻過程的觸發(fā)器，因為這允許得出蝕刻過程目前已經到達指示器結構的結論。
[0028]在一個實施例中，分析廢氣或尾氣通過光發(fā)射光譜法和/或質譜法來執(zhí)行。盡管這些譜方法相當適合于集成到排氣導管中，但是也存在也可以實施的用于分析來自蝕刻室的廢氣的其它方法。
[0029]在一個實施例中，指示器結構可以包括摻雜劑(諸如η摻雜劑或P摻雜劑)、注入材料(例如光學可檢測的或者極其重或輕的材料，或者例如在電子芯片的襯底是硅襯底時為非硅材料)和/或沉積層(例如連續(xù)的或不連續(xù)的平面層)。對于指示器結構的合適的材料的僅有要求是其具有可檢測的屬性，該可檢測屬性足夠不同于電子芯片的周圍材料的屬性。
[0030]在一個實施例中，所有電子芯片被同時蝕刻。通過處理晶片級上的各個電子芯片(具體的是具有形成于其中的集成電路的半導體芯片)，即在單片化個體電子芯片之前，同時并且在一個批處理中蝕刻所有電子芯片是可能的。這提供了對芯片的非常經濟的處理。
[0031]在一個實施例中，蝕刻過程是選擇性的蝕刻過程，使得對指示器結構的材料的蝕刻速率(即單位時間蝕刻的材料)不同于(特別是小于或大于)對與指示器結構直接相鄰或鄰近的材料的蝕刻速率。因此，指示器結構的材料以及其環(huán)境的材料二者可以適當地可蝕刻。然而，單位蝕刻時間所蝕刻的材料厚度針對周圍的材料可以大于針對指示器結構的材料(例如具有在2與10之間的比率)。選擇性蝕刻過程和在通過蝕刻去除指示器結構之后檢測的信號的使用的組合提供了用于精確地限定蝕刻停止的非?？煽康慕Y構。然而，在備選的實施例中，指示器結構的蝕刻速率大于(例如具有在2與10之間的比率)相鄰的半導體材料的蝕刻速率。這將具有如下結果，在開始去除指示器結構時可以檢測到非常顯著的檢測信號，因為這增加了單位時間間隔去除的可檢測材料的量，并且因此增加了檢測的靈敏度。
[0032]在一個實施例中，在公共襯底中彼此連接的多個封裝的電子芯片包括被作為封裝的模制結構分成電子芯片的半導體晶片。在這樣的實施例中，電子芯片在晶片化合物內直接彼此連接，其中模制材料可以具有在這一晶片化合物內限定個體電子芯片的若干部分。已經在晶片級上封裝電子芯片具有如下優(yōu)點，在單片化之后對個體電子芯片進行處理被顯著簡化，即使在電子芯片已經由于其連接至模制部分而被蝕刻過程減薄至非常薄的厚度時。
[0033]在一個實施例中，調整處理可以包括停止蝕刻、修改蝕刻速率(即單位時間蝕刻的材料)、修改蝕刻參數、修改蝕刻工藝以及利用相同的蝕刻條件或者利用修改的蝕刻條件繼續(xù)蝕刻持續(xù)預定的附加蝕刻時間間隔(在終止蝕刻之前)。更具體地，可以在發(fā)起去除指示器結構之前執(zhí)行第一處理系列或步驟。在檢測到開始去除指示器結構時，可以開始另一個第二處理系列或步驟。因此，在一個實施例中，開始去除信號層(或任何其它指示器結構)可以導致蝕刻過程的終止。備選地，對去除的檢測可以具有減小(或增加)蝕刻速率的結果。也可能在檢測到指示器結構的去除之后僅繼續(xù)蝕刻持續(xù)附加時間間隔。響應于指示器結構暴露，處理的其它改變也是可能的，諸如蝕刻劑的改變等。
[0034]在一個實施例中，指示器結構是指示器層。后者可以在所有電子芯片內被嵌入在相同深度水平處。因此，特別是在蝕刻過程為各向異性的時，不同電子芯片中的指示器結構部分的去除的開始可以同時發(fā)生。通過檢測指示公共信號層的個體蝕刻停止指示器部分的去除的信號的時間依賴性，可能控制蝕刻工藝(例如在驗證其各向異性特性方面)。此外，可以利用合理的努力(例如通過公共擴散或摻雜過程)執(zhí)行在所有電子芯片內在相同深度水平處指示器層的形成。
[0035]在一個實施例中，該方法包括停止蝕刻并且隨后從襯底單片化電子芯片。將晶片這樣單片化或分離成個體芯片可以通過鋸切、蝕刻等執(zhí)行。在單片化之前通過模制或包封結構封裝電子芯片顯著簡化對機械上靈敏的個體減薄芯片的處理。
[0036]在一個實施例中，物品被封裝，即包括多個電子芯片通過其進行封裝的模制結構。這樣的模制結構可以由陶瓷或塑料材料制成，并且可以用作對電子芯片的機械保護以用于從芯片去除熱量，以及用作用于引線框架等的支撐，電子芯片可以通過該支撐電連接至環(huán)境。
[0037]在一個實施例中，襯底包括例如板狀晶片(特別是半導體晶片)，該板狀晶片包括作為晶片的部分的多個電子芯片。因此，在被處理時，電子芯片仍然可以形成一體結構并且可以在晶片級上被蝕刻。在這樣的實施例中，指示器結構(例如在整個芯片之上在恒定深度水平處的公共信號層)提供用于控制公共蝕刻工藝的適當的基礎。
[0038]在另一實施例中，襯底是例如板狀模制材料，該模制材料包括多個凹陷，其中每個凹陷容納多個電子芯片中的相應電子芯片。通過在例如形成于包封襯底(其可以具體而言通過模制液體或顆粒材料并且隨后硬化包封劑形成，液體或顆粒材料可以表示為個體電子芯片周圍的模制結構的包封劑，)中的容納容積的二維陣列中容納個體電子芯片，所有電子芯片隨后可以同時減薄，而沒有由于在封裝之前難于處理非常薄的電子芯片而發(fā)生問題。具體而言，物品可以被配置為嵌入式晶片級封裝(eWLP)。eWLP是使用模制載體和扇出重分布層的封裝技術。裸片可以被單片化、被嵌入到模制載體中并且隨后被重構造到人造晶片上。
[0039]在又一實施例中，襯底是例如板狀模體，該模體包括凹陷，該凹陷容納包括作為晶片的部分的多個電子芯片的晶片。在這樣的實施例中，整個晶片可以作為整體被插入到單個容納體積中(具體而言通過模制液體或顆粒材料并且隨后硬化包封劑，液體或顆粒材料可以表示為晶片周圍的模制結構的包封劑)并且可以然后通過背部蝕刻減薄。同樣在這樣的實施例中，可以有利地避免在模體或包封結構中封裝它們之前對個體減薄的電子芯片的處理。
[0040]在一個實施例中，物品沒有嵌入的等離子體蝕刻抵抗層。因此，根據示例性實施例提供常規(guī)蝕刻停止層(諸如SOI襯底的二氧化硅層、絕緣體上硅)是可有可無的，其在化學上被配置以使得等離子體蝕刻過程不能去除這一蝕刻停止層。然而，提供這樣的由蝕刻工藝不可去除的蝕刻停止層的必要性限制了集成電路設計者將半導體芯片組合到特殊襯底。此外，提供蝕刻停止層并未向操作器給予指示蝕刻工藝現在應當停止的事實的正檢測器信號，使得必須等待一些安全時間，直到可以完成蝕刻過程以確保實際上已經到達蝕刻停止層。與此相反，示例性實施例獲得正檢測信號，該正檢測信號指示蝕刻過程已經到達電子芯片中的希望的深度。因此，可以增加蝕刻過程以及其終止的安全性和速度。
[0041]在一個實施例中，物品包括被布置于指示器層下方的表面保護結構，其中表面保護結構被配置為關于由重分布結構、金屬化結構和絕緣結構(例如參見圖1和圖2)構成的組中的至少一項分離停止指示器結構。因此，涉及到減薄電子芯片的示例性實施例的處理可以在已經完成對重分布層、金屬化層和絕緣層的處理之后執(zhí)行。
[0042]在一個實施例中，電子芯片可以用作微機電系統(MEMS)中的傳感器或致動器,例如用作壓力傳感器或加速度傳感器。在另一實施例中，電子芯片可以用作用于例如汽車領域中的功率應用的半導體芯片，并且可以例如具有至少一個集成絕緣柵雙極型晶體管
[0043](IGBT)和/或至少一個集成二極管。更具體地，電子芯片可以包括由開關、二極管、半橋和逆變器構成的組中的至少一個集成電路部件。用于功率模塊的電子芯片的集成電路部件因此可以是開關(諸如金屬氧化物場效應晶體管(MOSFET)、IGBT等)、半橋(即具有兩個開關和對應的二極管的逆變器臂)和三相逆變器(即六個開關盒對應的二極管)。
[0044]盡管在薄膜技術和半導體技術的背景中的這一描述中描述了許多示例性實施例，但是也可以在印刷電路板(PCB)技術或其它電子技術中實現其它示例性實施例。
[0045]半導體襯底(優(yōu)選為硅襯底)可以用作襯底或晶片。備選地?？梢蕴峁┒趸杌蛄硪唤^緣體結構。也有可能實現鍺襯底或II1-V族半導體材料。例如，可以以GaN或SiC技術實現示例性實施例。對于封裝、模制或包封而言，可以使用塑料材料或陶瓷材料。此外，示例性實施例可以利用標準半導體處理技術，諸如適當的蝕刻技術(包括各向同性和各向異性蝕刻技術，特別是等離子體蝕刻、干法蝕刻、濕法蝕刻)、圖案化技術(其可以包含光刻研磨)、沉積技術(諸如化學氣相沉積(CVD)、等離子體增強化學氣相沉積(PECVD)、原子層沉積(ALD)、濺射等)。
[0046]從接合附圖的以下描述和所附權利要求，本發(fā)明的上述和其它目的、特征和優(yōu)點將變得明顯，在附圖中相同的部分或元件由相同的附圖標記表示。

【專利附圖】

【附圖說明】
[0047]附圖圖示示例性實施例，附圖被包括已提供對示例性實施例的進一步理解并且構成本說明書的一部分。
[0048]在附圖中:
[0049]圖1示出在蝕刻過程開始時根據示例性實施例的物品的截面圖。
[0050]圖2示出在蝕刻過程已經向下減薄物品直至暴露蝕刻停止指示器層以觸發(fā)蝕刻過程的結束時根據圖1的物品。
[0051]圖3和圖4示出在蝕刻過程開始時和在到達蝕刻停止時的常規(guī)物品。
[0052]圖5示出根據示例性實施例的用于處理晶片級上的多個封裝的電子芯片的設備。
[0053]圖6示出根據示例性實施例的處理晶片級上的多個封裝的電子芯片的方法的框圖。
[0054]圖7至圖11示出根據示例性實施例的、在執(zhí)行處理在公共模制襯底內封裝的多個電子芯片的方法期間獲得的不同結構的截面圖。
[0055]圖12至圖14示出根據示例性實施例的、在執(zhí)行處理晶片級上的多個電子芯片的方法期間獲得的不同結構的截面圖。
[0056]圖15至圖18示出根據示例性實施例的、在執(zhí)行處理晶片級上的多個電子芯片的方法期間獲得的不同結構的截面圖，其中晶片作為整體被封裝在模制襯底內。

【具體實施方式】
[0057]附圖中的圖示是示意性的。
[0058]蝕刻電子芯片的常規(guī)方法是定時的等離子體蝕刻工藝，其中等離子體蝕刻工藝在到達目標深度時中止。工藝持續(xù)時間可以利用得知的用于半導體襯底的蝕刻速率來計算。然而，襯底蝕刻速率(晶片內和/或從晶片至晶片)的變化直接轉化成蝕刻深度的變化，并且因此轉化成減薄的芯片的變化，使得不可能有有真正的結束點。
[0059]在另一常規(guī)方法中，在目標深度處在半導體芯片中實現蝕刻停止層，從而在蝕刻停止層的暴露之后提供蝕刻停止，這是由于蝕刻工藝對于停止層之上的襯底的高選擇性，即由于襯底的蝕刻速率對停止層的蝕刻速率的高比率。然而，這一方法要求蝕刻停止層必須在半導體襯底中提供。例如，在使用SOI (絕緣體上硅)晶片時，要求提供掩埋二氧化硅(S12)層作為用于等離子體減薄硅芯片的蝕刻停止，其減小了設計半導體布局的自由度。
[0060]與這種常規(guī)方法相反，示例性的實施例在半導體芯片中實現指示器層(或者表示為指示器結構的任何其它物理結構)，從而在通過襯底蝕刻(諸如等離子體減薄)工藝暴露之后提供可檢測信號，其又可以用于改變該處理，具體而言用于結束蝕刻工藝。
[0061]例如，可以通過分析等離子體本身(例如利用光發(fā)射光譜法或相干反斯托克斯拉曼散射法，即CARS)和/或在激發(fā)ICP-MS (感性耦合的等離子體質譜)裝置的ICP (感性耦合的等離子體)單元中的廢氣之后分析泵排氣(例如通過質譜法或光發(fā)射光譜法)中的廢氣，來釋放和檢測在目標蝕刻深度處在嵌入的指示器層(其將不用作蝕刻停止層，由于在襯底蝕刻工藝中的本質低蝕刻速率)中包含的元素(諸如摻雜劑、注入劑)。
[0062]更具體地，公開了處理多個封裝的電子芯片的方法，該多個封裝的電子芯片在公共襯底中彼此連接，該方法包括:
[0063]至少部分地去除被嵌入在多個電子芯片的至少一部分中的指示
[0064]器結構；
[0065]檢測指示指示器結構的至少部分去除的信息；
[0066]在檢測到該信息之后調整處理。
[0067]在一個實施例中，可以在封裝中執(zhí)行對電子芯片(特別是半導體芯片)的高精確度減薄，其中對多個電子芯片或者甚至更大的系統的減薄可以在晶片級上同時完成，而無需薄晶片處理。
[0068]圖1示出根據示例性實施例的物品100，其根據示例性實施例的方法進行處理，以便形成圖2中所示的層序列200。
[0069]物品100包括半導體襯底102 (諸如硅晶片)，其中多個電子芯片108在半導體襯底102內彼此連接。各個電子芯片108是仍然彼此連接的半導體芯片，使得物品100是在晶片級上的物品(即在單片化成個體電子芯片108之前)。電子芯片108中的每個電子芯片可以包括一個或多個集成電路部件，諸如晶體管、二極管等(未示出)。不連續(xù)的指示器層110被嵌入在電子芯片108內并且僅由模制結構114的部分分離。指示器層110可以通過注入η型摻雜劑或P型摻雜劑來形成于半導體襯底102中，并且由可以由等離子體蝕刻去除的材料形成，使得其可以用于檢測用于限定蝕刻過程的適當的結束點的傳感器信號。因此指示器層110被嵌入在電子芯片108內，指示器層110例如可以具有與電子芯片108的包圍材料顯著不同的質量和/或顯著不同的光學屬性。這確?？梢詸z測顯著的并且可區(qū)別的傳感器信號，該傳感器信號可以清楚地被分配給指示器層110。
[0070]由圖1可見，電子芯片108由表面保護層104完全覆蓋。在表面保護層104與電子芯片108之間，可以形成一個或多個中間層106。在表面保護層104與由附圖標記102、108、110、114形成的模制晶片或嵌入式晶片級封裝(eWLP)之間的、由附圖標記106指示的線條指示一個或多個其它處理(諸如重分布、金屬化、絕緣)可以已經在模制晶片級上的工藝流程中(在芯片嵌入在模制結構114中之后)較早執(zhí)行。
[0071]為了基于物品100形成在圖2中所示的層序列200，執(zhí)行等離子體蝕刻過程。在執(zhí)行這一蝕刻過程之后，等離子體攻擊物品100的上表面并且因此去除半導體襯底102的材料。蝕刻停止指示器層110的位置表示如下位置，在該位置處希望蝕刻過程停止。因此可以選擇半導體襯底102內的如下深度，在該深度處形成指示器層110。圖2示出其中等離子體蝕刻過程已經推進到如下階段的情形，在該階段蝕刻停止指示器層110當前在層系列200的上表面上被暴露。當蝕刻過程從圖2中所示的層序列200開始進一步繼續(xù)時，等離子體蝕刻引起的對蝕刻停止指示器層110的去除開始，因為其由也可以通過等離子體蝕刻過程去除的材料制成。然而，通過由于等離子體蝕刻而將蝕刻停止指示器層110轉換成揮發(fā)性物質(諸如氣體或等離子體)，變得有可能通過檢測單元或傳感器250來檢測這一揮發(fā)性物質。由于蝕刻停止指示器層110的化學組成不同于半導體芯片102的周圍材料的化學組成，所以對物品200周圍的揮發(fā)性物質的檢測允許檢測開始去除蝕刻停止指示器層110。這樣的檢測到源于對蝕刻停止指示器層110的等離子體蝕刻的等離子體蝕刻產物的事件可以用作用于停止等離子體蝕刻過程的觸發(fā)器。
[0072]因此，圖1和圖2示出具有附加的蝕刻停止指示器層110的模制晶片102、108、110、114，附加的蝕刻停止指示器層110在目標深度處被嵌入在將被減薄的電子芯片108中，從而在等離子體減薄工藝期間在變得暴露(并且隨后至少部分去除)時提供用于蝕刻同意的結束點信號。圖1示出在封裝中減薄之前的狀態(tài)。圖2示出在封裝中(利用對模制材料的選擇性)減薄之后的狀態(tài)。等離子體減薄工藝的蝕刻停止由通過釋放和檢測其材料在實現的蝕刻停止指示器層110的暴露之后獲得的蝕刻結束點信號來觸發(fā)。由于半導體襯底102的減薄和電子芯片108的減薄在封裝到模制結構114中之后并且在晶片級上執(zhí)行(即在單片化個體電子芯片108之前)，所以可以有利地防止對個體減薄的并且因此敏感的電子芯片108進行處理。使用掩埋蝕刻停止指示器層110還允許以高精確度限定完成的電子芯片108的厚度。
[0073]與此相反，圖3和圖4圖示控制并且最后停止蝕刻過程的常規(guī)方法。由圖3可見，多個電子芯片306被容納在保護結構302、304的上面，其中個體電子芯片306由模制結構308的部分分離。當蝕刻過程從圖3中所示的物品300開始時，去除了電子芯片306的材料。蝕刻過程在預定時間后停止，在該預定時間希望減薄已經到達預定的深度水平(對比圖4)。然而，如果在各個電子芯片306之間存在材料的一些不均一性，則蝕刻過程的停止不精確。
[0074]因此，圖3示出模制晶片306、308，不具有嵌入在電子芯片306中用于提供結束點的附加層。圖3中示出的狀態(tài)是在封裝中減薄之前。圖4中示出的狀態(tài)是在封裝中減薄之后，其利用定時的等離子體蝕刻(利用對模制結構308的選擇性)來完成。
[0075]在蝕刻停止層(未示出)被嵌入在電子芯片306內并且為不可蝕刻時，在另一常規(guī)方法中發(fā)生類似的問題，因為在這樣的情形中也不存在當前應當停止蝕刻過程的正信號。
[0076]圖5圖示用于處理晶片級上的多個封裝的電子芯片(諸如具體在圖1中所示并且在圖5中示意性示出的物品100)的設備500。
[0077]設備500包括蝕刻室520。在蝕刻室520內，物品100被安裝在電極512上。高頻信號可以施加至這一電極512。耦合電容器510可以被布置在電極512與高頻發(fā)生器單元514之間。經由在蝕刻室520的頂部上的閥522，氣體可以被引入到由蝕刻室520界定的蝕刻容積526中。蝕刻工藝由等離子體蝕刻單元508控制，其提供氣體作為用于后續(xù)等離子體蝕刻的基礎。泵530通過排氣導管532將廢氣吸出設備500。
[0078]當等離子體蝕刻過程開始時，由引入的氣體、按照在蝕刻室520內由高頻發(fā)生器單元514(傳送功率到晶片安裝電極512)限定的電氣條件生成的等離子體，物品100的電子芯片108的材料被去除。這修改了蝕刻室520內的揮發(fā)性物質，即氣體與等離子體混合物。當這樣的量的材料已經從物品100被去除時，蝕刻停止指示器層110暴露于表面，這一蝕刻停止指示器層110的材料開始被去除并且在特性上改變蝕刻室520內的揮發(fā)性物質的組成。第一傳感器和檢測單元504檢測蝕刻室520內的等離子體的特性并且在開始去除蝕刻停止指示器層110時將提供修改的檢測信號。這可以允許第一檢測單元504向控制單元502 (諸如中央處理單元CPU或微處理器)發(fā)送觸發(fā)信號，以便控制等離子體蝕刻單元508被關斷并且控制高頻發(fā)生器單元514被關斷，以由此停止蝕刻過程。
[0079]附加地(為了鑒于所得的冗余物而提高精確度)或備選地(為了保持檢測過程盡可能簡單)，示出第二檢測單元506，其被布置在設備500的排氣導管532中用于檢測廢氣的特性。再次，廢氣的特性在已經開始去除蝕刻停止指示器層110時在特性上改變。因此，第二檢測單元506也向控制單元502發(fā)送檢測信號。在從檢測單元504、506兩者獲得對應的檢測信號時，控制單元502可以控制等離子體蝕刻單元508終止蝕刻過程并且可以控制高頻發(fā)生器單元514停止向晶片安裝電極512傳送功率。備選地，蝕刻過程的終止可以在檢測單元504、506的兩個檢測信號中的僅一個檢測信號指示開始去除蝕刻停止指示器層110時由控制單元502觸發(fā)。
[0080]圖6示出根據示例性實施例的處理晶片級上的多個電子芯片108的方法的框圖600。
[0081]在框602中，包括電子芯片108的半導體晶片102在晶片級上通過將半導體晶片102與模制結構114連接而被封裝。在隨后的框604中，在晶片級上開始對電子芯片108的等離子體蝕刻。在隨后的框606中，檢測和分析在等離子體蝕刻的電子芯片108的環(huán)境中的揮發(fā)性物質，以由此導出指示蝕刻停止指示器層110的暴露的信息，該蝕刻停止指示器層被嵌入在電子芯片108內并且在蝕刻已經去除在蝕刻停止指示器層110上方的芯片材料之后被暴露。在隨后的框608中，在檢測到蝕刻停止指示器層110的暴露之后停止等離子體蝕刻過程。在隨后的框610中，由模制結構114封裝的經處理的半導體晶片102被單片化成個體封裝的電子芯片108。
[0082]圖7至圖11示出根據示例性實施例的、在執(zhí)行處理公共模制襯底或模制結構114內的多個個體電子芯片108的方法期間獲得的不同結構。
[0083]圖7示出具有以矩陣方式(即按行和列)布置的多個凹陷的板狀模制結構114的截面。每個凹陷容納多個電子芯片108中對應的電子芯片。每個電子芯片108具有形成于半導體襯底102 (例如一片硅)內的蝕刻停止層110。一個或多個集成電路部件800 (諸如晶體管、二極管等)形成于相應的半導體襯底102的表面部分中。
[0084]為了獲得圖7中所示的結構，個體電子芯片108以矩陣方式被粘附在粘附帶700(例如雙面膠帶)上。暫時性固體載體702可以被布置在粘附帶700下方以增加穩(wěn)定性。在此之后，由隨后被硬化的液體或顆粒形式的模制材料覆蓋這一布置，由此在模制結構114中包封電子芯片108。結果是根據示例性實施例的物品950。
[0085]粘附帶700和暫時性固體載體702 (其由諸如銅、塑料、聚合物或諸如硅的半導體等制成)形成暫時性載體系統。作為使用粘附帶700和暫時性固體載體702的備選，也有可能使用在暫時性玻璃載體上通過UV膠構造的暫時性載體系統。
[0086]圖8示出在所謂的剝離之后(即在去除在暫時性固體載體702之后并且在從圖7的剩余布置去除或脫層(delaminate)粘附帶700之后)的圖7的布置。隨后，可以在模制結構114和電子芯片100的表面上涂覆公共的薄膜層(諸如金屬化層)。對應的薄膜結構可以包括沉積和圖案化一個或多個電介質層，沉積和圖案化一個或多個導電層(諸如金屬重分布層)并且形成焊球等，如本領域技術人員已知的eWLB。
[0087]盡管未在圖中示出，但是圖8的結構隨后經受研磨過程以用于去除電子芯片108上方的模制結構114的材料。在研磨過程結束時，電子芯片108的上表面被暴露，由圖9可見。
[0088]隨后，如圖9中由箭頭902示意性指示，使整個結構經受等離子體蝕刻過程，其中等離子體攻擊并且去除圖9的結構的上側上的半導體材料，以執(zhí)行從背側減薄電子芯片108。由此，通過等離子體蝕刻減薄了電子芯片108，而模制結構114用作蝕刻掩膜并且因此保持不受蝕刻影響。
[0089]在蝕刻過程期間在特定時間，形成于每個電子芯片108內的相同高度水平上的蝕刻停止指示器層110被暴露。在蝕刻停止指示器層110的暴露之后，后者的材料從固相轉換成揮發(fā)相，其中生成的揮發(fā)性物質利用附圖標記1000表示。這在圖10中示出。
[0090]隨后可以檢測揮發(fā)性物質1000，例如以參照圖5在上文中描述的方式。隨后可以觸發(fā)檢測源于蝕刻停止指示器層110的揮發(fā)性物質1000，以停止等離子體蝕刻過程。如圖10中由虛線1002所指示，圖10中所示的結果隨后可以例如通過鋸切被分離成多個單個的個體電子芯片108。
[0091]在圖11中示出根據示例性實施例的一個所得的電子芯片108。這一電子芯片108已經具有由薄膜層900的一部分形成的金屬化以及由模制結構114的一部分形成的封裝坐寸ο
[0092]因此可以在單片化之前執(zhí)行減薄半導體材料，由此防止在封裝之前處理減薄的電子芯片108，而同時確保精確限定電子芯片108的厚度，因為蝕刻過程可以在暴露蝕刻停止指示器層110之后精確地終止。
[0093]圖12至圖14示出根據示例性實施例的、在執(zhí)行處理晶片級上的多個電子芯片108的方法期間獲得的不同結構。
[0094]圖12示出根據示例性實施例的具有半導體晶片102的物品950，半導體晶片102具有在體半導體材料內的掩埋的連續(xù)(即非中斷)蝕刻停止指示器層110。在這一實施例中，將被形成的電子芯片108是板狀半導體晶片102的部分。半導體襯底或晶片102的下表面已經被處理，以便在對應的表面部分中形成集成電路部件800。在此之后，薄膜900可以形成于集成電路部件800的上面。隨后，整個半導體晶片102可以通過在晶片級上執(zhí)行等離子體蝕刻從背側被減薄，如由附圖標記902所指示。
[0095]由于在未封裝的晶片102 (即不具有模制結構的晶片102)上執(zhí)行參照圖12至圖14所描述的過程，所以可能在之后的減薄過程期間有利地機械支撐或穩(wěn)定晶片102。圖12示出由暫時性處理晶片1200(諸如玻璃載體)支撐的晶片102，在該暫時性處理晶片1200上安裝晶片102并且在完成其處理時從晶片102去除該暫時性處理晶片1200。盡管在圖12至圖14中未示出，但是諸如雙面膠帶700的中間層(如圖7所示)可以位于晶片102與該暫時性處理晶片1200之間。
[0096]然而，作為該暫時性處理晶片1200的備選，也有可能由永久性載體結構支撐晶片102，其仍然是完成的產物的一部分并且在結束時不被去除。例如，薄膜層900可以被形成有如下厚度(例如可以被形成為具有在50μπι與10ym之間的厚度的銅層)，該厚度使得與晶片102—體形成的薄膜層900提供充分的支撐用于處理減薄的晶片102，而沒有磨損甚至破壞它的危險。
[0097]在減薄過程期間用于機械穩(wěn)定晶片102而沒有破壞的風險的第三備選將通過光刻等處理晶片102，以便在例如半導體材料102的較薄的部分之間形成局部變厚的支撐部分。在執(zhí)行隨后的減薄過程之后，較厚的支撐部分仍然足夠厚以充分穩(wěn)定較薄的部分。
[0098]圖13示出在暴露蝕刻停止指示器層110時通過等離子體蝕刻獲得的結構。這導致生成修改的揮發(fā)性物質1000，如在上文中更具體描述的。在當前實施例中，揮發(fā)性物質1000的檢測是暴露蝕刻停止指示器層110的指紋圖譜，而不是用于終止蝕刻過程的觸發(fā)器。
[0099]與此相反，在檢測到揮發(fā)性物質1000之后，添加附加的預定蝕刻時間，如由附圖標記1300示意性指示。可以選擇這一附加的預定蝕刻時間以使得在其期滿時整個蝕刻停止指示器層I1被去除，這對應于圖14中所示的結構。所得的結構隨后可以在虛線1002處被分離以獲得個體電子芯片108。
[0100]圖15至圖18示出根據示例性實施例的、在執(zhí)行處理被封裝在模制結構114內的晶片級上的多個電子芯片108的方法期間獲得的不同結構。
[0101]在圖15中，示出了板狀模制結構114，其已經形成為在經處理的晶片102之上的包封。為了這一目的，液體或顆粒模制材料可以被模制在晶片周圍并且隨后被硬化。模制結構114內的凹陷容納完整的半導體晶片102 (包括薄膜層900和集成電路部件800)，其可以具有與參照圖12以上描述的相同屬性。半導體晶片1200被插入到模制結構114中，以使得集成電路部件800位于所得的結構的內部，并且晶片1200的半導體襯底102的未經處理的部分被暴露于外表面。
[0102]由圖16可見，根據示例性實施例的隨后經受等離子體蝕刻處理(見附圖標記902)的所得的物品950，由此去除了半導體晶片102的未經處理的外表面上的半導體材料，而模制結構114的材料用作蝕刻掩膜并且因此保持不受蝕刻過程影響。
[0103]應當理解等離子體蝕刻無需用于蝕刻整個半導體材料。例如備選地可能通過機械減薄過程(諸如拋光或研磨)去除半導體材料的第一部分，并且僅通過等離子體蝕刻去除半導體材料的較深的第二部分。更具體地，不同的機械和/或化學材料去除過程的任何希望的組合是可能的，諸如研磨、旋轉蝕刻、化學機械拋光(CMP)、濕法蝕刻、等離子體蝕刻等。
[0104]再次，蝕刻停止指示器層110的暴露被檢測并且用作用于結束蝕刻過程的觸發(fā)器(對比圖17)。當結束蝕刻過程完成時，所得的結構可以在虛線1002處被分成個體電子芯片 108。
[0105]由圖18可見，由模制結構114的剩余部分形成所得的電子芯片108的穩(wěn)定底部，并且它們已經包括作為薄膜層900的金屬化。然而可以利用所得的電子芯片108執(zhí)行附加的可選封裝過程(未示出)，以便通過模制材料包封它們。
[0106]應當注意術語“包括”并不排除其他元件或特征，并且“一個”或“一種”并不排除多個。同樣根據不同實施例所描述的元件可以結合。應當注意，附圖標記不應當被解釋為限定權利要求的范圍。此外，本申請的范圍并不旨在限于在說明書中所描述的工藝、機器、制造、物質組成、裝置、方法和步驟等的特定實施例。因此，所附權利要求旨在其范圍內包括這樣的工藝、機器、制造、物質組成、裝置、方法或步驟。
【權利要求】
1.一種處理多個封裝的電子芯片的方法，所述多個封裝的電子芯片在公共襯底中彼此連接，所述方法包括: 蝕刻所述電子芯片； 檢測指示在指示器結構的暴露之后的、所述指示器結構的至少部分去除的信息，所述指示器結構被嵌入在所述電子芯片的至少一部分內并且在所述蝕刻已經去除在所述指示器結構上方的芯片材料之后被暴露；以及 在檢測到指示所述指示器結構的所述至少部分去除的所述信息之后調整所述處理。
2.根據權利要求1所述的方法，其中檢測信息包括分析在所述電子芯片的環(huán)境中的揮發(fā)性物質，所述揮發(fā)性物質受到通過所述蝕刻從所述電子芯片去除所述指示器結構的材料生成的蝕刻產物的影響。
3.根據權利要求2所述的方法，其中分析的所述揮發(fā)性物質是用于等離子體蝕刻并且被所述指示器結構的所述至少部分去除修改的等離子體。
4.根據權利要求3所述的方法，其中分析所述等離子體通過由光發(fā)射光譜法和相干反斯托克斯拉曼散射法構成的組中的至少一項來執(zhí)行。
5.根據權利要求2所述的方法，其中分析的所述揮發(fā)性物質是在通過等離子體蝕刻去除所述指示器結構的材料時生成的廢氣。
6.根據權利要求5所述的方法，其中分析所述廢氣通過由光發(fā)射光譜法和質譜法構成的組中的至少一項來執(zhí)行。
7.根據權利要求1所述的方法，其中所指示器結構包括由摻雜劑、注入材料和沉積層構成的組中的一項。
8.根據權利要求1所述的方法，其中所述蝕刻是選擇性蝕刻，使得所述指示器結構的材料的蝕刻速率不同于靠近所述指示器結構的材料的蝕刻速率。
9.根據權利要求1所述的方法，其中在所述公共襯底中彼此連接的所述多個封裝的電子芯片包括被作為封裝的模制結構分成所述電子芯片的半導體晶片。
10.根據權利要求1所述的方法，其中調整所述處理包括由以下各項構成的組中的至少一項:停止所述蝕刻、修改蝕刻速率、修改蝕刻參數、修改蝕刻工藝、以及利用相同的蝕刻條件或者利用修改的蝕刻條件繼續(xù)所述蝕刻持續(xù)預定的附加蝕刻時間間隔。
11.根據權利要求1所述的方法，其中所述指示器結構是在所有電子芯片內被嵌入在恒定深度水平處的連續(xù)或不連續(xù)的指示器層。
12.根據權利要求1所述的方法，包括: 停止所述蝕刻； 隨后單片化所半導體芯片。
13.—種處理多個電子芯片的方法，所述多個電子芯片通過公共襯底彼此連接，所述方法包括: 同時等離子體蝕刻所述電子芯片； 在等離子體蝕刻的所述電子芯片的環(huán)境中檢測揮發(fā)性物質，以由此導出指示指示器層的暴露的信息，所述指示器層被嵌入在所述電子芯片內并且在所述蝕刻已經去除在所述指示器層上方的芯片材料之后被暴露，其中所述揮發(fā)性物質受到所述指示器層的所述暴露的影響；以及 在檢測到所述指示器層的所述暴露之后調整所述等離子體蝕刻。
14.根據權利要求13所述的方法，其中處理所述多個電子芯片包括處理被模制結構封裝的多個電子芯片。
15.一種用于處理多個封裝的電子芯片的設備，所述多個封裝的電子芯片在公共襯底中彼此連接，所述設備包括: 蝕刻裝置，被配置用于蝕刻所述電子芯片； 檢測裝置，被配置用于檢測指示在指示器結構的暴露之后的、所述指示器結構的至少部分去除的信息，所述指示器結構被嵌入在所述電子芯片的至少一部分內并且在所述蝕刻已經去除在所述指示器結構上方的芯片材料之后被暴露；以及 控制裝置，被供應有檢測的信息，并且被配置用于在檢測到指示所述指示器結構的所述至少部分去除的所述信息之后調整所述處理。
16.根據權利要求15所述的設備，其中所述檢測裝置被配置用于通過分析在所述電子芯片的環(huán)境中的揮發(fā)性物質來檢測所述信息，揮發(fā)性物質受到通過所述蝕刻從所述電子芯片去除所述指示器結構的材料生成的蝕刻產物的影響。
17.根據權利要求16所述的設備，其中分析的所述揮發(fā)性物質是用于等離子體蝕刻并且被所述指示器結構的所述至少部分去除修改的等離子體。
18.根據權利要求16所述的設備，分析的所述揮發(fā)性物質是在通過等離子體蝕刻去除所述指示器結構的材料時生成的廢氣。
19.一種用于處理多個電子芯片的設備，所述多個電子芯片通過公共襯底彼此連接，所述設備包括: 等離子體蝕刻單元，被配置用于同時等離子體蝕刻所述電子芯片； 檢測單元，被配置用于在等離子體蝕刻的所述電子芯片的環(huán)境中檢測揮發(fā)性物質，以由此導出指示指示器層的暴露的信息，所述指示器層被嵌入在所述電子芯片內并且在所述蝕刻已經去除在所述指示器層上方的芯片材料之后被暴露，其中所述揮發(fā)性物質受到所述指示器層的所述暴露的影響；以及 控制單元，被供應有所述信息并且被配置用于在檢測到所述指示器層的所述暴露之后調整所述等離子體蝕刻。
20.一種物品，包括: 襯底； 在所述襯底內彼此連接的多個電子芯片； 被嵌入在所述電子芯片內的指示器層； 其中所述指示器層被配置為通過等離子體蝕刻從所述電子芯片至少部分地可去除，使得它的等離子體蝕刻產物影響在所述電子芯片的環(huán)境中的揮發(fā)性物質，從而使得通過分析所述揮發(fā)性物質可檢測所述指示器層的所述暴露。
21.根據權利要求20所述的物品，包括模制結構，所述多個電子芯片被所述模制結構封裝。
22.根據權利要求20所述的物品，其中所述襯底包括板狀晶片，所述板狀晶片包括作為所述晶片的部分的所述多個電子芯片。
23.根據權利要求20所述的物品，其中所述襯底是板狀模制結構，所述板狀模制結構包括多個凹陷，每個所述凹陷容納所述多個電子芯片中的相應電子芯片。
24.根據權利要求20所述的物品，其中所述襯底是板狀模制結構，所述板狀模制結構包括容納晶片的凹陷，所述晶片包括作為所述晶片的部分的所述多個電子芯片。
25.—種電子芯片,包括: 半導體襯底； 被集成在所述半導體襯底中的至少一個集成電路部件； 形成所述半導體襯底的外表面部分的指示器層，其中所述指示器層被配置為通過等離子體蝕刻至少部分地可去除，使得它的等離子體蝕刻產物影響在所述半導體襯底的環(huán)境中的揮發(fā)性物質，從而使得通過分析所述揮發(fā)性物質可檢測所述指示器層的所述暴露； 模制結構，覆蓋所述半導體襯底的至少一部分。
【文檔編號】H01L27/04GK104134607SQ201410183496
【公開日】2014年11月5日 申請日期:2014年4月30日 優(yōu)先權日:2013年5月3日
【發(fā)明者】E·富爾古特, I·埃舍爾-珀佩爾, M·恩格爾哈特, H-J·蒂默, H·埃德 申請人:英飛凌科技股份有限公司