一種芯片三維堆疊封裝結(jié)構(gòu)及封裝方法
【專利摘要】本發(fā)明提供了一種芯片三維堆疊封裝結(jié)構(gòu)，實(shí)現(xiàn)了芯片在基板上的多層堆疊，保證了完成整個(gè)封裝后結(jié)構(gòu)的平衡，有效避免了封裝結(jié)構(gòu)的翹曲和內(nèi)部芯片的碎裂，其包括PCB基板，其特征在于：所述PCB基板上設(shè)置有窗口，所述PCB基板上堆疊有多層芯片，所述多層芯片中的部分芯片套裝在所述窗口內(nèi)，本發(fā)明同時(shí)還提供了一種芯片三維堆疊封裝結(jié)構(gòu)的封裝方法。
【專利說明】一種芯片三維堆疊封裝結(jié)構(gòu)及封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微電子行業(yè)基板封裝【技術(shù)領(lǐng)域】，具體涉及一種芯片三維堆疊封裝結(jié)構(gòu)及封裝方法。
【背景技術(shù)】
[0002]當(dāng)前半導(dǎo)體封裝發(fā)展的趨勢(shì)是越來越多的向高頻、多芯片模塊(MCM)方向發(fā)展。集成不同芯片堆疊而成的3D IC將成為主流發(fā)展趨勢(shì)，系統(tǒng)集成(SiP)封裝，堆疊封裝(PiP，PoP)所占的市場(chǎng)份額也逐年增加，2.5D/3D TSV技術(shù)也處于準(zhǔn)備量產(chǎn)階段。由于封裝外形尺寸的限制，在一個(gè)封裝體內(nèi)放入不同功能模塊的封裝體(芯片或者塑封好的package)，封裝體外形尺寸不可能做的很大，因此，芯片在高度方向的堆疊是一個(gè)大的趨勢(shì)。目前已經(jīng)存在眾多可供應(yīng)用的堆疊芯片封裝結(jié)構(gòu)，在其中的一些結(jié)構(gòu)中包含了不同尺寸的芯片，并以金字塔的形式逐層往上堆疊。另外一部分結(jié)構(gòu)則使用相同尺寸的芯片逐層往上堆疊。此外，還有一種對(duì)不同尺寸的芯片進(jìn)行堆疊的方法，它在上部芯片和底層芯片間插入了一個(gè)間隔層，以產(chǎn)生芯片的懸空(over-hang)結(jié)構(gòu)。見圖1,由于芯片2在高度方向上的堆疊和塑封只處于封裝基板I的一面，在完成整個(gè)封裝后結(jié)構(gòu)不平衡，容易產(chǎn)生結(jié)構(gòu)內(nèi)部應(yīng)力的集中，從而導(dǎo)致結(jié)構(gòu)產(chǎn)生翹曲和內(nèi)部芯片的碎裂。

【發(fā)明內(nèi)容】

[0003]針對(duì)上述問題，本發(fā)明提供了一種芯片三維堆疊封裝結(jié)構(gòu)，實(shí)現(xiàn)了芯片在基板上的多面堆疊，保證了完成整個(gè)封裝后結(jié)構(gòu)的平衡，有效避免了封裝結(jié)構(gòu)的翹曲和內(nèi)部芯片的碎裂，本發(fā)明同時(shí)還提供了一種芯片三維堆疊封裝結(jié)構(gòu)的封裝方法。
[0004]其技術(shù)方案如下:
一種芯片三維堆疊封裝結(jié)構(gòu)，其包括PCB基板，其特征在于:所述PCB基板上設(shè)置有窗口，所述PCB基板上封裝堆疊有多層芯片，所述多層芯片中的部分芯片套裝在所述窗口內(nèi)。
[0005]其進(jìn)一步特征在于:所述多層芯片中上層芯片的長(zhǎng)度長(zhǎng)于所述多層芯片中下層芯片長(zhǎng)度，所述多層芯片中上層芯片與所述PCB基板間通過第一焊球連接；所述PCB基板上與所述第一焊球?qū)?yīng)面設(shè)置有第二焊球；所述多層芯片間通過粘結(jié)連接；所述上層芯片連接所述PCB基板；所述芯片通過金屬引線連接所述PCB基板；所述多層芯片通過塑封材料連接所述PCB基板，成型塑封結(jié)構(gòu)，形成芯片的密封。
[0006]一種芯片三維堆疊封裝結(jié)構(gòu)的封裝方法，其包括以下步驟:
(1)、在PCB基板設(shè)計(jì)過程中，預(yù)先留出開窗位置，在PCB基板制造過程中，將這些開窗位置進(jìn)行開窗處理；
(2)、芯片貼裝，完成層芯片與基板之間的電學(xué)連接；
(3)、芯片貼裝，在PCB基板開窗位置，完成芯片之間的物理結(jié)構(gòu)連接；
(4)、芯片金屬引線連接，以實(shí)現(xiàn)芯片與PCB基板的信號(hào)互聯(lián)；
(5)、整體塑封，形成環(huán)境保護(hù)； (6)、器件植球，形成信號(hào)回路；
其進(jìn)一步特征在于，步驟(2)中，芯片通過焊球與PCB基板上面的焊盤一一對(duì)位互聯(lián)，以達(dá)到信號(hào)互聯(lián)；
步驟(3)中，芯片之間通過粘結(jié)連接；
步驟(4)中，金屬引線通過芯片上的焊接pad焊接連接PCB基板；
步驟(5)中，采用上下模分離的模具結(jié)構(gòu)，將整個(gè)結(jié)構(gòu)一并塑封起來，實(shí)現(xiàn)一次塑封整體結(jié)構(gòu)；
步驟(6)中，在PCB基板的背面進(jìn)行錫球焊接，完成整個(gè)封裝工藝，焊球高度需要大于塑封高度。
[0007]采用本發(fā)明是的上述結(jié)構(gòu)中，由于PCB基板上設(shè)置有窗口，PCB基板上堆疊有多層芯片，多層芯片中的部分芯片套裝在所述窗口內(nèi)，使得整體封裝結(jié)構(gòu)相對(duì)對(duì)稱，保證了完成整個(gè)封裝后結(jié)構(gòu)的平衡，有效避免了封裝結(jié)構(gòu)的翹曲和內(nèi)部芯片的碎裂，提高產(chǎn)品可靠性。
【專利附圖】

【附圖說明】
[0008]圖1為現(xiàn)有的芯片二維堆置封裝結(jié)構(gòu)不意圖；
圖2為本發(fā)明芯片三維堆疊封裝結(jié)構(gòu)結(jié)構(gòu)示意圖；
圖3為基板結(jié)構(gòu)加工不意圖；
圖4為芯片貼裝示意圖；
圖5為多層芯片貼裝工示意圖；
圖6為芯片金屬引線焊接示意圖；
圖7為芯片整體塑封示意圖；
圖8為器件植球示意圖。
【具體實(shí)施方式】
[0009]以下結(jié)合附圖來對(duì)發(fā)明進(jìn)行詳細(xì)描述，但是本實(shí)施方式并不限于本發(fā)明，本領(lǐng)域的普通技術(shù)人員根據(jù)本實(shí)施方式所做出的結(jié)構(gòu)、方法或者功能上的變換，均包含在本發(fā)明的保護(hù)范圍內(nèi)
見圖2，一種三維堆疊封裝結(jié)構(gòu)，其包括PCB基板1，PCB基板I上設(shè)置有窗口 2，PCB基板I上堆疊有多層芯片，多層芯片間相互粘結(jié)連接，多層芯片中上層芯片3的長(zhǎng)度長(zhǎng)于多層芯片中下層芯片5的長(zhǎng)度，多層芯片中的下層芯片5套裝在窗口 2內(nèi)，多層芯片中上層芯片3與PCB基板I間通過第一焊球4連接；PCB基板I上與第一焊球4對(duì)應(yīng)面設(shè)置有第二焊球9，下層芯片5通過金屬引線7連接PCB基板1，以實(shí)現(xiàn)下層芯片5與PCB基板I的信號(hào)互聯(lián)，上層芯片3與下層芯片5通過塑封材料連接PCB基板I，成型塑封結(jié)構(gòu)8，形成對(duì)芯片的密封。
[0010]本發(fā)明同時(shí)還提供了一種三維堆疊封裝結(jié)構(gòu)的封裝方法，其包括以下步驟:
見圖3，(1)、基板結(jié)構(gòu)加工，在PCB基板I設(shè)計(jì)過程中，預(yù)先留出開窗位置，成型窗口 2，
在PCB制造過程中，將這些開窗位置進(jìn)行開窗處理；
見圖4，(2)、芯片貼裝，完成上層芯片3與PCB基板I之間的電學(xué)連接。將倒裝的上層芯片3上的第一焊球4與PCB基板I上面的焊盤一一對(duì)位互聯(lián)，以達(dá)到信號(hào)互聯(lián)。
[0011]見圖5，(3)、芯片貼裝，完成上層芯片3與下層芯片5之間的物理結(jié)構(gòu)連接。在PCB基板開窗位置2，通過粘合劑，將上層芯片3與下層芯片5進(jìn)行物理結(jié)構(gòu)上的粘結(jié)。下層芯片5上面的焊接pad6向下，面向PCB基板I的背面；
見圖6，(4)、芯片金屬引線7焊接，以實(shí)現(xiàn)下層芯片5與PCB基板I的信號(hào)互聯(lián)。在金屬引線焊接時(shí)，下層芯片5的焊接pad6面向下，與PCB基板I的背面的焊接點(diǎn)相互連接，實(shí)現(xiàn)信號(hào)之間的互聯(lián)。
[0012]見圖7，(5)、整體塑封，形成環(huán)境保護(hù)。在塑封的時(shí)候，選用上下模分離的模具結(jié)構(gòu)，將整個(gè)結(jié)構(gòu)一并塑封起來，實(shí)現(xiàn)一次塑封結(jié)構(gòu)8 ；
見圖8，(6)、器件植球，形成信號(hào)回路。在PCB基板I的背面進(jìn)行第二焊球9焊接，完成整個(gè)封裝工藝。另外，在器件的塑封和進(jìn)行第二焊球9焊接的時(shí)候，在基板的背面方向。最后的第二焊球9高度需要大于塑封結(jié)構(gòu)8高度，以方便在后續(xù)的工藝中，器件整體焊接在PCB主板上面的實(shí)現(xiàn)。
[0013]本發(fā)明的優(yōu)勢(shì)如下:
(I)、本發(fā)明采用在上下兩個(gè)方向各自貼裝芯片，并進(jìn)行一次性塑封，封裝結(jié)構(gòu)相對(duì)對(duì)稱，有利于降低封裝體的翹曲情況，提高產(chǎn)品可靠性。
[0014](2)、本發(fā)明無(wú)需進(jìn)行底填工藝，可直接保證小間隙封裝體完全一次性塑封。
[0015](3)、本發(fā)明只需在基板制造過程中加入開槽，工藝簡(jiǎn)單，操作方便。
[0016](4)、本發(fā)明由于減少了塑封料的流動(dòng)距離，提高了整個(gè)結(jié)構(gòu)的可塑封性能。
[0017](5)、本發(fā)明由于采用雙面貼裝芯片的方案，封裝結(jié)構(gòu)在高度方向可適當(dāng)減薄，整個(gè)封裝厚度較小。
【權(quán)利要求】
1.一種芯片三維堆疊封裝結(jié)構(gòu)，其包括PCB基板，其特征在于:所述PCB基板上設(shè)置有窗口，所述PCB基板上堆疊有多層芯片，所述多層芯片中的部分芯片套裝在所述窗口內(nèi)。
2.根據(jù)權(quán)利要求1所述的芯片三維堆疊封裝結(jié)構(gòu)，其特征在于:所述多層芯片中上層芯片的長(zhǎng)度長(zhǎng)于所述多層芯片中下層芯片長(zhǎng)度，所述多層芯片中上層芯片與所述PCB基板間通過第一焊球連接。
3.根據(jù)權(quán)利要求2所述的芯片三維堆疊封裝結(jié)構(gòu)，其特征在于:所述PCB基板上與所述第一焊球?qū)?yīng)面設(shè)置有第二焊球，所述芯片通過金屬引線連接所述PCB基板，所述多層芯片通過塑封材料連接所述PCB基板，形成芯片的密封。
4.根據(jù)權(quán)利要求1所述的芯片三維堆疊封裝結(jié)構(gòu)，其特征在于:所述多層芯片間通過粘結(jié)連接。
5.一種權(quán)利要求1所述的芯片三維堆疊封裝結(jié)構(gòu)的封裝方法，其特征在于:其包括以下步驟: (I )、在PCB基板設(shè)計(jì)過程中，預(yù)先留出開窗位置，在PCB基板制造過程中，將這些開窗位置進(jìn)行開窗處理； (2)、芯片貼裝，完成層芯片與基板之間的電學(xué)連接； (3)、芯片貼裝，在PCB基板開窗位置，完成芯片之間的物理結(jié)構(gòu)連接； (4)、芯片金屬引線連接，以實(shí)現(xiàn)芯片與PCB基板的信號(hào)互聯(lián)； (5)、整體塑封，形成環(huán)境保護(hù)； (6)、器件植球,形成信號(hào)回路。
6.根據(jù)權(quán)利要求5所述的芯片三維堆疊封裝結(jié)構(gòu)的封裝方法，其特征在于:步驟(2)中，芯片通過焊球與PCB基板上面的焊盤一一對(duì)位互聯(lián)，以達(dá)到信號(hào)互聯(lián)。
7.根據(jù)權(quán)利要求5所述的芯片三維堆疊封裝結(jié)構(gòu)的封裝方法，其特征在于:步驟(3)中，芯片之間通過粘結(jié)連接。
8.根據(jù)權(quán)利要求5所述的芯片三維堆疊封裝結(jié)構(gòu)的封裝方法，其特征在于:步驟(4)中，金屬引線通過芯片上的焊接pad焊接連接PCB基板。
9.根據(jù)權(quán)利要求5所述的芯片三維堆疊封裝結(jié)構(gòu)的封裝方法，其特征在于:步驟(5)中，采用上下模分離的模具結(jié)構(gòu)，將整個(gè)結(jié)構(gòu)一并塑封起來，實(shí)現(xiàn)一次塑封整體結(jié)構(gòu)。
10.根據(jù)權(quán)利要求5所述的芯片三維堆疊封裝結(jié)構(gòu)的封裝方法，其特征在于:步驟(6)中，在PCB基板的背面進(jìn)行錫球焊接，完成整個(gè)封裝工藝，焊球高度需要大于塑封高度。
【文檔編號(hào)】H01L23/31GK103915423SQ201410136630
【公開日】2014年7月9日 申請(qǐng)日期:2014年4月4日 優(yōu)先權(quán)日:2014年4月4日
【發(fā)明者】徐健, 孫鵬, 王宏杰, 陸原 申請(qǐng)人:華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司