亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

半導(dǎo)體功率器件的制作方法

文檔序號(hào):7045863閱讀:121來(lái)源:國(guó)知局
半導(dǎo)體功率器件的制作方法
【專利摘要】提供了一種半導(dǎo)體功率器件。所述半導(dǎo)體功率器件包括布置在襯底中的阱、與阱交疊的柵極、布置在柵極的一側(cè)處的源極區(qū)、布置在阱中的埋層以及與埋層接觸的漏極區(qū)或漂移區(qū)。
【專利說(shuō)明】半導(dǎo)體功率器件
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)要求于2013年4月16日提交至韓國(guó)知識(shí)產(chǎn)權(quán)局的韓國(guó)專利申請(qǐng)第 10-2013-0041869號(hào)的權(quán)益,為了所有目的將其全部公開(kāi)內(nèi)容通過(guò)引用合并到本文中。

【技術(shù)領(lǐng)域】
[0003] 以下描述涉及功率器件并且涉及例如呈現(xiàn)出高擊穿電壓和快速開(kāi)關(guān)響應(yīng)的具有 擴(kuò)展的漏極區(qū)的橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDM0S )。

【背景技術(shù)】
[0004] M0SFET器件由于其高開(kāi)關(guān)頻率和低功耗已經(jīng)廣泛用在功率轉(zhuǎn)換和調(diào)節(jié)電路中。存 在各種類型的稱作雙擴(kuò)散M0S晶體管的功率M0SFET器件。例如,垂直形式的雙擴(kuò)散M0S晶 體管稱作垂直雙擴(kuò)散金屬氧化物半導(dǎo)體(VDM0S)。橫向形式的雙擴(kuò)散M0S晶體管稱作橫向 雙擴(kuò)散金屬氧化物半導(dǎo)體(LDM0S)。
[0005] 當(dāng)絕緣體上硅(SOI)襯底用于制造功率集成電路(1C)時(shí),與使用體硅襯底相比可 以簡(jiǎn)化制造工藝。然而,SOI襯底對(duì)于多數(shù)應(yīng)用太昂貴。此外,VDM0S晶體管具有較大的功 率處理能力;然而,VDM0S晶體管與LDM0S晶體管相比更難于在1C技術(shù)中實(shí)施。
[0006] LDM0S器件廣泛用作用于控制、邏輯以及功率的開(kāi)關(guān)。LDM0S器件必須呈現(xiàn)耐受高 的施加電壓的高擊穿電壓(BV)以及使傳導(dǎo)損耗最小化的低的比導(dǎo)通電阻Rsp。Rsp定義為 器件的電阻乘以其作用面積。
[0007] 然而,目前的LDM0S器件具有不能夠提供高擊穿電壓和低比導(dǎo)通電阻的結(jié)構(gòu),并 且這限制了可以對(duì)LDM0S器件的開(kāi)關(guān)特性作出的改進(jìn)。


【發(fā)明內(nèi)容】

[0008] 提供該
【發(fā)明內(nèi)容】
來(lái)以簡(jiǎn)化的形式引入下面在【具體實(shí)施方式】中進(jìn)一步描述的概念 的選擇。該
【發(fā)明內(nèi)容】
非旨在確認(rèn)所要求保護(hù)的主題的關(guān)鍵特征或本質(zhì)特征,也非旨在用作 協(xié)助確定所要求保護(hù)的主題的范圍。
[0009] 下面描述的各種實(shí)施例涉及通過(guò)在其結(jié)構(gòu)上的改進(jìn)而得到的具有高擊穿電壓和 快速開(kāi)關(guān)特性的半導(dǎo)體功率器件,然而本公開(kāi)內(nèi)容不限于此。
[0010] 在一個(gè)一般方面中,提供了一種半導(dǎo)體功率器件,包括:布置在襯底中的阱;與阱 交疊的柵極;布置在柵極的一側(cè)處的源極區(qū);布置在阱中的埋層;以及與埋層接觸并且具 有距源極區(qū)不同深度的漏極區(qū)。
[0011] 漏極區(qū)的深度可以等于或大于埋層的深度,并且埋層的端部與漏極區(qū)接觸。
[0012] 漏極區(qū)的摻雜濃度可以與源極區(qū)的摻雜濃度不同。
[0013] 漏極區(qū)的深度可以大于源極區(qū)的深度。
[0014] 漏極區(qū)可以包括第一區(qū)段和第二區(qū)段,第一區(qū)段具有與第二區(qū)段不同的摻雜濃 度。
[0015] 第一區(qū)段可以具有距襯底的表面0. 5微米至1微米的深度,并且可以具有1018離 子/cm3至1021離子/cm 3的峰值濃度。
[0016] 第二區(qū)段可以具有距襯底的表面1微米至10微米的深度,并且可以具有1014離子 /cm 3至1018離子/cm3的峰值濃度。
[0017] 半導(dǎo)體功率器件的一般方面還可以包括布置在柵極與漏極區(qū)之間的絕緣層。
[0018] 半導(dǎo)體功率器件的一般方面還可以包括布置在埋層上的摻雜層。
[0019] 摻雜層可以為摻雜濃度高于阱的摻雜濃度的區(qū)。
[0020] 摻雜層的摻雜濃度可以低于第一區(qū)段的摻雜濃度。
[0021] 摻雜層的一端可以與漏極區(qū)接觸。
[0022] 可以在阱中布置有至少一對(duì)埋層和摻雜層,并且埋層和摻雜層可以交替地布置。
[0023] 多個(gè)埋層和多個(gè)摻雜層中的僅一部分可以與漏極區(qū)接觸。
[0024] 絕緣層可以包括選自硅局部氧化(LOCOS)的氧化物層、板狀絕緣層以及淺溝槽隔 離(STI)層組成的組中的一種。
[0025] 絕緣層可以通過(guò)L0C0S氧化物層和STI層的組合來(lái)形成。
[0026] 絕緣層可以為包括L0C0S氧化物層的板狀絕緣層。
[0027] 絕緣層可以通過(guò)L0C0S氧化物層、板狀絕緣層以及STI層的組合來(lái)形成。
[0028] 半導(dǎo)體功率器件的一般方面還可以包括:布置在襯底上的外延層;以及用于與相 鄰器件電絕緣的隔離區(qū),隔離區(qū)與布置在外延層中的體區(qū)接觸。
[0029] 阱和摻雜層可以為第一導(dǎo)電型區(qū),并且埋層可以為第二導(dǎo)電型區(qū)。
[0030] 在另--般方面中,提供了一種半導(dǎo)體功率器件,包括:襯底;布置在襯底中的 阱;布置在阱中的漏極區(qū);摻雜濃度低于漏極區(qū)的摻雜濃度的漂移區(qū);以及布置在阱中并 且與漂移區(qū)的一端接觸的埋層。
[0031] 半導(dǎo)體功率器件的一般方面還可以包括布置在埋層上的摻雜層。
[0032] 摻雜層的摻雜濃度可以高于阱的摻雜濃度。
[0033] 根據(jù)下面的詳細(xì)描述、附圖以及權(quán)利要求書(shū),其他特征和方面將是明顯的。

【專利附圖】

【附圖說(shuō)明】
[0034] 圖1為功率器件的實(shí)施例的截面圖。
[0035] 圖2為示出圖1中所示的功率器件的摻雜濃度模擬的截面圖。
[0036] 圖3為示出功率器件的另一實(shí)施例的截面圖。
[0037] 圖4為示出圖3的功率器件的摻雜濃度模擬的截面圖。
[0038] 圖5為對(duì)圖1和圖3中所示的功率器件中的電流狀態(tài)進(jìn)行比較的曲線圖。
[0039] 圖6為示出功率器件的另一實(shí)施例的截面圖。
[0040] 圖7為示出圖6的功率器件的摻雜濃度模擬的截面圖。
[0041] 圖8A為示出圖6中所示的功率器件的截面1-1'的摻雜濃度的曲線圖。
[0042] 圖8B為示出根據(jù)圖6中所示的功率器件存在和不存在N型頂部(ΝΤ0Ρ)時(shí)的擊穿 電壓變化的曲線圖。
[0043] 圖8C為示出當(dāng)圖6的功率器件正生成擊穿電壓時(shí)的電等值線的摻雜濃度模擬結(jié) 果的曲線圖。
[0044] 圖8D為示出圖6中所示的功率器件的截面1-1'的電流狀態(tài)的曲線圖。
[0045] 圖9為示出根據(jù)另一實(shí)施例的功率器件的截面圖。
[0046] 圖10和圖11為示出根據(jù)另外的實(shí)施例的功率器件的截面圖。
[0047] 圖12為示出根據(jù)另外的實(shí)施例的功率器件的截面圖。
[0048] 圖13為示出根據(jù)另外的實(shí)施例的功率器件的截面圖。
[0049] 圖14A和圖14B為示出根據(jù)另外的實(shí)施例的功率器件的截面圖。
[0050] 圖15A至圖1?為示出根據(jù)另外的實(shí)施例的功率器件的截面圖。
[0051] 圖16為示出根據(jù)另一實(shí)施例的功率器件的源極和漏極的摻雜濃度的曲線圖。
[0052] 整個(gè)附圖和詳細(xì)描述中,除非另有說(shuō)明,否則相同的附圖標(biāo)記將理解為指代相同 的元件、特征以及結(jié)構(gòu)。附圖可以不按比例,并且為了清楚、舉例說(shuō)明以及方便起見(jiàn),附圖中 的元件的相對(duì)尺寸、比例以及描繪可能被夸大。

【具體實(shí)施方式】
[0053] 提供以下詳細(xì)描述以幫助讀者得到本文中所述的方法、設(shè)備和/或系統(tǒng)的全面理 解。然而,本文中所述的系統(tǒng)、設(shè)備和/或方法的各種改變、修改以及等同物對(duì)于本領(lǐng)域技 術(shù)人員將是明顯的。所描述的處理步驟和/或操作的進(jìn)行為示例;然而,如本領(lǐng)域所公知 的,除必需以一定次序發(fā)生的步驟和/或操作之外,處理步驟和/或操作的順序不限于本文 中所闡述的順序并且可以改變。此外,為了更加清楚簡(jiǎn)明,可以省略本領(lǐng)域技術(shù)人員公知的 功能和構(gòu)造的描述。
[0054] 本文中所述的特征可以以不同方式實(shí)施,并且不被解釋為限于本文中所述的實(shí)施 例。更確切地說(shuō),已經(jīng)提供本文中所述的實(shí)施例以使得該公開(kāi)內(nèi)容將是透徹和全面的,并且 將向本領(lǐng)域技術(shù)人員傳達(dá)全范圍的公開(kāi)內(nèi)容。
[0055] 如在本文中所使用的,除非上下文清楚地以另外的方式表明,無(wú)數(shù)量詞限定的名 詞旨在也包括多個(gè)。將進(jìn)一步理解的是,術(shù)語(yǔ)"包括"和/或"含有",當(dāng)在該說(shuō)明中使用時(shí), 特指存在所述的特征、整體、步驟、操作、元件和/或部件,但是不排除存在或增加一個(gè)或更 多個(gè)其他特征、整體、步驟、操作、元件、部件、和/或其集合。
[0056] 將理解的是,當(dāng)元件或?qū)臃Q作在另一元件或?qū)?上"、"連接到"或"耦接到"另一元 件或?qū)訒r(shí),其可以直接在其他元件或?qū)由?、連接或耦接到其他元件或?qū)踊蛘呖梢源嬖诓迦?的元件或?qū)印O喾?,?dāng)元件稱作"直接"在另一元件或?qū)?上"、"直接連接到"或"直接耦接 至Γ另一元件或?qū)訒r(shí),不存在插入的元件或?qū)印H闹邢嗤母綀D標(biāo)記指代相同的元件。如 在本文中所使用的,術(shù)語(yǔ)"和/或"包括相關(guān)的所列項(xiàng)中的一個(gè)或更多個(gè)項(xiàng)的任意組合和全 部組合。
[0057] 在本文中可以使用空間相關(guān)的術(shù)語(yǔ)(例如"在…下方"、"在…下面","…之下"、"··· 之上"和"上"等)用來(lái)使描述如圖中所示的一個(gè)元件或特征與其他的一個(gè)或多個(gè)元件或一 個(gè)或多個(gè)特征的關(guān)系的描述簡(jiǎn)便。將理解的是,空間相關(guān)的術(shù)語(yǔ)旨在包括除圖中所示的方 向之外的器件在使用或操作中的不同方向。例如,如果將圖中的器件翻轉(zhuǎn),則描述為在其他 元件或特征"下面"或"下方"的元件然后將定向?yàn)樵谄渌蛱卣?之上"。因而,術(shù)語(yǔ) "在…下面"可以包括在…之上和在…下面的兩個(gè)方向。器件可以以另外的方式定向并且對(duì) 本文中所使用的空間相關(guān)的描述符進(jìn)行相應(yīng)理解。
[0058] 除非另有指明,第一層在第二層或襯底"上"的陳述理解為涵蓋以下兩種情況:第 一層與第二層或襯底直接接觸;第一層與第二層或襯底之間布置有一個(gè)或更多個(gè)其他層。
[0059] 本文中所使用的例如"第一導(dǎo)電型"和"第二導(dǎo)電型"的表述可以指代彼此相反的 導(dǎo)電類型(例如N型或P型),并且本文中所說(shuō)明和例示的實(shí)施例包括其補(bǔ)充例。
[0060] 此外,可以參照作為理想實(shí)施例的示意圖的示意截面圖或俯視圖來(lái)描述說(shuō)明性實(shí) 施例。因此,由于例如制造技術(shù)和/或公差而引起的示例的形狀的變化在預(yù)料之內(nèi)。例如, 示出為直角的蝕刻區(qū)可以為圓形或者可以為具有預(yù)定曲率的形狀。因而,說(shuō)明性實(shí)施例不 應(yīng)該解釋為限于本文中所示的區(qū)的特定形狀,而是將包括由例如制造工藝引起的形狀上的 偏差。因而,附圖中所示的區(qū)實(shí)際上是示意性的并且非旨在限制權(quán)利要求的范圍。
[0061] 整個(gè)說(shuō)明書(shū)中,相同的附圖標(biāo)記標(biāo)明相同的元件。因此,即使相同的或類似的附圖 標(biāo)記未在對(duì)應(yīng)的附圖中描述,也可以參照其他附圖來(lái)對(duì)其進(jìn)行描述。此外,即使未標(biāo)出附圖 標(biāo)記,也可以參照其他附圖來(lái)對(duì)其進(jìn)行描述。
[0062] 在下面所述的各種實(shí)施例中,擴(kuò)展半導(dǎo)體功率器件中形成的漏極端子的N+型區(qū)以 降低摻雜劑引起的電阻分量,以便于改進(jìn)擊穿電壓,并且以便于確??焖匍_(kāi)關(guān)特性。然而, 本公開(kāi)內(nèi)容不限于此。
[0063] 為了同時(shí)得到高擊穿電壓和低導(dǎo)通電阻,已經(jīng)開(kāi)發(fā)了降低M0SFET的漏極區(qū)中的 峰值電場(chǎng)的降低表面電場(chǎng)(RESURF)結(jié)構(gòu)。在下文中,參照附圖描述根據(jù)各種實(shí)施例的能夠 提供上述技術(shù)特征的半導(dǎo)體功率器件。
[0064] 圖1為功率器件的實(shí)施例的截面圖。圖2為示出圖1中所示的功率器件的摻雜濃 度模擬的圖。圖1中所示的功率器件可以作為L(zhǎng)DM0S器件實(shí)施。
[0065] 參照?qǐng)D1,N型阱12形成在P型襯底10的預(yù)定區(qū)中。N型阱12上形成有絕緣層,并 且在絕緣層上形成有與N型阱12交疊的柵極14。絕緣層包括薄柵極氧化物層16和L0C0S 氧化物層18。
[0066] 在柵極14的一側(cè)處形成有P型體區(qū)20,并且在P型體區(qū)20中包括有N+型源極接 觸區(qū)22。
[0067] 在N型阱12中形成有與柵極14通過(guò)L0C0S氧化物層18而絕緣的N+型區(qū)24的 漏極端子。
[0068] 此外,將柵電極G連接到柵極14,并且將源電極S連接到源極接觸區(qū)22。將漏電 極D連接到N+型區(qū)24。在圖1中,附圖標(biāo)記B表示體電極。
[0069] 為了將高擊穿電壓提供給具有上述結(jié)構(gòu)的LDM0S器件,在N型阱12中形成不具有 比N型阱12更高的能量的P型埋層(在下文中,稱作Γ型埋層)30。參照?qǐng)D1,P_型埋層30 形成為沿P型襯底10的橫向方向延伸并且沿P型襯底10的垂直方向與L0C0S氧化物層18 隔開(kāi)。P_型埋層30可以形成為使得Γ型埋層30的長(zhǎng)度大于或小于L0C0S氧化物層18的 長(zhǎng)度,或者使得Γ型埋層30的長(zhǎng)度與L0C0S氧化物層18的長(zhǎng)度相同。
[0070] 因而,在L0C0S氧化物層18與Γ型埋層30之間可以形成在源極S與漏極D之間 的電流的路徑,并且LDM0S器件可以具有一定水平或更高的擊穿電壓。
[0071] 在該實(shí)施例中,Γ型埋層30與N+型區(qū)24彼此隔開(kāi)。從圖2的摻雜濃度模擬可以 容易地看出:P-型埋層30與N+型區(qū)24彼此隔開(kāi)。參照?qǐng)D2,N+型區(qū)24僅沿著P型襯底10 的表面形成。
[0072] 然而,因?yàn)閳D1的LDM0S器件具有Γ型埋層30與N+型區(qū)24彼此隔開(kāi)的結(jié)構(gòu),所 以在源極S與漏極D之間流動(dòng)的電流通過(guò)Ν型阱12,該Ν型阱12為高電阻區(qū),原因是Ν型 阱12具有低摻雜濃度。
[0073] 因此,在以上所述的實(shí)施例中,形成在源極S與漏極D之間的電流路徑以改進(jìn)擊穿 電壓,但是從源極S到漏極D的電流被高電阻區(qū)阻斷。
[0074] 可以對(duì)LDM0S器件的結(jié)構(gòu)進(jìn)行修改以改進(jìn)電流。
[0075] 下面描述LDM0S器件的各種實(shí)施例。在下面所描述的實(shí)施例中,省略具有與圖1 中所示的功率器件的實(shí)施例相同的結(jié)構(gòu)的功率器件的部分的詳細(xì)描述。
[0076] 圖3為示出功率器件的第一實(shí)施例的截面圖。圖4為示出圖3中所示的功率器件 的摻雜濃度模擬的結(jié)果的圖。圖5為對(duì)比圖1中和圖3中所示的功率器件的電流狀態(tài)的曲 線圖。
[0077] 在圖3中所示的第一實(shí)施例中,與圖1中所示的實(shí)施例相比,對(duì)Ν+型區(qū)進(jìn)行擴(kuò)展。
[0078] 參照?qǐng)D3,在Ρ型襯底100的預(yù)定區(qū)中形成有Ν型阱102。
[0079] 在Ν型阱102上形成有柵極108。柵極108通過(guò)絕緣層隔離。柵極108的一部分 與Ν型阱102交疊。絕緣層包括薄柵極氧化物層107和L0C0S氧化物層106。
[0080] 在柵極108的一側(cè)處形成P型體區(qū)112,并且在P型體區(qū)112中形成源極接觸區(qū) 114。
[0081] 在N型阱102中形成有Γ型埋層104。Γ型埋層104朝P型襯底100的橫向方向 形成以與L0C0S氧化物層106間隔開(kāi)預(yù)定距離。
[0082] 將高濃度N+型區(qū)110配置為與柵極108通過(guò)L0C0S氧化物層106而絕緣。高濃度 N+型區(qū)110在N型阱102中形成漏極端子。N+型區(qū)110擴(kuò)展為比圖1中所示的實(shí)施例中的 N+型區(qū)24更寬且更深。擴(kuò)展的N+型區(qū)110可以通過(guò)離子注入工藝形成。就是說(shuō),N+型區(qū) 110朝N型阱102的底部擴(kuò)展并且同時(shí)朝Γ型埋層104擴(kuò)展以使得N+型區(qū)110的一部分 與P_型埋層104的端部接觸。因?yàn)镹+型區(qū)110通過(guò)多個(gè)離子注入工藝形成,所以N+型區(qū) 110的上部中的摻雜濃度可高于N+型區(qū)110的下部中的摻雜濃度。N+型區(qū)110可以使用常 規(guī)1C技術(shù)的形成單片集成的低壓PM0S晶體管的N阱區(qū)的擴(kuò)散方法來(lái)形成。例如,形成在 5V CMOS晶體管中包括的5V PM0S晶體管N阱區(qū)的擴(kuò)散方法可以用于形成N+型區(qū)110。
[0083] 此外,在N+型區(qū)110的深度大的實(shí)施例中,N+型區(qū)110可以通過(guò)在半導(dǎo)體襯底100 中形成深溝槽并且在深溝槽中沉積導(dǎo)電多晶硅層來(lái)形成??蛇x擇地,N+型區(qū)110可以通過(guò) 在增加能量的同時(shí)經(jīng)由離子注入工藝重復(fù)地離子注入雜質(zhì)來(lái)形成。
[0084] N+型區(qū)110與Γ型埋層104之間的接觸狀態(tài)示出在圖4的摻雜濃度模擬中。與 圖2中所示的實(shí)施例相比,圖4中所示的功率器件的N+型區(qū)110通過(guò)離子注入工藝更深地 延伸到N型阱102中以使得N+型區(qū)110與?_型埋層104接觸。在該實(shí)施例中,N+型區(qū)110 形成為使得摻雜深度與Γ型埋層104的底部基本上相同。在另一實(shí)施例中,N+型區(qū)110可 以延伸至比Γ型埋層104的底部更深的P型襯底100中。
[0085] 在N+型區(qū)110與Γ型埋層104接觸的器件中,在靠近N+型區(qū)110的區(qū)域中,由于 高濃度N+型區(qū)的作用,可以將位于源極S與漏極D之間的電流路徑上的比導(dǎo)通電阻Rsp降 低至130ohm/cm 2至150ohm/cm2。就是說(shuō),N型阱102形成為具有低濃度。因此,在其中N+ 型區(qū)110如上所述那樣擴(kuò)展的器件中,P型襯底100的表面與Γ型埋層104之間的N型摻 雜劑增加。因而,可以降低器件的比導(dǎo)通電阻。
[0086] 圖5證實(shí)與圖1中所示的功率器件相比圖3中所示的功率器件中的電流得到改 進(jìn)。
[0087] 在圖5中,曲線A表示如在圖1所示的實(shí)施例中N+型區(qū)未擴(kuò)展的器件中的電流狀 態(tài)。曲線B表示N+型區(qū)如圖3中所示的實(shí)施例中那樣擴(kuò)展的器件中的電流狀態(tài)。圖5的 曲線A和曲線B示出與N+型區(qū)沿著P型襯底10的表面形成得淺的實(shí)施例相比在N+型區(qū)擴(kuò) 展得深的實(shí)施例中的電流得到改進(jìn)。
[0088] 圖6為示出根據(jù)第二實(shí)施例的功率器件的截面圖。圖7示出圖6中所示的功率器 件的摻雜濃度模擬。
[0089] 參照?qǐng)D6,根據(jù)圖6中所示的實(shí)施例的功率器件的結(jié)構(gòu)與圖3中所示的功率器件 的結(jié)構(gòu)相同。然而,圖6的功率器件與圖3的功率器件的不同之處在于:在L0C0S氧化物層 106與P_型埋層104之間還形成有摻雜有N型摻雜劑的摻雜層120。摻雜層120為具有比 N型阱102更高濃度的高濃度摻雜區(qū)。
[0090] 在圖6的結(jié)構(gòu)中,電流朝箭頭方向流動(dòng)。
[0091] 在下文中,摻雜層120稱作ΝΤ0Ρ。NT0P120布置為使得NT0P120與擴(kuò)展的N+型區(qū) 110接觸。
[0092] 在該實(shí)施例中,N+型區(qū)110具有比Γ型埋層104的摻雜深度更深的摻雜深度。然 而,在其他實(shí)施例中,N+型區(qū)110的摻雜深度可以等于或類似于Γ型埋層104的摻雜深度。 NT0P120的摻雜濃度為1016離子/cm3至1017離子/cm 3,并且NT0P120摻雜為到P_型埋層 104具有0. 5μπι至2μπι的深度。N+型區(qū)110具有兩個(gè)濃度區(qū)段。在第一區(qū)段中,因?yàn)镹+ 型區(qū)110具有1〇18離子/cm 3至1021離子/cm3的濃度,所以ΝΤ0Ρ120的摻雜濃度低于Ν+型 區(qū)110的摻雜濃度。
[0093] P+型埋層104和NT0P120可以不具有相同的長(zhǎng)度。然而,在P-型埋層104和 NT0P120具有相同長(zhǎng)度的實(shí)施例中,半導(dǎo)體功率器件可以在沒(méi)有附加光工藝的情況下制造。
[0094] 型埋層104和NT0P120與擴(kuò)展的N+型區(qū)110的接觸狀態(tài)可以從圖7的摻雜濃 度模擬看出。
[0095] NT0P120可以用于進(jìn)一步改進(jìn)功率器件的擊穿電壓。NT0P120可以通過(guò)注入N型摻 雜材料而形成為具有與Γ型埋層104基本相同的尺寸。NT0P120在P_型埋層104與L0C0S 氧化物層106之間形成以確保電流路徑。通過(guò)NT0P120確保了 LOCOS氧化物層106與P_型 埋層104之間、以及所述Γ型埋層下面的電流路徑。
[0096] 可以在功率器件的制造工藝中形成Γ型埋層104的離子注入工藝期間同時(shí)形成 NT0P120??蛇x擇地,為了使在制造工藝期間發(fā)生的由熱引起的摻雜劑擴(kuò)散最小化,NT0P120 可以在用于隔離器件的L0C0S工藝之后形成。就是說(shuō),在NT0P120和P_型埋層104在L0C0S 工藝之前形成的情況下,型埋層104在隨后工藝中發(fā)生熱擴(kuò)散,并且可能不能確保電流路 徑。
[0097] 如上所述,在Γ型埋層104和NT0P120與擴(kuò)展的N+型區(qū)110接觸的器件中,與不 具有擴(kuò)展的N+型區(qū)110的器件相比,器件中的擊穿電壓和電流得到改進(jìn)。擊穿電壓和電流 的改進(jìn)在圖8A至圖8D中示出,在圖8A至圖8D中,對(duì)具有NT0P120與不具有NT0P120的實(shí) 施例的摻雜濃度、擊穿電壓以及電流進(jìn)行了相互對(duì)比。
[0098] 參照?qǐng)D8A,圖8A中所示的左濃度峰對(duì)應(yīng)于Γ型埋層104之上的摻雜濃度,并且右 濃度峰對(duì)應(yīng)于Γ型埋層104下面的Ν型摻雜濃度。Γ型埋層104下面的Ν型摻雜濃度可以 表示Ν型阱的摻雜濃度。如圖8Α所示,Γ型埋層104之上的摻雜濃度為10 16離子/cm3至 1〇17離子/cm3,并且Γ型埋層104下面的摻雜濃度(N型阱的摻雜濃度)為10 16離子/cm3或 更少。此外,從左摻雜濃度可以看出由曲線B表示的形成有NT0P120的實(shí)施例中的摻雜濃 度高于由曲線A表示的未形成有NT0P120的實(shí)施例中的摻雜濃度。Γ型埋層104下面的N 型摻雜濃度低于NT0P120的摻雜濃度。這是因?yàn)樵贜T0P120上執(zhí)行附加摻雜。
[0099] 圖8B沿X軸示出擊穿電壓,并且沿Y軸示出漏極電流。根據(jù)圖8B,具有NT0P120 的實(shí)施例的擊穿電壓與不具有NT0P120的實(shí)施例相比呈現(xiàn)出改進(jìn)。在圖8B所示的實(shí)施例 中,與未形成NT0P120時(shí)相比,形成NT0P120時(shí)擊穿電壓改進(jìn)了約20V至40V。
[0100] 圖8C為示出當(dāng)具有圖6所示的實(shí)施例的結(jié)構(gòu)的功率器件產(chǎn)生擊穿電壓時(shí)的電等 值線的摻雜濃度模擬結(jié)果的曲線圖。從圖8C所示的曲線可以看出電等值線均勻分布并且 得到最優(yōu)的擊穿電壓。
[0101] 圖8D示出流向圖6的截面1-1'的電流的流動(dòng)狀態(tài)。圖8D的左濃度峰為Γ型埋 層104之上的電流的量,并且圖8D的右濃度峰為Γ型埋層104下面的電流的量。圖8D的 左濃度峰區(qū)示出在形成有ΝΤ0Ρ的實(shí)施例中(如曲線B所示)的電流比未形成有ΝΤ0Ρ的實(shí)施 例中(如曲線A所示)的電流更多。
[0102] 圖9為示出功率器件的另一實(shí)施例的截面圖。
[0103] 參照?qǐng)D9,漏極端子中的N+型區(qū)110朝N型阱102的底部垂直地延伸。然而,與圖 6中所示的實(shí)施例相比,可以看出N+型區(qū)110形成為更短。就是說(shuō),圖6中所示的N+型區(qū) 為延伸至虛線部分的區(qū)。
[0104] 在N型阱102中形成的P-型埋層104和NT0P120向著朝N+型區(qū)110的方向延伸 以與N+型區(qū)110接觸。在該實(shí)施例中,N+型區(qū)110僅與P_型埋層104的一端和NT0P120的 一端接觸,并且N+型區(qū)110的摻雜深度大于或等于Γ型埋層104的摻雜深度。該布置改 進(jìn)了形成在P_型埋層104下面的電流路徑,并且因而降低了所制造的晶體管的比導(dǎo)通電阻 Rsp〇
[0105] 圖10和圖11為示出根據(jù)另外的實(shí)施例的功率器件的截面圖。在圖10所示的實(shí) 施例中,功率器件具有其中形成有多個(gè)Γ型埋層104和多個(gè)ΝΤ0Ρ120以形成多個(gè)電路路徑 的結(jié)構(gòu)。
[0106] 首先,參照?qǐng)D10,多個(gè)Γ型埋層104位于N型阱102中,其中多個(gè)NT0P120插在多 個(gè)卩_型埋層104之間,并且多個(gè)Γ型埋層104沿長(zhǎng)度方向朝N+型區(qū)110延伸。此外,N+型 區(qū)110形成為朝N型阱102的底部延伸。在該實(shí)施例中,N+型區(qū)110具有使得N+型區(qū)110 能夠僅與多個(gè)Γ型埋層104的一部分和多個(gè)NT0P120的一部分接觸的深度。多個(gè)P_型埋 層104中的一些和多個(gè)NT0P120中的一些未與N+型區(qū)110接觸。
[0107] 另一方面,在圖11中,N+型區(qū)110形成為延伸使得N+型區(qū)110具有足夠的深度以 與所有多個(gè)F型埋層104和所有多個(gè)NT0P120接觸。因?yàn)镹+型區(qū)110具有大的深度,所以 N+型區(qū)可以通過(guò)形成深溝槽并且沉積導(dǎo)電多晶硅層來(lái)得到??蛇x擇地,N+型區(qū)110可以通 過(guò)具有深能級(jí)范圍的離子注入來(lái)形成。
[0108] 根據(jù)該結(jié)構(gòu),可以確保多個(gè)電流路徑,同時(shí)降低了在Γ型埋層104之上和在Γ型 埋層104下面形成的電流路徑的電阻,從而可以得到更快的開(kāi)關(guān)響應(yīng)。
[0109] 圖12為功率器件的另一實(shí)施例的截面圖。
[0110] 在圖11中所示的實(shí)施例中,N+型區(qū)110被擴(kuò)展。然而,在圖12中所示的實(shí)施例 中,N+型區(qū)110未擴(kuò)展至相同程度。更確切地說(shuō),在N+型區(qū)110下面形成摻雜有低濃度離 子的N型漂移區(qū)116。其他變型包括使用如上所述的N阱。
[0111] P_型埋層104形成在N型阱102中,并且Γ型埋層104的一端與N型漂移區(qū)116 接觸。
[0112] 在圖12中所示的實(shí)施例中,可以在L0C0S氧化物層106與Γ型埋層104之間形 成NT0P120 (未示出)以形成用于具有比N型阱102中電阻低的電阻的電流路徑,并且具有 有一定水平或更高水平的擊穿電壓。
[0113] 圖13為示出根據(jù)又一實(shí)施例的功率器件的截面圖。
[0114] 圖13所示的功率器件的實(shí)施例使用不同于阱的外延層210。更確切地說(shuō),f型外 延層210形成在P型襯底200上,并且在f型外延層210中形成用于形成漏極區(qū)的N+型區(qū) 220。N+型區(qū)220具有延伸到外延層210中的擴(kuò)展區(qū)。P_型埋層230和NT0P240沿長(zhǎng)度方 向延伸使得P-型埋層230和NT0P240與N+型區(qū)220接觸。在Γ型埋層230和NT0P240未 沿長(zhǎng)度方向延伸的情況下,可以延伸N+型區(qū)220以與P_型埋層230和NT0P240接觸。
[0115] f型外延層210形成在P型襯底200上。f型外延層210為全部用相同導(dǎo)電類型 雜質(zhì)(即,N型雜質(zhì))摻雜的區(qū)。因此,需要作為配置為使相鄰器件彼此電絕緣的器件絕緣層 的隔離物。原因是當(dāng)在橫向功率器件中將各種器件集成在一個(gè)襯底上時(shí),相鄰器件形成在 相同導(dǎo)電類型的外延層中。就是說(shuō),原因是在未形成隔離物的情況下相鄰器件彼此影響。
[0116] 因此,在圖13中所示的實(shí)施例中,在待形成源極區(qū)的P型體區(qū)250與P型襯底200 之間形成隔離區(qū)260。隔離區(qū)260摻雜有P型摻雜劑。P_隔離區(qū)260可以在形成N_型外延 層210之后通過(guò)離子注入工藝形成。因此,作為功率器件的N型LDM0S器件被Γ隔離區(qū)260 包圍以與相鄰器件隔離。P_區(qū)260可以通過(guò)形成在襯底200與f型外延層210的界面處 的P_型埋層形成。P_隔離區(qū)260也可以通過(guò)Γ型摻雜劑的從頂表面穿過(guò)P型體區(qū)250的 非常高能量的離子注入來(lái)形成。或者,隔離區(qū)260也可以通過(guò)包括可以在1C工藝?yán)鏟 型阱已經(jīng)存在的深P型區(qū)(例如包括在5V CMOS晶體管中的低電壓NM0S晶體管的體區(qū))或 可能包括在工藝流程中的任意其他深P區(qū)來(lái)形成。
[0117] 在以上所述的圖3、圖6以及圖9至圖13中所示的功率器件中,L0C0S氧化物層配 置為使柵極與漏極隔離。然而,在其他實(shí)施例中,可以不存在L0C0S氧化物層。參照?qǐng)D14 和圖15,描述了不具有L0C0S氧化物層的功率器件的實(shí)施例。
[0118] 圖14A和圖14B為示出根據(jù)另一實(shí)施例的功率器件的截面圖。
[0119] 圖14A和圖14B中所示的功率器件的實(shí)施例與參照?qǐng)D6描述的功率器件具有相同 的結(jié)構(gòu)。然而,圖14A的功率器件與圖6的功率器件的不同之處在于:在圖6所示的功率器 件中設(shè)置有L0C0S氧化物層的位置中形成板狀絕緣層。
[0120] 參照?qǐng)D14A,在P型襯底300中形成有N型阱310。在N型阱310上形成有柵極 320,并且在N型阱310中形成有N"型區(qū)330。柵極320與N+型區(qū)330通過(guò)絕緣層340分 隔。絕緣層340形成在P型襯底300上。在N型阱310中形成有P-型埋層350和NT0P360。 P-型埋層350的一端和NT0P360的一端與N+型區(qū)330接觸。
[0121] 參照?qǐng)D14B,示出了通過(guò)多個(gè)制造工藝形成有板狀絕緣層340的實(shí)施例。就是說(shuō), 當(dāng)板狀絕緣層340通過(guò)若干個(gè)操作形成時(shí),可以配置具有不規(guī)則厚度的絕緣層。例如,絕緣 層340可以配置為包括具有第一厚度的中心部分340a以及具有小于第一厚度的厚度的左 側(cè)部分和右側(cè)部分340b、340c。左側(cè)部分和右側(cè)部分形成為比柵極氧化物層321更厚。
[0122] 因此,電流路徑與包括L0C0S氧化物層的結(jié)構(gòu)相比更短。就是說(shuō),在以上所述的圖 3、圖6以及圖9至圖13中所示的實(shí)施例中,因?yàn)長(zhǎng)0C0S氧化物層從P型襯底的表面以一定 深度延伸到P型襯底中,所以電流不得不流動(dòng)從而繞過(guò)L0C0S氧化物層的厚度。另一方面, 當(dāng)板狀絕緣層340如圖14A和圖14B中所示的實(shí)施例中那樣形成在P型襯底300的表面上 時(shí),接近直線的電流路徑沿著絕緣層340的底部形成。在這樣的實(shí)施例中,板狀絕緣層340 的厚度可以小于或大于L0C0S氧化物層的厚度或者可以等于L0C0S氧化物層的厚度。
[0123] 圖14A和圖14B示出N+型區(qū)330朝P_型埋層350的方向延伸的實(shí)施例,但是P_型 埋層350和NT0P360可以朝N+型區(qū)330延伸以與N+型區(qū)330接觸。
[0124] 以上所述的在圖3、圖6以及圖9至圖13中所示的實(shí)施例包括獨(dú)立形成的L0C0S 氧化物層、板狀絕緣層以及STI層。然而,在其他實(shí)施例中,可以通過(guò)組合L0C0S氧化物層、 板狀絕緣層以及STI層中的兩個(gè)或更多個(gè)來(lái)對(duì)柵極和漏極進(jìn)行絕緣。目的將是在柵極/溝 道的漏極側(cè)上以更薄的氧化物層開(kāi)始,并且朝漏極增加總厚度以降低峰值電場(chǎng)。此外,也可 以考慮逐漸減少漏極接觸邊緣(周邊)處的氧化物來(lái)降低在漏極接觸邊緣處的峰值場(chǎng)。
[0125] 參照?qǐng)D15A至圖1?描述對(duì)L0C0S氧化物層、板狀絕緣層以及STI層中的兩個(gè)或 更多個(gè)進(jìn)行組合的實(shí)施例。圖15A至圖1?為示出功率器件的其他實(shí)施例的截面圖。
[0126] 首先,圖15A示出形成一個(gè)STI層440而非在圖1中所示實(shí)施例中形成的L0C0S 氧化物層的實(shí)施例。在該實(shí)施例中,N+型區(qū)410、和P_型埋層420以及NT0P430沿彼此面對(duì) 的方向延伸以使得Γ型埋層420和NT0P430與N+型區(qū)410接觸。
[0127] 另一方面,圖15B至圖1?示出對(duì)L0C0S氧化物層、板狀絕緣層以及STI層中的兩 個(gè)或更多個(gè)進(jìn)行組合的另外的實(shí)施例。
[0128] 就是說(shuō),圖15B示出對(duì)STI層440和L0C0S氧化物層540進(jìn)行組合的實(shí)施例。圖 15C示出對(duì)板狀絕緣層340和L0C0S氧化物層540進(jìn)行組合的實(shí)施例。此外,圖1?示出 對(duì)板狀絕緣層340、STI層440以及L0C0S氧化物層540進(jìn)行組合的實(shí)施例。在圖15B至 圖15D中,板狀絕緣層340、STI層440以及L0C0S氧化物層540具有在柵極320與N+型區(qū) 330之間布置成排的結(jié)構(gòu)。如圖15A中那樣,N+型區(qū)410、P-型埋層420以及NT0P430朝彼 此面對(duì)的方向延伸使得Γ型埋層420和NT0P430與N+型區(qū)410接觸。
[0129] 在圖15C中所示的實(shí)施例中,在漏極端子中的N+型區(qū)410可以通過(guò)多個(gè)離子注入 工藝形成。離子注入工藝的數(shù)目可以根據(jù)待通過(guò)離子注入工藝形成的區(qū)的尺寸而改變。
[0130] 因此,以上所述的實(shí)施例中的源極區(qū)通過(guò)淺摻雜工藝形成為距襯底的表面相當(dāng)淺 的深度。漏極區(qū)可以通過(guò)重復(fù)的離子注入工藝形成為距襯底的表面一定深的深度。
[0131] 參照?qǐng)D16中的曲線圖描述根據(jù)圖15C中所示的實(shí)施例的功率器件的源極區(qū)和漏 極區(qū)。圖16示出根據(jù)以上實(shí)施例的功率器件的源極和漏極中的摻雜濃度。
[0132] 圖16證實(shí)源極區(qū)I為以距P型襯底10的表面0. 5微米至1微米的淺的深度形成 的濃度為1〇18離子/cm3至1021離子/cm 3的高濃度區(qū)。
[0133] 另一方面,漏極區(qū)II可以劃分為兩個(gè)區(qū)段。在第一區(qū)段中,與源極區(qū)I類似,濃度 為1018離子/cm3至1021離子/cm3的高濃度區(qū)以距P型襯底10的表面0. 5微米至1微米的 淺的深度形成。在第二區(qū)段中,區(qū)段濃度為1〇14離子/cm3至1018離子/cm 3 (低于第一區(qū)段 的濃度)的低濃度區(qū)以距P型襯底10的表面1微米至8微米的深度形成。因此,與源極區(qū) I不同,漏極區(qū)Π 具有兩個(gè)區(qū)段。
[0134] 如圖8A所示,因?yàn)镹TOP的摻雜濃度為1015離子/cm3至10 16離子/cm3,并且N型 阱的摻雜濃度為1〇16離子/cm 3或更小,所以第一區(qū)段的摻雜濃度高于NTOP和N型阱的摻 雜濃度。因此,可以得到低的比導(dǎo)通電阻。此外,由于第二區(qū)段而可以提高擊穿電壓。這是 因?yàn)镹+型漏極區(qū)的電場(chǎng)可以通過(guò)濃度低于第一區(qū)段的濃度并且深度大于第一區(qū)段的深度 的第二區(qū)段而減輕。因而,提高了擊穿電壓。當(dāng)漏極區(qū)II中存在僅具有高濃度的第一區(qū)段 時(shí),在第一區(qū)段與N型阱之間形成強(qiáng)電場(chǎng),并且因而可以降低擊穿電壓。
[0135] 漏極區(qū)II可以形成有比形成在N型阱中的Γ型埋層更大的深度以使得漏極區(qū)II 的摻雜深度可以大于Γ型埋層的深度。可選擇地,漏極區(qū)Π 可以形成有與Γ型埋層相同 的摻雜深度。
[0136] 如上所述,功率器件的實(shí)施例可以具有其中漏極區(qū)和埋層彼此接觸以與現(xiàn)有功率 器件相比產(chǎn)生高的擊穿電壓并且保持高的開(kāi)關(guān)特性的結(jié)構(gòu)。因此,可以看到,在功率器件 中,源極區(qū)I的摻雜分布與漏極區(qū)II的摻雜分布明顯不同。就是說(shuō),在LDMOS制造工藝期 間,N+型漏極區(qū)通過(guò)掩模開(kāi)口若干次以使得N+型漏極區(qū)的濃度增加并且同時(shí)使N+型漏極區(qū) 的深度擴(kuò)展。因此,N+型漏極區(qū)的摻雜分布變得不同于N+型源極區(qū)的摻雜分布。掩模的若 干次開(kāi)口意味著濃度根據(jù)開(kāi)口的數(shù)目增加并且執(zhí)行具有高能量的離子注入。
[0137] 以上所述為使用P型襯底的功率器件的實(shí)施例。然而,在其他實(shí)施例中,功率器件 可以使用N型襯底。在這樣的實(shí)施例中的每個(gè)P型區(qū)可以對(duì)應(yīng)于在以上實(shí)施例中所示的N 型區(qū),并且在這樣的實(shí)施例中的每個(gè)N型區(qū)可以對(duì)應(yīng)于在以上實(shí)施例中的所示的P型區(qū)。
[0138] 半導(dǎo)體功率器件的結(jié)構(gòu)可以呈現(xiàn)出以下效果。
[0139] 漏極區(qū)和被摻雜有與半導(dǎo)體襯底相同的摻雜劑類型的埋層之一可以在半導(dǎo)體襯 底的阱中延伸以使得埋層和漏極區(qū)彼此接觸。就是說(shuō),埋層可以沿朝漏極區(qū)的方向延伸,或 者漏極區(qū)可以延伸到阱中。
[0140] 在埋層與半導(dǎo)體襯底之間還可以形成被摻雜有與阱相同的摻雜劑類型的高濃度 摻雜層。在這樣的實(shí)施例中,埋層和摻雜層可以與漏極區(qū)接觸。
[0141] 因此,功率器件通過(guò)由于阱的摻雜劑而引起的電阻分量的降低可以呈現(xiàn)出改進(jìn)的 擊穿電壓,確保了快速開(kāi)關(guān)特性。
[0142] 以上所述的實(shí)施例具有廣泛的應(yīng)用范圍。實(shí)施例可以應(yīng)用于:包括LOCOS氧化物 層、板狀絕緣層以及STI結(jié)構(gòu)的功率器件;以及具有外延層的功率器件;以及包括阱的功率 器件。
[0143] 雖然該公開(kāi)內(nèi)容包括具體實(shí)施例,但是對(duì)于本領(lǐng)域技術(shù)人員將明顯的是,在未脫 離權(quán)利要求及其等同物的精神和范圍下,可以在這些實(shí)施例中作出形式和細(xì)節(jié)上的各種改 變。本文中所描述的實(shí)施例認(rèn)為僅是描述性意義,并且不用于限制目的。在每個(gè)實(shí)施例中 的特征或方面的描述認(rèn)為是能夠應(yīng)用于其他實(shí)施例中的類似實(shí)施例或方面。如果所述的技 術(shù)以不同次序執(zhí)行,和/或如果所描述的系統(tǒng)、構(gòu)造、器件或電路中的部件以不同方式組合 和/或用其他部分或其等同物代替或補(bǔ)充,也可以實(shí)現(xiàn)合適的結(jié)果。因此,本公開(kāi)內(nèi)容的范 圍不受詳細(xì)描述限定,但受權(quán)利要求及其等同物限定,并且在權(quán)利要求及其等同物的范圍 之內(nèi)的所有變型解釋為包括在公開(kāi)內(nèi)容中。
【權(quán)利要求】
1. 一種半導(dǎo)體功率器件,包括: 布置在襯底中的阱; 與所述阱交疊的柵極; 布置在所述柵極的一側(cè)處的源極區(qū); 布置在所述阱中的埋層;以及 與所述埋層接觸并且具有與所述源極區(qū)不同深度的漏極區(qū)。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體功率器件,其中所述漏極區(qū)的深度等于或大于所述埋 層的深度,并且所述埋層的端部與所述漏極區(qū)接觸。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體功率器件,其中所述漏極區(qū)的摻雜濃度與所述源極區(qū) 的摻雜濃度不同。
4. 根據(jù)權(quán)利要求2所述的半導(dǎo)體功率器件,其中所述漏極區(qū)的深度大于所述源極區(qū)的 深度。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體功率器件,其中所述漏極區(qū)包括第一區(qū)段和第二區(qū) 段,所述第一區(qū)段具有與所述第二區(qū)段不同的摻雜濃度。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體功率器件,其中所述第一區(qū)段具有距所述襯底的表面 0. 5微米至1微米的深度,并且具有1018離子/cm3至1021離子/cm 3的峰值濃度。
7. 根據(jù)權(quán)利要求5所述的半導(dǎo)體功率器件,其中所述第二區(qū)段具有距所述襯底的表面 1微米至10微米的深度,并且具有1〇14離子/cm 3至1018離子/cm3的峰值濃度。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體功率器件,還包括布置在所述柵極與所述漏極區(qū)之間 的絕緣層。
9. 根據(jù)權(quán)利要求5所述的半導(dǎo)體功率器件,還包括布置在所述埋層上的摻雜層。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體功率器件,其中所述摻雜層為摻雜濃度高于所述阱 的摻雜濃度的區(qū)。
11. 根據(jù)權(quán)利要求9所述的半導(dǎo)體功率器件,其中所述摻雜層的摻雜濃度低于所述第 一區(qū)段的摻雜濃度。
12. 根據(jù)權(quán)利要求9所述的半導(dǎo)體功率器件,其中所述摻雜層的一端與所述漏極區(qū)接 觸。
13. 根據(jù)權(quán)利要求9所述的半導(dǎo)體功率器件,其中在所述阱中布置有至少一對(duì)所述埋 層和所述摻雜層,并且所述埋層和所述摻雜層交替地布置。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體功率器件,其中多個(gè)埋層和多個(gè)摻雜層中的僅一部 分與所述漏極區(qū)接觸。
15. 根據(jù)權(quán)利要求8所述的半導(dǎo)體功率器件,其中所述絕緣層包括選自硅局部氧化 (LO⑶S)的氧化物層、板狀絕緣層以及淺溝槽隔離(STI)層組成的組中的一種。
16. 根據(jù)權(quán)利要求8所述的半導(dǎo)體功率器件,其中所述絕緣層通過(guò)硅局部氧化的氧化 物層和淺溝槽隔離層的組合來(lái)形成。
17. 根據(jù)權(quán)利要求8所述的半導(dǎo)體功率器件,其中所述絕緣層為包括硅局部氧化的氧 化物層的板狀絕緣層。
18. 根據(jù)權(quán)利要求8所述的半導(dǎo)體功率器件,其中所述絕緣層通過(guò)硅局部氧化的氧化 物層、板狀絕緣層以及淺溝槽隔離層的組合來(lái)形成。
19. 根據(jù)權(quán)利要求1所述的半導(dǎo)體功率器件,還包括: 布置在所述襯底上的外延層;以及 用于與相鄰器件電絕緣的隔離區(qū),所述隔離區(qū)與布置在所述外延層中的體區(qū)接觸。
20. 根據(jù)權(quán)利要求9所述的半導(dǎo)體功率器件,其中所述阱和所述摻雜層為第一導(dǎo)電型 區(qū),并且所述埋層為第二導(dǎo)電型區(qū)。
21. -種半導(dǎo)體功率器件,包括: 襯底; 布置在所述襯底中的阱; 布置在所述阱中的漏極區(qū); 摻雜濃度低于所述漏極區(qū)的摻雜濃度的漂移區(qū);以及 布置在所述阱中并且與所述漂移區(qū)的一端接觸的埋層。
22. 根據(jù)權(quán)利要求21所述的半導(dǎo)體功率器件,還包括布置在所述埋層上的摻雜層。
23. 根據(jù)權(quán)利要求22所述的半導(dǎo)體功率器件,其中所述摻雜層的摻雜濃度高于所述阱 的摻雜濃度。
【文檔編號(hào)】H01L29/06GK104112769SQ201410136565
【公開(kāi)日】2014年10月22日 申請(qǐng)日期:2014年4月4日 優(yōu)先權(quán)日:2013年4月16日
【發(fā)明者】金寧培, 文振宇, 弗朗索瓦·希伯 申請(qǐng)人:美格納半導(dǎo)體有限公司
網(wǎng)友詢問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1