薄膜晶體管陣列面板的制作方法
【專利摘要】本發(fā)明提供一種薄膜晶體管陣列面板，該薄膜晶體管陣列面板包括：柵電極，設(shè)置在襯底上；絕緣層，設(shè)置在柵電極上；氧化物半導(dǎo)體，設(shè)置在柵極絕緣層上；源電極，與氧化物半導(dǎo)體的一部分重疊；漏電極，與氧化物半導(dǎo)體的另一部分重疊；以及緩沖層，設(shè)置在氧化物半導(dǎo)體與源電極之間以及氧化物半導(dǎo)體與漏電極之間。緩沖層包括錫（Sn）作為摻雜材料。摻雜材料的重量百分比大于約0%并且小于或等于約20%。
【專利說明】薄膜晶體管陣列面板

【技術(shù)領(lǐng)域】
[0001]示例性實施方式涉及顯示技術(shù)，更具體地，涉及一種薄膜晶體管陣列面板及其制造方法。

【背景技術(shù)】
[0002]傳統(tǒng)液晶顯示器一般包括兩個具有電極的顯示面板以及設(shè)置在這兩個顯示面板之間的液晶層。通過這種方式，電壓可以被施加到電極來重新排列液晶層的液晶分子，以控制透射穿過液晶層的光的量，從而促進(jìn)圖像的顯示。
[0003]薄膜晶體管(TFT)陣列面板一般被用作液晶顯示器中采用的兩個顯示面板中的一個。為此，TFT陣列面板可以被用作電路板來獨(dú)立地驅(qū)動液晶顯示器中的每個像素。應(yīng)該理解，TFT陣列面板可以與各種平板顯示器諸如液晶顯示器(IXD)、有機(jī)發(fā)光二極管(OLED)顯不器、等離子體顯不器(PD)、電致發(fā)光(EL)顯不器、電泳顯不器(EH))、電潤濕顯不器(EWD)等相關(guān)地使用。
[0004]一般的TFT陣列面板通常具有傳輸掃描信號的掃描信號線(或柵線)和傳輸圖像信號的圖像信號線(或數(shù)據(jù)線)。為此，傳統(tǒng)TFT陣列面板通常包括連接到柵線和數(shù)據(jù)線的薄膜晶體管、連接到薄膜晶體管的像素電極、覆蓋柵線并將柵線絕緣的柵極絕緣層、以及覆蓋薄膜晶體管和數(shù)據(jù)線并將薄膜晶體管和數(shù)據(jù)線絕緣的層間絕緣層。
[0005]當(dāng)與平板顯示器相關(guān)地使用時，TFT陣列面板可以包括多個TFT，該多個TFT可以包括各種不同類型的半導(dǎo)體材料。例如，當(dāng)氧化物半導(dǎo)體被用作TFT中所包括的半導(dǎo)體材料時，包括源電極和漏電極的金屬層的金屬成分會散布到氧化物半導(dǎo)體層。這樣，由氧化物半導(dǎo)體層形成的溝道層會退化。為了防止溝道層的退化，包括氧化物的緩沖層可以形成在包括源電極和漏電極的金屬層下面。然而，在包括源電極和漏電極的金屬層以及設(shè)置在其下面的緩沖層形成時，相對于蝕刻溶液和各種上述成分會產(chǎn)生蝕刻速率的差異。當(dāng)緩沖層的蝕刻速率高時，源電極和漏電極下面的緩沖層會被過蝕刻。當(dāng)緩沖層被過蝕刻時，源電極和漏電極會被電浮置。因而，薄膜晶體管會退化。
[0006]在本【背景技術(shù)】部分中公開的以上信息僅用于增強(qiáng)對本發(fā)明的【背景技術(shù)】的理解，因此它可以包含不構(gòu)成在該國中對于本領(lǐng)域普通技術(shù)人員已經(jīng)知曉的現(xiàn)有技術(shù)的信息。


【發(fā)明內(nèi)容】

[0007]示例性實施方式提供一種薄膜晶體管陣列面板及其制造方法，以通過減小源電極和漏電極與設(shè)置在其下面的緩沖層之間的蝕刻速率的差異來防止(或以其他方式減少)薄膜晶體管退化的可能性。為此，示例性實施方式還有助于在氧化物半導(dǎo)體被用作薄膜晶體管的部分時防止包括源電極和漏電極的金屬層散布(或以其他方式遷移)到溝道層。
[0008]根據(jù)示例性實施方式，一種薄膜晶體管陣列面板包括:柵電極，設(shè)置在襯底上；氧化物半導(dǎo)體，設(shè)置在襯底上并與柵電極重疊；絕緣層，設(shè)置在柵電極與氧化物半導(dǎo)體之間；源電極，與氧化物半導(dǎo)體的一部分重疊；漏電極，與氧化物半導(dǎo)體的另一部分重疊；以及緩沖層，設(shè)置在氧化物半導(dǎo)體與源電極之間以及氧化物半導(dǎo)體與漏電極之間。緩沖層包括錫作為摻雜材料。摻雜材料的重量百分比大于約0%且小于或等于約20%。
[0009]根據(jù)示例性實施方式，一種制造薄膜晶體管陣列面板的方法包括:在襯底上形成柵電極；在柵電極上形成絕緣層；在絕緣層上形成氧化物半導(dǎo)體、緩沖層、源電極和漏電極。形成氧化物半導(dǎo)體、緩沖層、源電極和漏電極包括:在絕緣層上沉積氧化物半導(dǎo)體層，在氧化物半導(dǎo)體層上沉積阻擋膜，在阻擋膜上沉積金屬層，在金屬層上形成包括不同厚度的第一光敏膜圖案，利用第一光敏膜圖案作為第一掩模使用第一蝕刻溶液來蝕刻金屬層、阻擋膜和半導(dǎo)體層，從第一光敏膜圖案形成第二光敏膜圖案，以及利用第二光敏膜圖案作為第二掩模使用第二蝕刻溶液來蝕刻被蝕刻的金屬層和被蝕刻的阻擋膜以形成源電極、漏電極和緩沖層并且暴露氧化物半導(dǎo)體的溝道區(qū)。緩沖層包括錫作為摻雜材料。摻雜材料的重量百分比大于約0%且小于或等于約20%。
[0010]根據(jù)示例性實施方式，一種氧化物半導(dǎo)體可以被用于薄膜晶體管中，從而可以防止(或以其他方式減少)包括源電極和漏電極的金屬層散布到溝道層。為此，通過減少源電極和漏電極與設(shè)置在其下面的緩沖層之間的蝕刻速率的差異，可以防止(或以其他方式減少)源電極和漏電極被浮置。通過這種方式，示例性實施方式有助于防止(或以其他方式減少)薄膜晶體管退化。

【專利附圖】

【附圖說明】
[0011]附圖示出了本發(fā)明的示例性實施方式并與文字描述一起用于說明本發(fā)明的原理，附圖被包括以提供對本發(fā)明的進(jìn)一步理解并被并入本說明書中而構(gòu)成本說明書的一部分。
[0012]圖1為根據(jù)示例性實施方式的薄膜晶體管陣列面板的像素的布局圖。
[0013]圖2為根據(jù)示例性實施方式的圖1的薄膜晶體管陣列面板沿剖面線I1-1I截取的截面圖。
[0014]圖3、圖5和圖8為根據(jù)示例性實施方式的處于各個制造階段的薄膜晶體管陣列面板的布局圖。
[0015]圖4為根據(jù)示例性實施方式的圖3的薄膜晶體管陣列面板沿剖面線IV-1V截取的截面圖。
[0016]圖6為根據(jù)示例性實施方式的圖5的薄膜晶體管陣列面板沿剖面線V1-VI截取的截面圖。
[0017]圖7A至圖7F為根據(jù)示例性實施方式的處于各個制造階段的薄膜晶體管陣列面板的截面圖。
[0018]圖9為根據(jù)示例性實施方式的圖8的薄膜晶體管陣列面板沿剖面線IX-1X截取的截面圖。
[0019]圖10為根據(jù)示例性實施方式的薄膜晶體管陣列面板的像素的布局圖。
[0020]圖11為根據(jù)示例性實施方式的圖10的薄膜晶體管陣列面板沿剖面線X1-XI截取的截面圖。
[0021]圖12為根據(jù)示例性實施方式的蝕刻深度隨薄膜晶體管陣列面板的緩沖層中的錫氧化物的比率變化的曲線圖。
[0022]圖13為根據(jù)示例性實施方式的蝕刻速率隨薄膜晶體管陣列面板的緩沖層中的錫氧化物的比率變化的曲線圖。
[0023]圖14為根據(jù)示例性實施方式的比較蝕刻速率的曲線圖。

【具體實施方式】
[0024]在以下的描述中，為了說明的目的，闡述了許多具體的細(xì)節(jié)以提供對各個示例性實施方式的全面理解。然而，顯然的，各個示例性實施方式可以在不具有這些具體細(xì)節(jié)或者具有一個或多個等同布置的情況下實施。在其它情形下，已知的結(jié)構(gòu)和器件以框圖的形式示出，以避免使各個示例性實施方式不必要地模糊。
[0025]在附圖中，為了清晰和描述的目的，層、膜、面板、區(qū)域等的尺寸和相對尺寸可以被夸大。此外，相同的附圖標(biāo)記表示相同的元件。
[0026]當(dāng)一個元件或?qū)颖环Q為“在”另一元件或?qū)印吧稀薄ⅰ斑B接到”或“耦接到”另一元件或?qū)訒r，它可以直接在該另一元件或?qū)由稀⒅苯舆B接到或耦接到該另一元件或?qū)?，或者可以存在居間元件或?qū)?。然而，?dāng)一個元件或?qū)颖环Q為“直接在”另一元件或?qū)印吧稀?、“直接連接到”或“直接耦接到”另一元件或?qū)訒r，不存在居間元件或?qū)?。為了本公開的目的，“X、Y和Z中的至少一個”以及“從X、Y和Z構(gòu)成的組選擇的至少一個”可以解釋為只有X、只有Y、只有Z、或X、Y和Z中的兩個或更多個的任意組合，諸如，例如XYZ、XYY、YZ和ZZ。相同的附圖標(biāo)記始終指代相同的元件。如這里所用的，術(shù)語“和/或”包括所列相關(guān)項目的一個或多個的任意和所有組合。
[0027]雖然術(shù)語第一、第二等可以在這里被用來描述各種元件、部件、區(qū)域、層和/或部分，但是這些元件、部件、區(qū)域、層和/或部分不應(yīng)受到這些術(shù)語限制。這些術(shù)語用于將一個元件、部件、區(qū)域、層或部分與另一區(qū)域、層或部分區(qū)別開。因此，下面討論的第一元件、部件、區(qū)域、層和/或部分可以被稱為第二元件、部件、區(qū)域、層和/或部分，而沒有背離本公開的教導(dǎo)。
[0028]為了描述的目的，這里可以使用諸如“在…之下”、“在...下面”、“下部”、“在…之上”、“上部”等空間關(guān)系術(shù)語，由此來描述如附圖所示的一個元件或特征與另一個(些)元件或特征之間的關(guān)系?？臻g關(guān)系術(shù)語是用來概括除附圖所示取向之外裝置在使用或操作中的不同取向。例如，如果附圖中的裝置被翻轉(zhuǎn)過來，被描述為“在”其他元件或特征“之下”或“下面”的元件將會在其他元件或特征“之上”。因此，示例性術(shù)語“在...下面”能夠涵蓋之上和之下兩種取向。此外，裝置可以采取其他取向(旋轉(zhuǎn)90度或其他取向)，這里所使用的空間關(guān)系描述將做相應(yīng)解釋。
[0029]這里使用的術(shù)語僅是為了描述特定實施方式的目的，并非要進(jìn)行限制。如這里使用的，除非上下文另有明確表述，否則單數(shù)形式“一”和“該”均同時旨在包括復(fù)數(shù)形式。此外，術(shù)語“包括”和/或“包含”，當(dāng)在本說明書中使用時，指定了所述特征、整體、步驟、操作、元件和/或部件的存在，但并不排除一個或多個其他特征、整體、步驟、操作、元件、部件和/或其組合的存在或增加。
[0030]除非另行定義，這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)都具有本公開所屬領(lǐng)域內(nèi)的普通技術(shù)人員所通常理解的同樣的含義。諸如通用詞典中所定義的術(shù)語，除非此處加以明確定義，否則應(yīng)當(dāng)被解釋為具有與它們在相關(guān)領(lǐng)域的語境中的含義相一致的含義，而不應(yīng)被解釋為理想化的或過度形式化的意義。
[0031]雖然關(guān)于液晶顯示裝置描述了示例性實施方式，但是將理解，示例性實施方式可以關(guān)于其它或等同的顯示裝置諸如各種自發(fā)射和/或非自發(fā)射顯示技術(shù)來使用。例如，自發(fā)射顯示裝置可以包括有機(jī)發(fā)光顯示器(0LED)、等離子體顯示面板(PDP)等，而非自發(fā)射顯示裝置可以包括電泳顯示器(EH))、電潤濕顯示器(EWD)等。
[0032]圖1為根據(jù)示例性實施方式的薄膜晶體管陣列面板的像素的布局圖。圖2為圖1的薄膜晶體管陣列面板沿剖面線I1-1I截取的截面圖。
[0033]參照圖1和圖2，柵線121形成在由任何適合的材料諸如例如透明玻璃、塑料等制成的絕緣襯底I1上。柵線121傳輸柵信號并基本上在第一(例如,水平)方向上延伸。柵線121包括從柵線121突出的多個柵電極124和柵極焊盤部分(未示出)，該柵極焊盤部分具有用于與另一層或驅(qū)動電路諸如外部驅(qū)動電路連接的延伸區(qū)。
[0034]柵極絕緣層140形成在柵線121上，柵極絕緣層140可以由任何適合的絕緣體諸如例如硅氮化物(SiNx)、硅氧化物(S1x)等形成。半導(dǎo)體154形成在柵極絕緣層140上。
[0035]根據(jù)示例性實施方式，半導(dǎo)體154可以是氧化物半導(dǎo)體。通過這種方式，半導(dǎo)體層154可以包括任何適合的基于氧化物的材料，諸如例如基于鋅(Zn)、鎵(Ga)、錫(Sn)和/或銦(In)的氧化物。例如，半導(dǎo)體層154可以包括鋅氧化物(ZnO)、銦鎵鋅氧化物(InGaZnO4)、銦鋅氧化物(Zn-1n-Oxide)、鋅錫氧化物(Zn-Sn-Oxide)等。通過這種方式,包括氧化物材料的半導(dǎo)體154可以由任何適合的工藝形成，諸如例如基于溶液的工藝(例如，噴墨(inkjet)工藝)等。作為其他示例，半導(dǎo)體154可以是氧化物半導(dǎo)體，諸如鎵銦鋅氧化物(GIZO)半導(dǎo)體、鋅錫氧化物(ΖΤ0或ZnSnO)半導(dǎo)體、銦鋅氧化物(ΙΖ0或InZnO)半導(dǎo)體、銦鋅錫氧化物(ΙΖΤ0或InZnSnO)等。
[0036]雖然沒有示出，但是根據(jù)示例性實施方式的薄膜晶體管陣列面板，如果半導(dǎo)體154是包括銦(In)的鎵銦鋅氧化物(GIZO)半導(dǎo)體，半導(dǎo)體154可以是多層(例如，雙層)結(jié)構(gòu)，該多層結(jié)構(gòu)包括具有比較高的銦(In)含量的鎵銦鋅氧化物(GIZO)的下層和具有比較低的銦(In)含量的鎵銦鋅氧化物(GIZO)的上層。這樣，具有比較低的銦(In)含量的GIZO層可以設(shè)置為上層，從而減少銦(In)表面突起的產(chǎn)生，該表面突起可能在一個或多個制造工藝期間出現(xiàn)。
[0037]此外，雖然沒有示出，但是根據(jù)示例性實施方式的薄膜晶體管陣列面板可以包括經(jīng)受氟化或者任何其他適合的化學(xué)引入工藝的上表面。通過這種方式，半導(dǎo)體154的上表面可以經(jīng)受氟化，從而減少銦(In)表面突起的產(chǎn)生，該表面突起可能在一個或多個制造工藝期間出現(xiàn)。
[0038]緩沖層163和165形成在半導(dǎo)體154上。在示例性實施方式中，緩沖層163和165可以由任何適合的材料形成，諸如例如用錫(Sn)或錫氧化物(SnOx，其中X=I至2)摻雜的鎵鋅氧化物(GZ0)。通過這種方式，緩沖層163和165中的錫(Sn)或錫氧化物(SnOx，其中X=I至2)的重量百分比可以大于約0%且等于或小于約20%。
[0039]根據(jù)示例性實施方式，數(shù)據(jù)線171、源電極173和漏電極175形成在緩沖層163和165上。在平面圖中，緩沖層163和165的邊緣可以與數(shù)據(jù)線171、源電極173和漏電極175的邊緣基本上相同。通過這種方式，相比于數(shù)據(jù)線171、源電極173和漏電極175的邊緣，在緩沖層163和165的邊緣處不會發(fā)生底切。
[0040]數(shù)據(jù)線171傳輸數(shù)據(jù)信號并基本上在第二(例如，垂直)方向上延伸以與柵線121交叉。數(shù)據(jù)線171包括朝向柵電極124延伸的源電極173和數(shù)據(jù)焊盤部分(未示出)，該數(shù)據(jù)焊盤部分具有用于與另一層、驅(qū)動電路(例如，外部驅(qū)動電路)等連接的區(qū)域。漏電極175可以與數(shù)據(jù)線171分離(或以其他方式間隔開)，從而關(guān)于柵電極124面對源電極173。在示例性實施方式中，數(shù)據(jù)線171、源電極173和漏電極175可以由任何適合的材料形成，諸如低阻金屬，例如銅(Cu)等。
[0041]根據(jù)示例性實施方式，緩沖層163和165可以改善半導(dǎo)體154(其可以由基于氧化物的材料制成)與數(shù)據(jù)線171、源電極173和漏電極175之間的接觸特性，并且還配置為防止(或以其他方式減少)來自數(shù)據(jù)線171、源電極173和/或漏電極175的金屬成分散布(或以其他方式遷移)到半導(dǎo)體154。
[0042]根據(jù)示例性實施方式，緩沖層163和165可以包括用錫(Sn)或錫氧化物(SnOx ；X=1到2)摻雜的鎵鋅氧化物(GZ0)，并且緩沖層163和165中的錫(Sn)或錫氧化物(SnOx ；X=1到2)的重量百分比可以大于約0%且等于或小于約20%。通過這種方式，可以防止(或以其他方式減少)緩沖層163和165的過蝕刻。此外，示例性實施方式能夠防止數(shù)據(jù)線171、源電極173和/或漏電極175由于緩沖層163和165的過蝕刻而被浮置。
[0043]雖然沒有示出，但是數(shù)據(jù)線171、源電極173和/或漏電極175可以包括包含銅(Cu)的下層以及包含銅(Cu)和錳(Mn)的上層。然而，數(shù)據(jù)線171、源電極173和/或漏電極175可以由任何適合的材料制成(或以其他方式包括任何適合的材料)，諸如各種其他“低”電阻率的任何適合金屬。
[0044]如圖1和圖2中可見,一個柵電極124、一個源電極173和一個漏電極175與一個半導(dǎo)體154—起形成一個薄膜晶體管(TFT)。通過這種方式，薄膜晶體管的溝道形成在源電極173與漏電極175之間的半導(dǎo)體154中。
[0045]根據(jù)示例性實施方式，鈍化層180可以形成在數(shù)據(jù)線171和漏電極175上。鈍化層180可以由任何適合的絕緣材料制成，諸如例如無機(jī)絕緣體(例如，硅氮化物、硅氧化物等)、有機(jī)絕緣體、和/或低介電絕緣體。暴露漏電極175的接觸孔(或通孔)185形成在鈍化層180 中。
[0046]在示例性實施方式中，像素電極191形成在鈍化層180上。像素電極191通過接觸孔185物理地和電性地連接到漏電極175。通過這種方式，像素電極可以被提供有來自例如漏電極175的數(shù)據(jù)電壓。施加有數(shù)據(jù)電壓的像素電極191與例如施加有公共電壓的公共電極(未示出)一起產(chǎn)生電場。通過這種方式，該電場可以用于控制(或以其他方式支配)設(shè)置在例如像素電極191與公共電極之間的液晶層(未示出)中的液晶分子的方向。像素電極191和公共電極構(gòu)成電容器(在下文，稱為“液晶電容器”)，該電容器在薄膜晶體管被“關(guān)斷”之后保持所施加的電壓。
[0047]雖然沒有示出，但是像素電極191可以與存儲電極線重疊以形成存儲電容器。通過這種方式，可以增強(qiáng)(或以其他方式增加)液晶電容器的電壓保持能力。
[0048]根據(jù)示例性實施方式，像素電極191可以由任何適合的導(dǎo)電材料制成，諸如例如透明導(dǎo)體，例如鋁鋅氧化物(AZO)、鎵鋅氧化物(GZO)、銦錫氧化物(ITO)、銦鋅氧化物(IZO)等。還將理解，可以采用一種或多種導(dǎo)電聚合物(ICP)，諸如例如聚苯胺、聚(3，4-亞乙二氧基噻吩)_聚(苯乙烯磺酸)(PED0T:PSS)等。
[0049]現(xiàn)在將結(jié)合圖1至圖9來描述用于制造圖1和圖2的薄膜晶體管陣列面板的示例性方法。
[0050]圖3、圖5和圖8為根據(jù)示例性實施方式的處于各個制造階段的薄膜晶體管陣列面板的布局圖。圖4為圖3的薄膜晶體管陣列面板沿剖面線IV-1V截取的截面圖。圖6為圖5的薄膜晶體管陣列面板沿剖面線V1-VI截取的截面圖。圖7A至圖7F為根據(jù)示例性實施方式的處于各個制造階段的薄膜晶體管陣列面板的截面圖。圖9為圖8的薄膜晶體管陣列面板沿剖面線IX-1X截取的截面圖。
[0051]如圖3和圖4所示，金屬層沉積在絕緣襯底110 (其可以由透明玻璃、塑料等制成)上并被圖案化，以形成具有柵電極124的柵線121。
[0052]如圖5和圖6所示，形成柵極絕緣層140、半導(dǎo)體層154、緩沖層163和165、數(shù)據(jù)線171、源電極173和漏電極175。結(jié)合圖7A至圖7F更詳細(xì)地描述這些部件的形成。
[0053]如圖7A至圖7C所示，柵極絕緣層140、半導(dǎo)體膜150、阻擋膜160和金屬膜170被順序地沉積在柵電極124和絕緣襯底110上。為此，柵極絕緣層140可以包括硅氮化物(SiNx),硅氧化物(S1x)等，而半導(dǎo)體膜150可以包括基于氧化物的材料，諸如例如鎵銦鋅氧化物(GIZ0)、鋅錫氧化物(ΖΤ0)、銦鋅氧化物(ΙΖ0)、銦鋅錫氧化物(ΙΖΤ0)等。阻擋膜160可以包括用錫(Sn)或錫氧化物(SnOx，其中X=I至2)摻雜的鎵鋅氧化物(GZ0)，并且阻擋膜160中的錫(Sn)或錫氧化物(SnOx，其中X=I至2)的重量百分比可以大于約0%且等于或小于約20%。金屬膜170可以包括多層結(jié)構(gòu)，諸如例如包括包含銅(Cu)的下層以及包含銅(Cu)和錳(Mn)的上層。然而，將理解，金屬膜170可以包括具有任何適合的相對低的電阻率的任何適合的金屬。
[0054]根據(jù)示例性實施方式，半導(dǎo)體膜150包括基于氧化物的材料，并可以由任何適合的工藝諸如真空蒸發(fā)來沉積。另外地或可選地，半導(dǎo)體膜150可以包括可被施加和堆疊的基于溶液類型氧化物的材料。
[0055]雖然沒有示出，半導(dǎo)體膜150可以是多層結(jié)構(gòu)(例如，雙層結(jié)構(gòu))，該多層結(jié)構(gòu)包括由例如具有比較高的銦(In)含量的鎵銦鋅氧化物(GIZO)制成的下層和由例如具有比較低的銦(In)含量的鎵銦鋅氧化物(GIZO)制成的上層。此外，雖然沒有示出，但是半導(dǎo)體膜150可以被沉積，之后半導(dǎo)體膜150的上表面可以經(jīng)受例如氟化。
[0056]如圖7D所示，光敏膜被沉積在金屬膜170上并被曝光和顯影以形成具有不同厚度的第一光敏膜圖案400a。通過這種方式，第一光敏膜圖案400a在對應(yīng)于布線部(或部分)的部分中具有第一厚度Tl并在對應(yīng)于溝道部(或部分)的部分中具有第二厚度T2。第一厚度Tl大于第二厚度T2，對應(yīng)于除了布線部和溝道部之外的剩余部分的光敏膜被去除。通過這種方式，設(shè)置在對應(yīng)于布線部的部分處的第一光敏膜圖案400a的第一厚度Tl與設(shè)置在對應(yīng)于溝道部的部分處的第一光敏膜圖案400a的第二厚度T2之間的比率可以根據(jù)與蝕刻工藝相關(guān)的工藝條件而改變，這在后面的段落中更詳細(xì)地描述。將理解，設(shè)置在對應(yīng)于溝道部的部分處的第一光敏膜圖案400a的第二厚度T2可以為設(shè)置在對應(yīng)于布線部的部分處的第一光敏膜圖案400a的第一厚度Tl的1/2或更小。
[0057]根據(jù)示例性實施方式，可以采用使第一光敏膜圖案400a的厚度根據(jù)位置而不同的任何合適的方法。例如，可以采用曝光掩模(未示出)來顯影第一光敏膜圖案400a，其中曝光掩模包括半透明區(qū)、透明區(qū)和光阻擋區(qū)。通過這種方式，可以采用不同的區(qū)域來控制第一光敏膜圖案400a的顯影程度，從而第一光敏膜圖案400a在各個上述區(qū)域/部分中具有不同厚度。在示例性實施方式中，狹縫圖案、網(wǎng)格圖案或具有中間透射率或者具有中間厚度的薄膜可以被提供在曝光掩模的半透明區(qū)中以控制光敏膜的顯影程度。當(dāng)使用狹縫圖案時，狹縫的寬度或狹縫之間的間隔可以小于在相關(guān)光刻工藝中使用的曝光裝置的分辨率。作為另一示例，可以采用能夠進(jìn)行回流的光敏膜來獲得不同的厚度。也就是，可以制造初始光敏膜圖案(未示出)，其中利用僅包括透明區(qū)和阻擋區(qū)的一般曝光掩模能夠進(jìn)行回流。通過這種方式，初始光敏膜圖案可以被回流，以允許光敏膜的至少一些流動到其中光敏膜沒有留下的區(qū)域，從而形成較薄部分，并由此形成第一光敏膜圖案400a。換句話說，光敏膜流動以制造上述較薄部分的部分可以對應(yīng)于第一光敏膜圖案400a的具有第二厚度T2的部分。如上所述，將理解，可以采用任何適合的制造工藝來產(chǎn)生不同厚度(例如，第一厚度Tl和第二厚度T2)的第一光敏膜圖案400a。
[0058]如圖7E所不,金屬膜170、阻擋膜160和半導(dǎo)體膜150的暴露部分利用第一光敏膜圖案400a作為掩模來蝕刻，以形成第一金屬圖案174、阻擋圖案167和半導(dǎo)體層154。通過這種方式，可以使用第一蝕刻溶液，并且第一蝕刻溶液可以同時蝕刻穿過包括例如銅或銅和錳的金屬膜170、包括例如用錫(Zn)或錫氧化物(SnOx，其中X=I至2)的鎵鋅氧化物(GZO)的阻擋膜160以及氧化物半導(dǎo)體膜150諸如銦鎵鋅氧化物(IGZO)半導(dǎo)體膜150。第一蝕刻溶液可以包括任何適合的蝕刻溶液，諸如例如氫氟酸和氟化銨(NH4F)等。
[0059]當(dāng)阻擋膜160中的錫(Sn)的成分的比率相對高(例如，為約70%或更高)時，阻擋膜160不能被第一蝕刻溶液蝕刻。然而，應(yīng)注意，在根據(jù)示例性實施方式的薄膜晶體管陣列面板中，由于阻擋膜160中的錫(Sn)或錫氧化物(SnOx，其中X=I至2)的重量百分比可以大于約0%且等于或小于約20%，所以阻擋膜160可以被第一蝕刻溶液蝕刻。
[0060]參照圖7F，設(shè)置在對應(yīng)于溝道部的部分處的第一光敏膜圖案400a經(jīng)由回蝕刻工藝去除。通過這種方式，第一光敏膜圖案400a的在其它部分(S卩，布線部)處的部分也被去除，從而形成第二光敏膜圖案400b，其中第一光敏膜圖案400a的寬度被減小以形成第二光敏膜圖案400b。
[0061]在示例性實施方式中，第一金屬圖案174和阻擋圖案167利用第二光敏膜圖案400b作為掩模來蝕刻，以制造緩沖層163和165、源電極173以及漏電極175，如圖2可見。通過這種方式，使用第二蝕刻溶液，并且第二蝕刻溶液可以同時蝕刻包括例如銅或銅和錳的第一金屬圖案174的暴露部分以及下面的包括例如用錫(Sn)或錫氧化物(SnOx，其中X=I至2)摻雜的鎵鋅氧化物(GZO)的阻擋圖案167。第二蝕刻溶液可以包括任何適合的蝕刻溶液，諸如例如5-氨基四氮唑等。
[0062]應(yīng)注意，當(dāng)?shù)诙g刻溶液包括5-氨基四氮唑并且包括銅(Cu)或銅(Cu)和錳(Mn)的金屬以及包括鎵鋅氧化物(GZO)的氧化物被蝕刻時，這些材料會以不同的速率被蝕刻。也就是，蝕刻包括銅(Cu)或銅(Cu)和錳(Mn)的金屬的速率可能相對慢于蝕刻包括鎵鋅氧化物(GZO)的氧化物的速率。通過這種方式，包括鎵鋅氧化物(GZO)的阻擋圖案167會被過蝕刻。當(dāng)阻擋圖案167被過蝕刻時，設(shè)置在其上的第一金屬圖案174會被浮置，結(jié)果數(shù)據(jù)線171、源電極173和漏電極175會被浮置。
[0063]然而，根據(jù)示例性實施方式，緩沖層163和165由例如用錫(Sn)或錫氧化物(SnOx,其中X=I至2)摻雜的鎵鋅氧化物(GZO)制成。錫(Sn)可以不被硝酸(HNO3)蝕刻。通過這種方式，當(dāng)用包括5-氨基四氮唑的第二蝕刻溶液來蝕刻時，可以降低蝕刻阻擋圖案167的速率。這樣，由于防止(或以其他方式減少)阻擋圖案167被過蝕刻，所以可以防止(或以其他方式減少)形成在阻擋圖案167上的數(shù)據(jù)線171、源電極173和漏電極175被浮置。也就是，根據(jù)示例性實施方式，阻擋膜160(緩沖層163和165由阻擋膜160形成)包括用錫(Sn)或錫氧化物(SnOx，其中X=I至2)摻雜的鎵鋅氧化物(GZ0)，并且阻擋膜160中的錫(Sn)或錫氧化物(SnOx，其中x=l至2)的重量百分比大于約0%且等于或小于約20%。這使得金屬層170 (源電極173和漏電極175由金屬層170形成)、阻擋膜160以及包括基于氧化物的材料的半導(dǎo)體層150能夠利用第一蝕刻溶液來蝕刻，以及在金屬圖案174和阻擋圖案167利用第二蝕刻溶液蝕刻時以防止(或以其他方式減少)阻擋圖案167的過蝕刻的可能性的方式來蝕刻。
[0064]在形成緩沖層163和165、源電極173和漏電極175之后，第二光敏膜圖案400b被去除。
[0065]談到圖8和圖9，鈍化層180沉積在數(shù)據(jù)線171以及包括柵電極124、源電極173和漏電極175的薄膜晶體管上。為此，暴露漏電極175的接觸孔185形成在鈍化層180中。
[0066]如圖1和圖2所示，金屬層被沉積并經(jīng)受光刻(或者任何其它適合的圖案化工藝)，以形成經(jīng)由接觸孔185連接到漏電極175的像素電極191。
[0067]根據(jù)示例性實施方式，阻擋膜160 (緩沖層163和165由阻擋膜160形成)包括用錫(Sn)或錫氧化物(SnOx，其中X=I至2)摻雜的鎵鋅氧化物(GZ0)，并且錫(Sn)或錫氧化物(SnOx，其中x=l至2)的重量百分比大于約0%并且等于或小于約20%。通過這種方式，當(dāng)金屬層170 (源電極173和漏電極175由金屬層170形成)、阻擋膜160以及包括基于氧化物的材料的半導(dǎo)體層150利用第一蝕刻溶液蝕刻并且然后金屬圖案174和阻擋圖案167利用第二蝕刻溶液蝕刻時，防止(或以其他方式減少)阻擋圖案被過蝕刻。
[0068]根據(jù)示例性實施方式，雖然柵電極124被示出為設(shè)置在半導(dǎo)體154下面，但是將理解，柵電極124可以設(shè)置在半導(dǎo)體154上并將半導(dǎo)體設(shè)置在柵電極124與絕緣襯底110之間。
[0069]圖10為根據(jù)示例性實施方式的薄膜晶體管陣列面板的像素的布局圖。圖11為圖10的薄膜晶體管陣列面板沿剖面線X1-XI截取的截面圖。
[0070]參照圖10和圖11，薄膜晶體管陣列面板基本上類似于結(jié)合圖1和圖2描述的薄膜晶體管陣列面板。因此，為了避免使這里描述的示例性實施方式變得模糊，將省略重復(fù)的描述。
[0071]參照圖10和圖11，包括柵電極124的柵線121形成在絕緣襯底110上，柵極絕緣層140設(shè)置在柵電極124上。
[0072]根據(jù)示例性實施方式，半導(dǎo)體154設(shè)置在柵極絕緣層140上。半導(dǎo)體154可以是氧化物半導(dǎo)體。為此，半導(dǎo)體層150可以包括基于氧化物的材料，諸如基于鋅(Zn)、鎵(Ga)、錫(Sn)和/或銦(In)的氧化物。例如，半導(dǎo)體154可以包括鋅氧化物(ZnO)、銦鎵鋅氧化物(InGaZnO4)、銦鋅氧化物(Zn-1n-Oxide)、鋅錫氧化物(Zn-Sn-Oxide)等。通過這種方式，包括基于氧化物的材料的半導(dǎo)體154可以由任何適合的工藝形成，諸如例如基于溶液的工藝，例如噴墨工藝等。作為其他示例，半導(dǎo)體154可以是氧化物半導(dǎo)體，諸如鎵銦鋅氧化物(GIZO)半導(dǎo)體、鋅錫氧化物(ΖΤ0或ZnSnO)半導(dǎo)體、銦鋅氧化物(ΙΖ0或InZnO)半導(dǎo)體、銦鋅錫氧化物(ΙΖΤ0或InZnSnO)等。
[0073]根據(jù)不例性實施方式,第一緩沖層163a和165a形成在半導(dǎo)體154上。第一緩沖層163a和165a可以包括例如用錫(Sn)或錫氧化物(SnOx，其中X=I至2)摻雜的鎵鋅氧化物(GZ0)。通過這種方式，第一緩沖層163a和165a中的錫(Sn)或錫氧化物(SnOx，其中X=I至2)的重量百分比可以大于約0%并且等于或小于約20%。為此，數(shù)據(jù)線171、源電極173和漏電極175形成在第一緩沖層163a和165a上。
[0074]在示例性實施方式中，第一緩沖層163a和165a可以改善半導(dǎo)體154(其可以由基于氧化物的材料制成)與數(shù)據(jù)線171、源電極173和漏電極175之間的接觸特性，并且還配置為防止(或以其他方式減少)來自數(shù)據(jù)線171、源電極173和/或漏電極175的金屬成分散布(或以其他方式遷移)到半導(dǎo)體154。
[0075]如圖11可見，薄膜晶體管陣列面板還包括設(shè)置在數(shù)據(jù)線171、源電極173和漏電極175上的第二緩沖層163b和165b，不同于圖2所示的薄膜晶體管陣列面板。在平面圖中，第一緩沖層163a和165a以及第二緩沖層163b和165b的邊緣可以與數(shù)據(jù)線171、源電極173和漏電極175的邊緣基本上相同。通過這種方式，相比于數(shù)據(jù)線171、源電極173和漏電極175的邊緣，在第一緩沖層163a和165a以及第二緩沖層163b和165b的邊緣處不會發(fā)生底切。第二緩沖層163b和165b可以保護(hù)數(shù)據(jù)線171、源電極173和漏電極175。
[0076]應(yīng)注意，圖10和圖11的薄膜晶體管陣列面板可以以與圖1和圖2的薄膜晶體管陣列面板基本上類似的方式制造。這樣，圖3至圖9以及相關(guān)描述可應(yīng)用于圖10和圖11的薄膜晶體管陣列面板的制造。然而，應(yīng)注意，關(guān)于圖7C，第二阻擋層(未示出)將沉積在金屬膜170上。此第二阻擋層將隨后與利用第一和第二蝕刻溶液的上述蝕刻工藝相關(guān)地被蝕刻。
[0077]圖12為根據(jù)示例性實施方式的蝕刻深度隨薄膜晶體管陣列面板的緩沖層中的錫氧化物的比率變化的曲線圖。圖13為根據(jù)示例性實施方式的蝕刻速率隨薄膜晶體管陣列面板的緩沖層中的錫氧化物的比率變化的曲線圖。
[0078]在圖12的各個實驗示例中，當(dāng)以不同水平的錫氧化物(SnO2)摻雜的鎵鋅氧化物(GZO)利用包括氫氟酸和氟化銨(NH4F)的第一蝕刻溶液蝕刻時，所得的蝕刻深度在圖12中示出。如圖12所示，隨著錫氧化物(SnO2)的比率增加，蝕刻深度以增加的速率減小。此外，當(dāng)銅(Cu)、以不同比率的錫氧化物(SnO2)摻雜的鎵鋅氧化物(GZO)以及銦鋅錫氧化物(ΙΖΤ0)利用第一蝕刻溶液蝕刻時，所得的蝕刻速率在圖13中示出。如圖13中可見的，隨著錫氧化物(SnO2)的比率增加，蝕刻速率以增加的速率減小。
[0079]參照圖12和圖13，隨著用錫氧化物(SnO2)摻雜的鎵鋅氧化物(GZO)中的錫氧化物(SnO2)的比率增加，用錫氧化物(SnO2)摻雜的鎵鋅氧化物(GZO)中的錫氧化物(SnO2)的蝕刻量和蝕刻速率以增加的速率減小。根據(jù)示例性實施方式，緩沖層163和165包括用錫(Sn)或錫氧化物(SnOx，其中X=I至2)摻雜的鎵鋅氧化物(GZ0)，并且錫(Sn)或錫氧化物(SnOx，其中X=I至2)的重量百分比可以大于約0%并且等于或小于約20%。通過這種方式，形成緩沖層163和165的用錫(Sn)或錫氧化物(SnOx，其中X=I至2)摻雜的鎵鋅氧化物(GZO)可以利用第一蝕刻溶液和第二蝕刻溶液蝕刻而不會底切或過蝕刻緩沖層163和165。
[0080]圖14為根據(jù)示例性實施方式的比較蝕刻速率的曲線圖。
[0081]在圖14的實驗示例中，半導(dǎo)體154包括銦鋅錫氧化物(ΙΖΤ0)，并且改變錫(Sn)的濃度以影響鋅(Zn)與錫(Sn)的比率以及銦(In)的重量百分比。通過這種方式，不同的蝕刻速率對應(yīng)于利用包括5-氨基四氮唑的第二蝕刻溶液的蝕刻工藝。如圖14可見，當(dāng)氧化物半導(dǎo)體利用第二蝕刻溶液蝕刻時，隨著錫(Sn)的量增加，蝕刻速率減小，而隨著錫(Sn)的量減少，蝕刻速率迅速增大。換句話說，隨著錫(Sn)的量減少，蝕刻速率指數(shù)地增加。
[0082]另一個實驗被進(jìn)行,其中用錫(Sn)摻雜的鎵鋅氧化物(GZO)利用第一蝕刻溶液和第二蝕刻溶液來蝕刻。通過這種方式，關(guān)于摻雜的錫(Sn)的不同的量(例如，重量百分比)來測量蝕刻速率。結(jié)果在以下所示的表1中提供。
[0083]表1

【權(quán)利要求】
1.一種薄膜晶體管陣列面板，包括: 柵電極，設(shè)置在襯底上； 氧化物半導(dǎo)體，設(shè)置在所述襯底上并與所述柵電極重疊； 絕緣層，設(shè)置在所述柵電極與所述氧化物半導(dǎo)體之間； 源電極，與所述氧化物半導(dǎo)體的一部分重疊； 漏電極，與所述氧化物半導(dǎo)體的另一部分重疊；以及 緩沖層，設(shè)置在所述氧化物半導(dǎo)體與所述源電極之間以及所述氧化物半導(dǎo)體與所述漏電極之間， 其中所述緩沖層包括錫(Sn)作為摻雜材料，以及 其中所述摻雜材料的重量百分比為大于0%并且小于或等于20%。
2.根據(jù)權(quán)利要求1所述的薄膜晶體管，其中: 與所述源電極和所述漏電極的各自的邊緣相比，所述緩沖層的邊緣沒有被底切。
3.根據(jù)權(quán)利要求2所述的薄膜晶體管，其中: 所述源電極和所述漏電極 的每個包括與所述氧化物半導(dǎo)體相鄰的第一表面以及與所述第一表面相反的第二表面； 所述緩沖層設(shè)置在所述氧化物半導(dǎo)體與所述源電極和所述漏電極的各自的第一表面之間；以及 另一緩沖層設(shè)置在所述源電極和所述漏電極的各自的第二表面上。
4.根據(jù)權(quán)利要求3所述的薄膜晶體管，其中: 所述緩沖層包括用錫(Sn)或錫氧化物(SnOx，其中X=I至2)摻雜的鎵鋅氧化物(GZ0)。
5.根據(jù)權(quán)利要求4所述的薄膜晶體管，其中: 所述氧化物半導(dǎo)體包括鎵銦鋅氧化物(GIZ0)。
6.根據(jù)權(quán)利要求5所述的薄膜晶體管，其中: 所述源電極和所述漏電極的每個包括銅(Cu )。
7.根據(jù)權(quán)利要求6所述的薄膜晶體管，其中: 所述源電極和所述漏電極的每個包括下層和上層；并且 各自的下層包括銅(Cu)，各自的上層包括銅(Cu)和錳(Mn)。
8.根據(jù)權(quán)利要求1所述的薄膜晶體管，其中: 所述源電極和所述漏電極的每個包括與所述氧化物半導(dǎo)體相鄰的第一表面以及與所述第一表面相反的第二表面； 所述緩沖層設(shè)置在所述氧化物半導(dǎo)體與所述源電極和所述漏電極的各自的第一表面之間；以及 另一緩沖層設(shè)置在所述源電極和所述漏電極的各自的第二表面上。
9.根據(jù)權(quán)利要求8所述的薄膜晶體管，其中: 所述緩沖層包括用錫(Sn)或錫氧化物(SnOx，其中X=I至2)摻雜的鎵鋅氧化物(GZ0)。
10.根據(jù)權(quán)利要求9所述的薄膜晶體管，其中: 所述氧化物半導(dǎo)體包括鎵銦鋅氧化物(GIZ0)。
11.根據(jù)權(quán)利要求10所述的薄膜晶體管，其中: 所述源電極和所述漏電極的每個包括銅(Cu )。
12.根據(jù)權(quán)利要求11所述的薄膜晶體管，其中:所述源電極和所述漏電極的每個包括下層和上層；并且各自的下層包括銅(Cu)，各自的上層包括銅(Cu)和錳(Mn)。
13.根據(jù)權(quán)利要求1所述的薄膜晶體管，其中:所述緩沖層包括用錫(Sn)或錫氧化物(SnOx，其中X=I至2)摻雜的鎵鋅氧化物(GZ0)。
14.根據(jù)權(quán)利要求13所述的薄膜晶體管，其中:所述氧化物半導(dǎo)體包括鎵銦鋅氧化物(GIZ0)。
15.根據(jù)權(quán)利要求14所述的薄膜晶體管，其中:所述源電極和所述漏電極的每個包括銅(Cu )。
16.根據(jù)權(quán)利要求15所述的薄膜晶體管，其中:所述源電極和所述漏電極的每個包括下層和上層；并且各自的下層包括銅(Cu )，各自的上層包括銅(Cu)和錳(Mn)。
【文檔編號】H01L21/77GK104078468SQ201410119693
【公開日】2014年10月1日 申請日期:2014年3月27日 優(yōu)先權(quán)日:2013年3月28日
【發(fā)明者】金建熙, 樸辰玹, 李京垣, 安秉斗, 林志勛, 林俊亨 申請人:三星顯示有限公司