用于晶片級(jí)封裝的焊料疲勞中止的制作方法
【專利摘要】一種晶片級(jí)封裝包括晶片、用于將晶片連接于電路的晶片設(shè)置的引線以及引線設(shè)置的芯部。在一些實(shí)施例中，晶片設(shè)置的引線是銅柱并且芯部被電鍍到所銅柱上。在一些實(shí)施例中，芯部是網(wǎng)鍍到銅柱上的聚合物。在一些實(shí)施例中，芯部從引線延伸出至少大約35微米（35μm）～50微米（50μm）。在一些實(shí)施例中，芯部覆蓋引線表面積的至少大約1/3～1/2。在一些實(shí)施例中，芯部包括從引線延伸的螺柱形狀。在一些實(shí)施例中，芯部垂直延伸越過引線。在一些實(shí)施例中，芯部沿引線縱向延伸。此外，一部分芯部從縱向芯部垂直延伸。
【專利說明】用于晶片級(jí)封裝的焊料疲勞中止
[0001]相關(guān)申請(qǐng)的交叉參考
[0002]根據(jù)35U.S.C.§ 119(e)，本申請(qǐng)要求2013年3月14日提交的發(fā)明名稱為“用于晶片級(jí)封裝的焊料疲勞中止(SOLDER FATIGUE ARREST FOR WAFER LEVEL PACKAGE)”的美國臨時(shí)申請(qǐng)?zhí)?1/782，465的優(yōu)先權(quán)。本申請(qǐng)也是根據(jù)35U.S.C.§ 120的2012年2月15日提交的發(fā)明名稱為“具有包括內(nèi)柱狀結(jié)構(gòu)的焊料凸塊組件的晶片級(jí)封裝(WAFER-LEVEL PACKAGEDEVICE HAVING SOLDER BUMP ASSEMBLIES THAT INCLUDE AN INNER PILLAR STRUCTURE)”的美國專利申請(qǐng)?zhí)?3/396,804的續(xù)篇。美國臨時(shí)申請(qǐng)?zhí)?1/782，465和美國專利申請(qǐng)?zhí)?3/396，804在此處完全并入作為參考。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及一種晶片級(jí)封裝以及一種形成晶片級(jí)封裝的方法。

【背景技術(shù)】
[0004]半導(dǎo)體組件始終存在的目的是提供更小、更薄、更冷且以高生產(chǎn)率和不昂貴的價(jià)格制造的用于封閉/包覆(enclosing/encasing)半導(dǎo)體器件的封裝。半導(dǎo)體封裝的一個(gè)類型是塑料雙列直插式封裝(Plastic Dual In-line Package,簡(jiǎn)稱F1DIP)。半導(dǎo)體封裝的另一個(gè)類型是歐翼型小外形封裝(gull-wing Small Outline package)。這些半導(dǎo)體封裝通常包括從封裝的側(cè)面延伸的引線(連接器)。半導(dǎo)體封裝的其它類型是扁平無引線封裝，例如雙扁平無引線(DFN)和方形扁平無引線(QFN)封裝。DFN封裝僅在封裝底部的周緣兩側(cè)上具有引線焊盤(lead lands)，同時(shí)QFN封裝在封裝底部的四側(cè)上具有引線焊盤。
[0005]一些DFN和QFN封裝的尺寸可在具有3個(gè)引線焊盤的I毫米X 2毫米的封裝到具有68個(gè)引線焊盤的10毫米XlO毫米的封裝的范圍內(nèi)變動(dòng)。因?yàn)橐€框架處于封裝的底部上，當(dāng)與具有類似尺寸和引線數(shù)的帶引線封裝相比時(shí)扁平無引線封裝能提供優(yōu)良的熱性能。此外，在扁平無引線構(gòu)造中，模片連接墊(die-attach-pad)可被暴露在封裝的底部外表上，使得它可被直接焊接于印刷電路板，并且提供用于熱量從封裝散失的直接路徑。暴露的模片連接墊——常常被稱為暴露的導(dǎo)熱墊——可以極大地改善從集成電路封裝傳出并進(jìn)入印刷電路板的熱傳遞。


【發(fā)明內(nèi)容】

[0006]—種晶片級(jí)封裝(wafer level package),包括晶片、晶片設(shè)置的用于將晶片連接于電路的引線、以及引線設(shè)置的芯部。在一些實(shí)施例中，晶片設(shè)置的引線包括銅柱，并且芯部被鍍到所述銅柱上。在一些實(shí)施例中，芯部是網(wǎng)鍍到引線上的聚合物。在一些實(shí)施例中，芯部從所述引線延伸至少大約35微米(35 μ m)~50微米(50 μ m)。在一些實(shí)施例中，芯部覆蓋引線表面積的至少大約1/3~1/2。在一些實(shí)施例中，芯部包括從引線延伸的螺柱形狀。在一些實(shí)施例中，芯部垂直延伸越過引線。在一些實(shí)施例中，芯部沿引線縱向延伸。此外，芯部的一部分垂直于縱向芯部延伸。
[0007]提供這個(gè)概要從而以簡(jiǎn)化形式介紹對(duì)原則的選擇，下面將更進(jìn)一步如下所述詳細(xì)說明。該概要不意圖識(shí)別所要求主題的關(guān)鍵特征或基本特征，也不意圖用于有助于確定所要求主題的范圍。

【專利附圖】

【附圖說明】
[0008]下面參照附圖進(jìn)行詳細(xì)說明。說明書和附圖的不同實(shí)例中的相同附圖標(biāo)記的使用指示類似或相同的事項(xiàng)。
[0009]圖1A是示出被構(gòu)造為連接于印刷電路板用于溫度循環(huán)測(cè)試的晶片級(jí)封裝的平面圖。
[0010]圖1B是在溫度循環(huán)測(cè)試期間發(fā)生在晶片級(jí)封裝與印刷電路板之間連接部的封裝側(cè)上的焊接裂縫的截面?zhèn)纫晥D。
[0011]圖2是示出在溫度循環(huán)測(cè)試期間發(fā)生在晶片級(jí)封裝與印刷電路板之間連接部的封裝側(cè)上的焊接裂縫的局部截面?zhèn)纫晥D。
[0012]圖3是示出根據(jù)本發(fā)明示例實(shí)施例的連接于印刷電路板的晶片級(jí)封裝的局部截面?zhèn)纫晥D，其中晶片級(jí)封裝與印刷電路板之間的連接部包括非疲勞芯部。
[0013]圖4是示出根據(jù)本發(fā)明示例實(shí)施例的晶片級(jí)封裝的立體圖，其中設(shè)置在晶片級(jí)封裝上的連接部包括多個(gè)螺柱形非疲勞芯部。
[0014]圖5是示出根據(jù)本發(fā)明示例實(shí)施例的另一個(gè)晶片級(jí)封裝的立體圖，其中設(shè)置在晶片級(jí)封裝上的連接部包括多個(gè)螺柱形非疲勞芯部和垂直延伸越過晶片級(jí)封裝引線的多個(gè)非疲勞芯部(non-fatigue core)。
[0015]圖6是示出根據(jù)本發(fā)明示例實(shí)施例的又一個(gè)晶片級(jí)封裝的立體圖，其中設(shè)置在晶片級(jí)封裝上的連接部包括多個(gè)螺柱形非疲勞芯部和沿晶片級(jí)封裝的引線縱向延伸的多個(gè)非疲勞芯部，其中非疲勞芯部的一些部分垂直于非疲勞芯部的縱向部分延伸。
[0016]圖7是示出根據(jù)本發(fā)明示例實(shí)施例的另一個(gè)晶片級(jí)封裝的立體圖，其中設(shè)置在晶片級(jí)封裝上的連接部包括多個(gè)螺柱形非疲勞芯部。
[0017]圖8是示出根據(jù)本發(fā)明示例實(shí)施例的又一個(gè)晶片級(jí)封裝的立體圖，其中設(shè)置在晶片級(jí)封裝上的連接部包括多個(gè)螺柱形非疲勞芯部和垂直延伸越過晶片級(jí)封裝引線的多個(gè)非疲勞芯部。
[0018]圖9是示出根據(jù)本發(fā)明示例實(shí)施例的另一個(gè)晶片級(jí)封裝的立體圖，其中設(shè)置在晶片級(jí)封裝上的連接部包括沿晶片級(jí)封裝的引線縱向延伸的多個(gè)非疲勞芯部，其中非疲勞芯部的一些部分垂直于非疲勞芯部的縱向部分延伸。
[0019]圖10是示出根據(jù)本發(fā)明示例實(shí)施例的形成晶片級(jí)封裝的方法的流程圖，其中晶片級(jí)封裝包括與非疲勞芯部的連接。

【具體實(shí)施方式】
[0020]綜述
[0021]扁平無引線集成電路(Flat no-leads Integrated Circuit)封裝,例如雙扁平無引線(Dual Flat No-leads,簡(jiǎn)稱DFN)封裝和方形扁平無引線(Quad Flat No-leads,簡(jiǎn)稱QFN)封裝，用于將集成電路與印刷電路板實(shí)體連接和電連接。術(shù)語“扁平無引線”用于描述使得集成電路連接于印刷電路板(PCB)的無通孔的表面的表面安裝技術(shù)等。無引線連接部/終端(弓I線焊盤)和暴露的導(dǎo)熱墊(thermal pad)典型地設(shè)置在扁平無弓I線集成電路封裝的底部上以便將封裝連接于PCB。引線焊盤通常定位在封裝底部的周緣處，而暴露的導(dǎo)熱墊位于引線焊盤之間的封裝底部的中心內(nèi)。獨(dú)立的扁平無引線封裝可以區(qū)塊格式被共同成形、塑封(molded)和鍍?cè)诿姘迳希缓笤谥圃旌蟊粏畏譃閱为?dú)的裝置(例如通過將封裝從面板上鋸下來或沖下來)。
[0022]由于焊接疲勞，晶片級(jí)封裝常常無法通過板級(jí)可靠性測(cè)試。例如，在溫度循環(huán)測(cè)試(TCT)期間，當(dāng)焊接接合部完全破裂時(shí)，器件可能在少于500個(gè)循環(huán)處就開口了。通過將晶片級(jí)封裝的溫度在大約_40°C?125°C之間循環(huán)來完成溫度周期測(cè)試。焊接疲勞的一個(gè)原因是熱應(yīng)力，其是晶片級(jí)封裝與印刷電路板(PCB)之間的熱膨脹系數(shù)(CTE)的差異所致的。如圖1A-2所示，在溫度循環(huán)測(cè)試期間焊接裂縫50可能發(fā)生在晶片級(jí)封裝52與PCB54之間連接部的封裝側(cè)上。因此，焊接接合部56在封裝側(cè)附近斷裂，裂縫50隨著TCT的進(jìn)行而增長(zhǎng)，并且最終焊接連接部50完全斷裂。
[0023]本發(fā)明旨在用于減少或防止扁平無引線晶片級(jí)封裝(例如雙扁平無引線(DFN)封裝、方形扁平無引線(QFN)封裝等等)焊接疲勞失效的技術(shù)和系統(tǒng)。例如，在溫度周期測(cè)試期間可減少或防止晶片級(jí)QFN (WL-QFN)的焊接接合部裂縫。這些技術(shù)可用于增加例如用于電源產(chǎn)品的芯片級(jí)封裝(CSP)的安全性和魯棒性。如上所述，非疲勞芯部(例如由銅和/或一個(gè)或多個(gè)其它金屬形成)被弓I導(dǎo)至焊接接合部附近(例如焊接接合部?jī)?nèi))并且作為止裂裝置以減少或防止裂縫擴(kuò)展穿過焊接接合部。在本發(fā)明的實(shí)施例中，當(dāng)焊接裂縫擴(kuò)展至非疲勞芯部的壁時(shí)，裂縫在該處中止。用這樣的方式，防止焊接疲勞打開連接部。
[0024]示例設(shè)備
[0025]現(xiàn)在參照?qǐng)D3-9，描述了包括一個(gè)或多個(gè)芯部(例如非疲勞芯部102)的晶片級(jí)封裝100。晶片級(jí)封裝100可被實(shí)施為WL-QFNs、QFNs, DFNs等。例如在一些實(shí)施例中，晶片級(jí)封裝100被實(shí)施為具有一個(gè)或多個(gè)引線106的被構(gòu)造為承載電流和/或熱量的電源產(chǎn)品CSP0在一些實(shí)施例中，利用塑封工藝形成晶片級(jí)封裝100，并且引線106包括厚銅柱條。如圖所示，非疲勞芯部102可被定位在焊接接合部104附近(例如焊接接合部?jī)?nèi))。在一些實(shí)施例中，銅的非疲勞芯部102被鍍到晶片級(jí)封裝100的引線106上。例如，銅的非疲勞芯部102被鍍到WL-QFN上的銅柱引線106上。在其它實(shí)施例中，聚合物的非疲勞芯部102可被網(wǎng)鍍(screen-plated)到引線106上、固化到引線106上等等。如圖4和7所示,金屬(例如銅)螺柱102被鍍到WL-QFN的引線106上。然而，該構(gòu)造僅作為示例而非對(duì)本發(fā)明的限定。在其它實(shí)施例中，非疲勞芯部102可具有其它形狀。例如在圖5和8中，非疲勞芯部102被垂直地電鍍?cè)竭^WL-QFN100的引線106，并且在圖6和9中，非疲勞芯部102被沿WL-QFN100的引線106縱向地電鍍且非疲勞芯部102沿引線106的長(zhǎng)度間隔地垂直于縱向非疲勞芯部102延伸。此外，除圖3-9所示的以外，還可使用其它不同形狀的非疲勞芯部102，包括但不必局限于:蛇形非疲勞芯部、之字形非疲勞芯部、弧形非疲勞芯部、格柵形非疲勞芯部等等。
[0026]在本發(fā)明的實(shí)施例中，在晶片級(jí)封裝100連接于印刷電路板108之后，焊料104流回到引線106上并且圍繞非疲勞芯部102的壁。以這樣的方式，在板安裝后非疲勞芯部102變?yōu)楹附咏雍喜?04的芯部。非疲勞芯部102作為止裂手段來減少或防止裂縫擴(kuò)展110穿過焊接接合部104。在一些實(shí)施例中，非疲勞芯部102相對(duì)于晶片級(jí)封裝100的引線106的高度在大約35微米(35 μ m)?大約50微米(50 μ m)之間的范圍內(nèi)變動(dòng)。然而，該范圍僅為示例而非限制本發(fā)明。在其它實(shí)施例中，非疲勞芯部102相對(duì)于引線106的高度可能小于大約35微米(35 μ m)或相對(duì)于引線106的高度大于大約50微米(50 μ m)。此外，在一些實(shí)施例中，引線106被非疲勞芯部102覆蓋的面積在引線106的暴露表面積的大約1/3?1/2的范圍內(nèi)變動(dòng)。然而，該范圍僅為示例而非意味著限定本發(fā)明。在其它實(shí)施例中，非疲勞芯部102可能覆蓋小于引線106的暴露表面積的大約1/3或大于引線106的暴露表面積的大約1/2。
[0027]示例工藝
[0028]現(xiàn)在參照?qǐng)D10，描述了用于制造晶片級(jí)封裝的示例技術(shù)，其中晶片級(jí)封裝包括與根據(jù)本發(fā)明示例實(shí)施例的非疲勞芯部的連接。圖10描述了在示例性實(shí)施方式中用于制造晶片級(jí)封裝(例如如圖3-9所示和如上所述的晶片級(jí)封裝100)的工藝1000。
[0029]在所示工藝1000中，引線形成在晶片上。引線被構(gòu)造為將晶片連接于電路(方框1010)。例如參照?qǐng)D3-9，晶片級(jí)封裝100被構(gòu)造為扁平無引線封裝，一個(gè)或多個(gè)引線106(例如模片連接墊)暴露于封裝100的底部外部。引線106允許封裝100被直接焊接于印刷電路板108，提供所述封裝100與PCB108之間熱傳遞的直接路徑。在一些實(shí)施例中，通過在晶片上形成銅柱(方框1012)來將引線成形在晶片上。例如，繼續(xù)參照?qǐng)D3-9，銅柱引線106形成在晶片級(jí)封裝100的晶片上。
[0030]隨后，在引線上形成芯部(方框1020)。例如繼續(xù)參照?qǐng)D3-9，一個(gè)或多個(gè)非疲勞芯部102形成在引線106上。在一些實(shí)施例中，將芯部鍍到銅柱上(方框1022)。例如繼續(xù)參照?qǐng)D3-9，一個(gè)或多個(gè)非疲勞芯部102被鍍到包括銅柱的引線106上。在一些實(shí)施例中，芯部包括網(wǎng)鍍到引線上的聚合物(方框1024)。例如繼續(xù)參照?qǐng)D3-9，一個(gè)或多個(gè)非疲勞芯部102包括網(wǎng)鍍到一個(gè)或多個(gè)引線106上的聚合物材料。在一些實(shí)施例中，芯部覆蓋了引線表面積的大約1/3?1/2 (方框1026)。例如繼續(xù)參照?qǐng)D3-9，非疲勞芯部102覆蓋了引線106表面積的大約1/3?1/2。
[0031]結(jié)論
[0032]雖然已經(jīng)用結(jié)構(gòu)特征和/或工藝操作的特定語言描述了主題，要理解所附權(quán)利要求限定的主題不一定局限于如上所述的特定特征或表現(xiàn)。相反，如上所述的特定特征和表現(xiàn)作為實(shí)現(xiàn)權(quán)利要求的示例形式被公開。
【權(quán)利要求】
1.一種晶片級(jí)封裝，包括: 曰Hr 曰曰/T ； 所述晶片設(shè)置的用于將所述晶片連接于電路的引線，所述引線被構(gòu)造為在晶片級(jí)封裝與電路之間傳輸電流或熱量中的至少一種；以及所述引線設(shè)置的芯部。
2.如權(quán)利要求1所述的晶片級(jí)封裝，其中所述晶片設(shè)置的引線包括銅柱條，并且所述芯部被鍍到所述銅柱條上。
3.如權(quán)利要求1所述的晶片級(jí)封裝，其中所述芯部包括被網(wǎng)鍍到引線上的聚合物。
4.如權(quán)利要求1所述的晶片級(jí)封裝，其中所述芯部從引線延伸至少大約35微米~50微米。
5.如權(quán)利要求1所述的晶片級(jí)封裝，其中所述芯部覆蓋所述引線的表面積的至少大約1/3 ~1/2。
6.如權(quán)利要求1所述的晶片級(jí)封裝，其中所述芯部包括從引線延伸的螺柱形狀。
7.如權(quán)利要求1所述的晶片級(jí)封裝，其中所述芯部垂直延伸越過引線。
8.如權(quán)利要求1所 述的晶片級(jí)封裝，其中所述芯部沿引線縱向延伸。
9.如權(quán)利要求8所述的晶片級(jí)封裝，其中所述芯部的一部分相對(duì)于所述縱向芯部垂直地延伸。
10.一種形成晶片級(jí)封裝的方法，包括: 在晶片上形成引線，引線被構(gòu)造為將所述晶片連接于電路，用于在所述晶片級(jí)封裝與所述電路之間傳輸電流或熱量中的至少一種；以及形成設(shè)置在引線上的芯部。
11.如權(quán)利要求10所述的方法，其中在晶片上形成引線包括在所述晶片上形成銅柱條，并且形成設(shè)置在引線上的芯部包括將所述芯部鍍到所述銅柱條上。
12.如權(quán)利要求10所述的方法，其中形成設(shè)置在引線上的芯部包括將聚合物網(wǎng)鍍到引線上。
13.如權(quán)利要求10所述的方法，其中所述芯部從引線延伸至少大約35微米~50微米。
14.如權(quán)利要求10所述的方法，其中形成設(shè)置在引線上的芯部包括覆蓋所述引線的表面積的至少大約1/3~1/2。
15.如權(quán)利要求10所述的方法，其中所述芯部包括從引線延伸的螺柱形狀。
16.如權(quán)利要求10所述的方法，其中所述芯部垂直延伸越過引線。
17.如權(quán)利要求10所述的方法，其中所述芯部沿引線縱向延伸。
18.如權(quán)利要求17所述的方法，其中所述芯部的一部分相對(duì)于所述縱向芯部垂直地延伸。
19.一種晶片級(jí)封裝，包括:
曰
曰曰/T ； 所述晶片設(shè)置的用于將晶片連接于電路的引線；以及 引線設(shè)置的芯部，其中所述芯部覆蓋所述引線的表面積的至少大約1/3~1/2，并且從引線延伸出至少大約35微米和50微米。
20.如權(quán)利要求19所述的晶片級(jí)封裝，其中所述芯部以垂直延伸越過引線或沿引線縱向延伸的至少其中 一種方式延伸。
【文檔編號(hào)】H01L21/60GK104051396SQ201410043179
【公開日】2014年9月17日 申請(qǐng)日期:2014年1月29日 優(yōu)先權(quán)日:2013年3月14日
【發(fā)明者】Y·L·徐, T·周, X·陳, K·M·拉希姆, V·漢德卡爾, Y-S·A·孫, A·V·薩莫伊洛夫 申請(qǐng)人:馬克西姆綜合產(chǎn)品公司