具備esd保護(hù)電路的半導(dǎo)體裝置制造方法
【專(zhuān)利摘要】本發(fā)明提供面積小的ESD保護(hù)電路。具備：一端與輸入端子（11）連接的、N型阱內(nèi)的P型擴(kuò)散電阻（12）；在與電源端子連接的N型阱與擴(kuò)散電阻（12）之間的二極管（14）；柵極及源極與接地端子連接、漏極與擴(kuò)散電阻（12）的另一端連接的NMOS晶體管（15）；以及在電源端子與接地端子之間產(chǎn)生的寄生二極管。
【專(zhuān)利說(shuō)明】具備ESD保護(hù)電路的半導(dǎo)體裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體裝置。特別是涉及用于保護(hù)半導(dǎo)體裝置的輸入端子的ESD保護(hù)電路。
【背景技術(shù)】
[0002]對(duì)現(xiàn)有的半導(dǎo)體裝置的輸入端子的ESD保護(hù)電路進(jìn)行說(shuō)明。圖5是示出現(xiàn)有的輸入端子的ESD保護(hù)電路的電路圖。
[0003]與輸入端子91串聯(lián)連接的電阻92?93使浪涌從輸入端子91向內(nèi)部電路的傳輸延遲，防止對(duì)內(nèi)部電路的突入電流。PMOS晶體管94及NMOS晶體管95通常時(shí)截止，但在浪涌侵入輸入端子91時(shí)，利用漏極的PN結(jié)的雪崩擊穿，使過(guò)電流向電源端子或接地端子放電。由此，保護(hù)內(nèi)部電路免于浪涌帶來(lái)的過(guò)電流的影響(例如，參照專(zhuān)利文獻(xiàn)I)。
[0004]現(xiàn)有技術(shù)文獻(xiàn) 專(zhuān)利文獻(xiàn)
專(zhuān)利文獻(xiàn)1:日本特開(kāi)平11 - 121750號(hào)公報(bào)。

【發(fā)明內(nèi)容】

[0005]發(fā)明要解決的問(wèn)題
在現(xiàn)有的保護(hù)電路中，需要在電源端子或接地端子與輸入端子之間，按每個(gè)輸入端子分別配置具有使浪涌帶來(lái)的大電流流過(guò)的大面積的PMOS晶體管或NMOS晶體管，有時(shí)會(huì)妨礙作為半導(dǎo)體裝置的IC芯片的面積的縮小。本發(fā)明是鑒于上述妨礙而做出的，其課題在于提供具有與以往相比面積更小的ESD保護(hù)電路的半導(dǎo)體裝置。
[0006]本發(fā)明為了解決上述課題，提供一種具備ESD保護(hù)電路的半導(dǎo)體裝置，其特征在于，具有:p型半導(dǎo)體襯底；設(shè)于所述半導(dǎo)體襯底的N型阱；一端與輸入端子連接的、設(shè)于所述阱的P型擴(kuò)散電阻；在與電源端子連接的所述阱與所述擴(kuò)散電阻之間形成的寄生二極管；柵極及源極與接地端子連接、漏極與所述擴(kuò)散電阻的另一端連接的第I NMOS晶體管；以及配置于所述電源端子與所述接地端子之間的、柵極接地的第2 NMOS晶體管，在所述第I NMOS晶體管的柵極帶電的電子經(jīng)由所述第2 NMOS晶體管及所述寄生二極管，從所述輸入端子引出。
[0007]依據(jù)本發(fā)明，在輸入端子的ESD保護(hù)電路中，在電源端子側(cè)配置二極管，不需要以往的PMOS晶體管，從而可使半導(dǎo)體裝置減少相應(yīng)量的面積。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0008]圖1是示出具有ESD保護(hù)電路的半導(dǎo)體裝置的電路圖；
圖2是示出電阻及寄生二極管的圖，(A)是截面圖，(B)是平面圖；
圖3是示出電阻及寄生二極管的圖，(A)是截面圖，(B)是平面圖；
圖4是示出具有另外的ESD保護(hù)電路的半導(dǎo)體裝置的電路圖； 圖5是示出現(xiàn)有的ESD保護(hù)電路的電路圖；
圖6是示出具有另外的ESD保護(hù)電路的半導(dǎo)體裝置的電路圖。
【具體實(shí)施方式】
[0009]以下，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。
[0010]實(shí)施例1
首先，說(shuō)明輸入端子的ESD保護(hù)電路的結(jié)構(gòu)。圖1示出ESD保護(hù)電路的等效電路圖。圖2是示出圖1的電阻及寄生地產(chǎn)生的二極管的圖，(A)是截面圖，(B)是平面圖。
[0011]設(shè)于輸入端子11的ESD保護(hù)電路10具備P型擴(kuò)散電阻12、電阻13、二極管14及NMOS晶體管15。如圖2所示，設(shè)于P型半導(dǎo)體襯底上的N型阱18內(nèi)的P型擴(kuò)散電阻12的一端與輸入端子11連接。N型阱18與電源端子連接。二極管14的陽(yáng)極與擴(kuò)散電阻12連接，陰極與電源端子連接。在圖2中，是在N型阱18與P型擴(kuò)散電阻12之間產(chǎn)生的二極管，從電源端子看被反方向地連接。
[0012]NMOS晶體管15的柵極及源極與接地端子連接，背柵極也與接地端子連接，漏極與擴(kuò)散電阻12的另一端連接。電阻13的一端與擴(kuò)散電阻12的另一端連接，電阻13的另一端與內(nèi)部電路連接。這里，二極管14寄生形成于擴(kuò)散電阻12，因而如圖1的等效電路圖那樣，并不是作為明確的I個(gè)二極管連接。重要的是，與電源端子之間的二極管14設(shè)置成比NMOS晶體管15更靠近輸入端子11。為了在利用擴(kuò)散電阻12和寄生電容使電流延遲的期間，確立通過(guò)設(shè)于輸入端子與電源端子之間的二極管14、進(jìn)而通過(guò)陰極與電源端子連接且陽(yáng)極與接地端子的設(shè)于P型半導(dǎo)體襯底上的二極管21的電流路徑20，需要該配置。
[0013]在設(shè)于P型半導(dǎo)體襯底17的表面的N型阱18設(shè)有N型擴(kuò)散區(qū)域19。該擴(kuò)散區(qū)域19與電源端子連接。另外，在N型阱18設(shè)有由P型高濃度擴(kuò)散區(qū)域12a、12b及P型低濃度擴(kuò)散區(qū)域12c構(gòu)成的擴(kuò)散電阻12。在該擴(kuò)散區(qū)域12a (擴(kuò)散電阻12的一端)連接輸入端子11。這里，用于N型阱18的接觸的N型擴(kuò)散區(qū)域19僅在擴(kuò)散區(qū)域12b (擴(kuò)散電阻12的另一端)附近設(shè)置。
[0014]接下來(lái)對(duì)該電路中特征性的ESD保護(hù)動(dòng)作進(jìn)行說(shuō)明。
[0015]在測(cè)定對(duì)ESD的耐受性(強(qiáng)度)時(shí)，有在半導(dǎo)體裝置的襯底或柵極等的電容蓄積具有負(fù)電荷的電子而使其帶電，然后從選擇的端子一次性地引出蓄積的電子(作為電流的方向，一次性地流入)的實(shí)驗(yàn)方法，或稱(chēng)為CDM (充電器件模型)實(shí)驗(yàn)。此時(shí)，如果沒(méi)有二極管14，則有如下之憂:電流流入NMOS晶體管15的襯底區(qū)域，瞬間在柵極電極與襯底之間產(chǎn)生電位差，從而破壞NMOS晶體管。其原因可認(rèn)為是,沒(méi)有從引出積存在NMOS晶體管15的柵極的電子的輸入端子經(jīng)由二極管14、電源端子、二極管21、接地端子的路徑20，從而在本來(lái)同電位的柵極電極與襯底之間產(chǎn)生電位差。此外，這里，在電源電位與接地電位間的二極管21中，不僅有正向，也有反向的電流流動(dòng)。這樣，需要在輸入端子和接地端子之間有電流路徑20，二極管14和二極管21起到該作用。
[0016]這里，電阻12?13使因電荷的引出帶來(lái)的浪涌電流從輸入端子11向內(nèi)部電路的傳輸延遲，防止對(duì)內(nèi)部電路的突入電流。二極管14及NMOS晶體管15通常時(shí)截止，但從輸入端子11引出蓄積的電荷時(shí)，NMOS晶體管15的漏極因雪崩擊穿，二極管14因電流路徑20的確立，將蓄積在P型半導(dǎo)體襯底和柵極的電荷放電到輸入端子。這樣，保護(hù)了內(nèi)部電路免受浪涌電流影響。
[0017]此外，如圖3所示，用于阱18的接觸的N型擴(kuò)散區(qū)域19可設(shè)置成包圍擴(kuò)散電阻12。
[0018]另外，二極管14也可以不是在擴(kuò)散電阻12寄生地產(chǎn)生的二極管，而是獨(dú)立的二極管，而且，在輸入系路上，可以比電阻12配置成更靠近輸入端子11。
[0019]實(shí)施例2
圖4是作為實(shí)施例2示出另外的實(shí)施方式的等效電路圖。與圖1所示的實(shí)施例1在如下方面不同:電源端子和接地端子之間的保護(hù)元件不是二極管，而是設(shè)于P型半導(dǎo)體襯底上的、柵極截止的NMOS晶體管22。在NMOS晶體管22有接地的柵極，因而可將擊穿電壓設(shè)置成比以相同雜質(zhì)濃度構(gòu)成的二極管低。作為保護(hù)電路的動(dòng)作，與實(shí)施例1是同樣的。漏極與半導(dǎo)體襯底之間的PN結(jié)由于擊穿而形成電流路徑20。
[0020]實(shí)施例3
圖6是作為實(shí)施例3示出另外的實(shí)施方式的等效電路圖。與圖1所示的實(shí)施例1相比，基本的結(jié)構(gòu)是相同的。不同點(diǎn)在于，具體地示出了與電阻13連接的內(nèi)部電路的結(jié)構(gòu)。
[0021]圖6所示的內(nèi)部電路在輸入部分包括使NMOS晶體管23和PMOS晶體管24的漏極互相連接的、所謂的逆變器電路25。該逆變器電路25中，其共同柵極端子30經(jīng)由電阻13與輸入端子11連接。實(shí)施例3所示的方式是沒(méi)有二極管14而CDM實(shí)驗(yàn)中的ESD耐受性(強(qiáng)度)弱的結(jié)構(gòu)。是更能發(fā)揮29即本發(fā)明的效果的結(jié)構(gòu)。其理由是，從輸入端子11看，電荷的放電路徑限定于NMOS晶體管15。
[0022]對(duì)輸入端子11進(jìn)行CDM實(shí)驗(yàn)時(shí)，充電到IC芯片的電荷通過(guò)放電路線28放電。乍一看，似乎也存在經(jīng)由保護(hù)二極管(柵極與接地端子連接的NMOS晶體管)27及電阻13到達(dá)輸入端子11的路線。然而，該放電路線被電阻13阻礙，實(shí)際上不起作用。S卩，充電的全部的電荷匯集到通過(guò)NMOS晶體管15的放電路線28，在NMOS晶體管15的柵極-襯底間產(chǎn)生電位差，導(dǎo)致絕緣破壞。
[0023]因此，在本發(fā)明中，通過(guò)采用具備擴(kuò)散電阻12和寄生二極管14的結(jié)構(gòu)形成放電路線29。其結(jié)果是，能夠用放電路線28和放電路線29兩者使電荷分散而逃逸。因此，在NMOS晶體管15以外也能夠確保放電路線，能夠提高利用CDM實(shí)驗(yàn)的ESD耐受性(強(qiáng)度)。
[0024]此外，作為現(xiàn)有的CDM實(shí)驗(yàn)的保護(hù)方法，眾所周知的是在輸入端子具備圖6所示的保護(hù)二極管26及27(柵極與電源端子連接的PMOS晶體管以及柵極與接地端子連接的NMOS晶體管)。通過(guò)插入該保護(hù)二極管，在逆變器電路25的柵極-襯底間難以產(chǎn)生電位差，對(duì)CDM測(cè)驗(yàn)的耐受性提高。但能被其保護(hù)的頂多是構(gòu)成逆變器電路25的NMOS晶體管或PMOS晶體管的柵極部分。在存在電阻13時(shí)，不能夠用保護(hù)二極管26或27來(lái)保護(hù)NMOS晶體管
15。因此本實(shí)施例所示的結(jié)構(gòu)會(huì)奏效。
[0025]附圖標(biāo)記說(shuō)明 10 ESD保護(hù)電路 11輸入端子
12擴(kuò)散電阻 13電阻
14擴(kuò)散電阻的寄生二極管15與輸入端子連接的NMOS晶體管20到柵極電極的電流路徑21電源端子與接地端子之間的二極管22電源端子與接地端子之間的NMOS晶體管
23NMOS晶體管(內(nèi)部電路)
24PMOS晶體管(內(nèi)部電路)
25逆變器電路
26,27柵極保護(hù)二極管28放電路線(其I)
29放電路線(其2)
30共同柵極端子。
【權(quán)利要求】
1.一種具備ESD保護(hù)電路的半導(dǎo)體裝置，其特征在于，具有: P型半導(dǎo)體襯底； 設(shè)于所述P型半導(dǎo)體襯底的N型阱； 設(shè)于所述N型阱內(nèi)的P型擴(kuò)散電阻； 在所述N型阱與所述P型擴(kuò)散電阻之間形成的二極管； 設(shè)于所述P型半導(dǎo)體襯底的第I NMOS晶體管及第2 NMOS晶體管； 設(shè)于所述P型半導(dǎo)體襯底的接地端子；以及 設(shè)于所述N型阱的電源端子， 所述P型擴(kuò)散電阻的一端與輸入端子連接，另一端與所述第I NMOS晶體管的漏極連接，進(jìn)而與內(nèi)部電路連接， 所述第I NMOS晶體管的柵極及源極與所述接地端子連接， 所述第2 NMOS晶體管的漏極與所述電源端子連接，所述第2 NMOS晶體管的柵極及源極與所述接地端子連接。
2.如權(quán)利要求1 所述的具備ESD保護(hù)電路的半導(dǎo)體裝置，其特征在于，在所述第INMOS晶體管的柵極帶電的電子經(jīng)由所述第2 NMOS晶體管及所述二極管，從所述輸入端子引出。
3.如權(quán)利要求1或2所述的具備ESD保護(hù)電路的半導(dǎo)體裝置，其特征在于，在所述擴(kuò)散電阻的另一端與所述內(nèi)部電路之間，還具備一端與所述擴(kuò)散電阻的另一端連接、另一端與所述內(nèi)部電路連接的電阻。
4.如權(quán)利要求1或2所述的具備ESD保護(hù)電路的半導(dǎo)體裝置，其特征在于，用于所述電源端子的N型擴(kuò)散區(qū)域僅設(shè)于所述擴(kuò)散電阻的另一端附近。
5.如權(quán)利要求1或2所述的具備ESD保護(hù)電路的半導(dǎo)體裝置，其特征在于，用于所述電源端子的N型擴(kuò)散區(qū)域以包圍所述擴(kuò)散電阻的方式設(shè)置。
6.如權(quán)利要求1或2所述的具備ESD保護(hù)電路的半導(dǎo)體裝置，其特征在于，所述內(nèi)部電路具有第2輸入端子，所述第2輸入端子是逆變器電路的共同柵極端子。
7.一種具備ESD保護(hù)電路的半導(dǎo)體裝置，其特征在于，具有: P型半導(dǎo)體襯底； 設(shè)于所述P型半導(dǎo)體襯底的N型阱； 設(shè)于所述N型阱內(nèi)的P型擴(kuò)散電阻； 在所述N型阱與所述P型擴(kuò)散電阻之間形成的第I二極管； 設(shè)于所述P型半導(dǎo)體襯底的NMOS晶體管及第2 二極管； 設(shè)于所述P型半導(dǎo)體襯底的接地端子；以及 設(shè)于所述N型阱的電源端子， 所述P型擴(kuò)散電阻的一端與輸入端子連接，另一端與所述NMOS晶體管的漏極連接，進(jìn)而與內(nèi)部電路連接， 所述NMOS晶體管的柵極及源極與所述接地端子連接， 所述第2 二極管的陰極與所述電源端子連接，陽(yáng)極與所述接地端子連接。
8.如權(quán)利要求7所述的具備ESD保護(hù)電路的半導(dǎo)體裝置，其特征在于，在所述NMOS晶體管的柵極帶電的電子經(jīng)由所述第I 二極管和所述第2 二極管，從所述輸入端子引出。
9.如權(quán)利要求7或8所述的具備ESD保護(hù)電路的半導(dǎo)體裝置，其特征在于，所述內(nèi)部電路具有 第2輸入端子，所述第2輸入端子是逆變器電路的共同柵極端子。
【文檔編號(hào)】H01L27/02GK103972230SQ201410043051
【公開(kāi)日】2014年8月6日 申請(qǐng)日期:2014年1月29日 優(yōu)先權(quán)日:2013年2月6日
【發(fā)明者】片倉(cāng)貴司, 原田博文, 廣瀬嘉胤 申請(qǐng)人:精工電子有限公司