芯片封裝方法及結(jié)構(gòu)的制作方法
【專利摘要】一種芯片封裝方法和結(jié)構(gòu)，所述芯片封裝方法包括：提供第一芯片，所述第一芯片包括第一表面和與所述第一表面相對(duì)的第二表面，所述第一芯片的第一表面具有多個(gè)第一焊盤；提供第二芯片，所述第二芯片包括第三表面和與所述第三表面相對(duì)的第四表面，所述第二芯片的第三表面具有多個(gè)第二焊盤，所述第二芯片的面積大于第一芯片的面積；將所述第一芯片的第二表面與所述第二芯片的第三表面相結(jié)合，所述多個(gè)第二焊盤位于所述第一芯片和第二芯片的結(jié)合區(qū)域之外；形成第一絕緣層，所述第一絕緣層包覆所述第一芯片并與所述第二芯片結(jié)合。本發(fā)明的芯片封裝方法工藝簡(jiǎn)單，封裝結(jié)構(gòu)體積小。
【專利說明】芯片封裝方法及結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種芯片封裝方法及結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著半導(dǎo)體芯片制造、集成和封裝技術(shù)的不斷進(jìn)步，電子系統(tǒng)逐漸顯現(xiàn)出多功能、高性能和高可靠性的發(fā)展趨勢(shì)。為了將多個(gè)具有不同功能的有源組件與無源組件，以及諸如微機(jī)電系統(tǒng)(MEMS)、光學(xué)(Optics)元件等其它元件組合在同一封裝體，使其成為可提供多種功能的一個(gè)系統(tǒng)或子系統(tǒng)，業(yè)界提出了系統(tǒng)級(jí)封裝技術(shù)。
[0003]系統(tǒng)級(jí)封裝可以作為一塊標(biāo)準(zhǔn)單元用于PCB組裝，也可以是最終的電子產(chǎn)品。與傳統(tǒng)的芯片封裝不同，系統(tǒng)級(jí)封裝不僅可以應(yīng)用于數(shù)字系統(tǒng)，還可以應(yīng)用于光通訊、傳感器以及MEMS等領(lǐng)域，因此，在計(jì)算機(jī)、自動(dòng)化、通訊業(yè)等領(lǐng)域，系統(tǒng)級(jí)封裝得到了廣泛的應(yīng)用。
[0004]現(xiàn)有的系統(tǒng)級(jí)封裝采用金屬引線工藝，將芯片與芯片間的焊盤用金屬線進(jìn)行引線鍵合，起到電學(xué)連接的作用；另外，現(xiàn)有的系統(tǒng)級(jí)封裝還采用將兩個(gè)芯片具有焊盤的表面相對(duì)貼合之后進(jìn)行電學(xué)連接的封裝方式。但是，上述的封裝方法工藝復(fù)雜。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是提供一種芯片封裝方法和封裝結(jié)構(gòu)。
[0006]為解決上述問題，本發(fā)明提供了一種芯片封裝方法，包括:提供第一芯片，所述第一芯片包括第一表面和與所述第一表面相對(duì)的第二表面，所述第一芯片的第一表面具有多個(gè)第一焊盤；提供第二芯片，所述第二芯片包括第三表面和與所述第三表面相對(duì)的第四表面，所述第二芯片的第三表面具有多個(gè)第二焊盤，所述第二芯片的面積大于第一芯片的面積；將所述第一芯片的第二表面與所述第二芯片的第三表面相結(jié)合，所述多個(gè)第二焊盤位于所述第一芯片和第二芯片的結(jié)合區(qū)域之外；形成第一絕緣層，所述第一絕緣層包覆所述第一芯片并與所述第二芯片結(jié)合。
[0007]可選的，所述第一芯片的第二表面與所述第二芯片的第三表面通過絕緣膠層結(jié)
口 ο
[0008]可選的，所述第一絕緣層和所述絕緣膠層與所述第二芯片結(jié)合面的面積大于所述第一芯片的面積。
[0009]可選的，所述第一絕緣層為感光干膜、非感光干膜或者塑封材料。
[0010]可選的，所述第一絕緣層覆蓋所述第一焊盤和所述第二焊盤。
[0011]可選的，還包括:刻蝕所述第一絕緣層，分別形成暴露出所述多個(gè)第一焊盤的多個(gè)第一開口和暴露出所述多個(gè)第二焊盤的多個(gè)第二開口。
[0012]可選的，還包括:形成多個(gè)金屬互連結(jié)構(gòu)，所述金屬互連結(jié)構(gòu)覆蓋所述第一開口和所述第二開口的底部和側(cè)壁、以及部分所述第一絕緣層的頂表面，所述金屬互連結(jié)構(gòu)與所述第一焊盤和所述第二焊盤電學(xué)連接。
[0013]可選的，還包括:在所述第一開口內(nèi)形成第一插塞；在所述第二開口內(nèi)形成第二插塞；在所述第一絕緣層上形成多個(gè)金屬互連結(jié)構(gòu)，所述金屬互連結(jié)構(gòu)與所述第一插塞和所述第二插塞電學(xué)連接。
[0014]可選的，還包括:在所述第一絕緣層和所述金屬互連結(jié)構(gòu)上形成第二絕緣層，所述第二絕緣層具有暴露出部分所述金屬互連結(jié)構(gòu)的第三開口 ；在所述第三開口內(nèi)形成與所述金屬互連結(jié)構(gòu)電學(xué)連接的金屬凸塊，所述金屬凸塊的高度不低于所述第二絕緣層的頂部。
[0015]對(duì)應(yīng)的,本發(fā)明還提供了一種芯片封裝結(jié)構(gòu),包括:第一芯片，所述第一芯片包括第一表面和與所述第一表面相對(duì)的第二表面，所述第一芯片的第一表面具有多個(gè)第一焊盤；第二芯片，所述第二芯片包括第三表面和與所述第三表面相對(duì)的第四表面，所述第二芯片的第三表面具有多個(gè)第二焊盤，所述第二芯片的面積大于所述第一芯片的面積，所述第一芯片的第二表面與所述第二芯片的第三表面結(jié)合在一起，所述多個(gè)第二焊盤位于所述第一芯片與所述第二芯片的結(jié)合區(qū)域之外；第一絕緣層，所述第一絕緣層包覆所述第一芯片并與所述第二芯片結(jié)合。
[0016]可選的，還包括:絕緣膠層，位于所述第一芯片的第二表面與所述第二芯片的第三表面之間。
[0017]可選的，所述第一絕緣層和所述絕緣膠層與所述第二芯片結(jié)合面的面積大于所述第一芯片的面積。
[0018]可選的，所述第一絕緣層為感光干膜、非感光干膜或者塑封材料。
[0019]可選的，所述第一絕緣層具有暴露出所述多個(gè)第一焊盤的多個(gè)第一開口和暴露出所述多個(gè)第二焊盤的多個(gè)第二開口。
[0020]可選的，還包括:多個(gè)金屬互連結(jié)構(gòu)，覆蓋所述第一開口和所述第二開口的底部和側(cè)壁、以及部分所述第一絕緣層的頂表面，與所述第一焊盤和所述第二焊盤電學(xué)連接。
[0021]可選的，還包括:多個(gè)第一插塞，位于所述多個(gè)第一開口內(nèi)，分別與所述多個(gè)第一焊盤對(duì)應(yīng)電學(xué)連接；多個(gè)第二插塞，位于所述多個(gè)第二開口內(nèi)，分別與所述多個(gè)第二焊盤對(duì)應(yīng)電學(xué)連接；多個(gè)金屬互連結(jié)構(gòu)，位于所述第一絕緣層上，與所述第一插塞和所述第二插塞電學(xué)連接。
[0022]可選的，還包括:第二絕緣層，位于所述第一絕緣層和所述金屬互連結(jié)構(gòu)上，具有暴露出部分所述金屬互連結(jié)構(gòu)的第三開口 ；多個(gè)金屬凸塊，位于所述第三開口內(nèi)且與所述多個(gè)金屬互連結(jié)構(gòu)對(duì)應(yīng)電學(xué)連接，所述多個(gè)金屬凸塊的高度不低于所述第二絕緣層的頂部。
[0023]與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點(diǎn):
[0024]本發(fā)明實(shí)施例的芯片封裝方法中，將第一芯片的不具有焊盤的第二表面與所述第二芯片的第三表面相粘合，無需使第一芯片上的焊盤與第二芯片上的焊盤相對(duì)應(yīng)，因此也無需形成再分布層(RDL)，工藝簡(jiǎn)單。且由于本實(shí)施例中第一芯片和第二芯片上無需形成再分布層，第一芯片和第二芯片的厚度可以在原有基礎(chǔ)上進(jìn)一步減薄，使得封裝結(jié)構(gòu)的體積更小。另外，本實(shí)施例中，在將第一芯片與第二芯片相結(jié)合之后，還形成了第一絕緣層，所述第一絕緣層包覆所述第一芯片并與所述第二芯片相結(jié)合。增強(qiáng)了第一芯片和第二芯片之間結(jié)合的結(jié)構(gòu)強(qiáng)度，使得第一芯片不容易從第二芯片上脫落，增強(qiáng)了整個(gè)封裝結(jié)構(gòu)的可靠性。
[0025]進(jìn)一步的，本發(fā)明實(shí)施例的芯片封裝方法中，通過形成絕緣層和金屬互連結(jié)構(gòu)，將金屬凸塊轉(zhuǎn)移至絕緣層上，使得金屬凸塊高于第一芯片，無需因?yàn)榻饘偻箟K的高度小于第一芯片的厚度而在PCB板上形成額外的開孔，而可以直接通過金屬凸塊將第一芯片和第二芯片的封裝結(jié)構(gòu)結(jié)合至PCB板，簡(jiǎn)化了工藝。
[0026]對(duì)應(yīng)的，本發(fā)明實(shí)施例的芯片封裝結(jié)構(gòu)也具有上述優(yōu)點(diǎn)。
【專利附圖】

【附圖說明】
[0027]圖1是現(xiàn)有技術(shù)的芯片封裝結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0028]圖2是本發(fā)明一實(shí)施例的芯片封裝方法100的流程示意圖；
[0029]圖3至圖9是圖2所示的芯片封裝方法100封裝過程中的中間結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0030]圖10是本發(fā)明另一實(shí)施例的芯片封裝方法200的流程示意圖；
[0031]圖11至圖18是圖10所示的芯片封裝方法200封裝過程中的中間結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0032]本發(fā)明的發(fā)明人研究發(fā)現(xiàn)，通常地，兩個(gè)芯片進(jìn)行封裝時(shí)，將兩個(gè)芯片具有焊盤的表面相對(duì)結(jié)合以實(shí)現(xiàn)電學(xué)連接。請(qǐng)參考圖1，圖1為現(xiàn)有技術(shù)中兩個(gè)大小不同的芯片進(jìn)行系統(tǒng)級(jí)封裝的剖面結(jié)構(gòu)示意圖，包括:第一芯片110，所述第一芯片110的表面具有第一焊盤111 ;第二芯片120，所述第二芯片120的面積大于所述第一芯片110，所述第二芯片120的表面具有第二焊盤121和第三焊盤122，所述第二芯片120表面的第二焊盤121與所述第一芯片110表面的第一焊盤111對(duì)應(yīng)結(jié)合在一起；絕緣膠130，位于所述第一芯片110表面和第二芯片120表面之間的空隙內(nèi)，用于粘合所述第一芯片110和所述第二芯片120 ;錫球140，位于所述第三焊盤122之上，用于與外部電路(如PCB板)電學(xué)連接。但是，上述的封裝結(jié)構(gòu)中，所述第一芯片110表面的第一焊盤111與所述第二芯片120表面的第二焊盤121通常為再分布層。所述再分布層通過在芯片表面形成額外的絕緣層以及金屬層，使得芯片上原有的焊盤重新排布形成再分布層，以符合封裝工藝的設(shè)計(jì)規(guī)則，使得所述第一芯片110表面的第一焊盤111能夠與所述第二芯片120表面的第二焊盤121能夠相互對(duì)應(yīng)。再分布層的形成工藝復(fù)雜，且由于需要在第一芯片110和第二芯片120上形成再分布層，第一芯片110和第二芯片120的厚度不能太薄，導(dǎo)致封裝結(jié)構(gòu)的尺寸較大。
[0033]基于以上研究，本發(fā)明實(shí)施例提出了一種芯片封裝方法，可以減小整體封裝后的厚度、增加系統(tǒng)級(jí)芯片封裝的可靠性以及降低芯片封裝的工藝難度。
[0034]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0035]需要說明的是，提供這些附圖的目的是有助于理解本發(fā)明的實(shí)施例，而不應(yīng)解釋為對(duì)本發(fā)明的不當(dāng)?shù)南拗?。為了更清楚起見，圖中所示尺寸并未按比例繪制，可能會(huì)做放大、縮小或其他改變。
[0036]請(qǐng)參考圖2，圖2示出了本發(fā)明一實(shí)施例的芯片封裝方法100的流程示意圖。下面結(jié)合附圖對(duì)本發(fā)明第一實(shí)施例的芯片封裝方法的步驟進(jìn)行說明。
[0037]步驟S101，參考圖3，提供第一芯片210，所述第一芯片210包括第一表面210a和與所述第一表面210a相對(duì)的第二表面210b，所述第一芯片210的第一表面210a具有多個(gè)第一焊盤211 ;提供第二芯片220，所述第二芯片220包括第三表面220a和與所述第三表面220a相對(duì)的第四表面220b，所述第二芯片220的第三表面220a具有多個(gè)第二焊盤221，所述第二芯片220的面積大于第一芯片210的面積。
[0038]所述第一芯片210和所述第二芯片220可以為單晶硅、SOI (絕緣體上硅)、SiGe或II1-V族化合物材料。所述第一芯片210和所述第二芯片220包括制作于其中的半導(dǎo)體器件、金屬互連結(jié)構(gòu)以及其他半導(dǎo)體結(jié)構(gòu)。所述第一芯片210和所述第二芯片220包含一個(gè)廣義的范圍，包括例如處理器、存儲(chǔ)器以及控制器等集成電路芯片，也包括例如CCD、CM0S圖像傳感器等光學(xué)傳感器芯片或者熱傳感器芯片、運(yùn)動(dòng)傳感器芯片等其他傳感器芯片，還包括微機(jī)電元件(MEMS)芯片等。
[0039]本實(shí)施例中，所述第一焊盤211和所述第二焊盤221分別為所述第一芯片210和第二芯片220的頂層金屬電極或者位于頂層金屬電極上的焊盤。所述第一焊盤211和第二焊盤221的材料可以為金、銅、鋁或者銀。在另外一些實(shí)施例中，所述第一焊盤211和所述第二焊盤221也可以為再分布層。
[0040]步驟S102，參考圖4，將所述第一芯片210的第二表面210b與所述第二芯片220的第三表面220a相結(jié)合，所述多個(gè)第二焊盤221位于所述第一芯片210和第二芯片220的結(jié)合區(qū)域之外。
[0041]在一些實(shí)施例中，在所述第一芯片210的第二表面210b上形成絕緣膠層230，用于將所述第一芯片210的第二表面210b與所述第二芯片220的第三表面220a相結(jié)合。在另一些實(shí)施例中，在所述第二芯片220的第三表面220a的待結(jié)合區(qū)域上形成絕緣膠層230，將所述第一芯片210的第二表面210b與所述第二芯片220的第三表面220a相結(jié)合。所述絕緣膠層230的材料可以為絕緣硅膠、聚酰亞胺、BCB樹脂等。所述絕緣膠層230用于粘合所述第一芯片210的第二表面210b與所述第二芯片220的第三表面220a，增強(qiáng)兩者之間的結(jié)合力。
[0042]本實(shí)施例中，在將所述第一芯片210的第二表面210b與所述第二芯片220的第三表面220a相結(jié)合之前，還對(duì)所述第一芯片210和所述第二芯片220進(jìn)行了減薄處理；通過減少所述第一芯片210和第二芯片220的厚度，可以減少整體封裝結(jié)構(gòu)的厚度。所述減薄處理是本領(lǐng)域技術(shù)人員所熟知的工藝，在此不再贅述。
[0043]與現(xiàn)有技術(shù)相比，本實(shí)施例中，將所述第一芯片210的第二表面210b與所述第二芯片220相結(jié)合,無需使得第一芯片210的第一表面210a上的第一焊盤211與第二芯片220上的焊盤相對(duì)應(yīng)，因此也無需在第一芯片210或第二芯片220上形成再分布層，工藝簡(jiǎn)單。進(jìn)一步的，由于本實(shí)施例中第一芯片210和第二芯片220上無需形成再分布層，對(duì)第一芯片210和第二芯片220進(jìn)行減薄處理時(shí)，可以將所述第一芯片210和第二芯片220的厚度減到更小，使得封裝結(jié)構(gòu)的體積更小。
[0044]步驟S103，參考圖5，形成第一絕緣層240，所述第一絕緣層240包覆所述第一芯片210并與所述第二芯片220結(jié)合，所述第一絕緣層240覆蓋所述第一焊盤211和所述第二焊盤221。
[0045]本實(shí)施例中，所述第一絕緣層240為感光干膜。所述感光干膜為高分子化合物，例如聚酰亞胺、環(huán)氧樹脂、硅膠或者苯并環(huán)丁烯等，在經(jīng)過紫外線的照射后能夠產(chǎn)生聚合反應(yīng)形成穩(wěn)定物質(zhì)附著于第一芯片210和第二芯片220上。本實(shí)施例中，采用真空貼膜法形成所述感光干膜，包括:將感光干膜、第一芯片210和第二芯片220的封裝體置于真空腔室內(nèi)；將所述感光干膜覆蓋于所述第一芯片210上，將所述第一芯片210包覆起來，并結(jié)合至所述第二芯片220第三表面220a上。真空腔室可以確保感光干膜與第一芯片210和第二芯片220之間無氣泡，貼合緊密。本實(shí)施例中，所述感光干膜覆蓋所述第一焊盤211和所述第二焊盤221，且所述第一絕緣層240和所述絕緣膠層230與所述第二芯片220結(jié)合面的面積大于所述第一芯片210的面積。
[0046]在一些實(shí)施例中，所述第一絕緣層240為非感光干膜，類似地，可以采用上述的真空貼膜法形成所述非感光干膜。
[0047]在一些實(shí)施中，所述第一絕緣層240可以為塑封材料，通過注塑工藝，在相應(yīng)模具中填充塑封材料，包覆所述第一芯片210，并結(jié)合至所述第二芯片220的第三表面220a，經(jīng)過升溫固化后，形成所述第一絕緣層240。
[0048]在其他實(shí)施例中，所述第一絕緣層240也可以為其他絕緣材料。
[0049]本實(shí)施例中，所述感光干膜高出于所述第一芯片210的部分的厚度為5?20 μ m。在其他實(shí)施例中，當(dāng)所述第一絕緣層240采用其他材料時(shí)，所述第一絕緣層240的厚度根據(jù)其絕緣能力而定，其厚度應(yīng)當(dāng)確保不會(huì)導(dǎo)致漏電。
[0050]在形成第一絕緣層240后，所述第一絕緣層240包覆所述第一芯片210、且覆蓋所述第一芯片210在所述第二芯片220上的投影之外的區(qū)域，與所述第二芯片220相結(jié)合。
[0051]與現(xiàn)有技術(shù)相比，參考圖1，現(xiàn)有技術(shù)中第一芯片110和第二芯片120之間通過絕緣膠130結(jié)合，絕緣膠130的面積只與第一芯片110的面積相當(dāng)，導(dǎo)致其結(jié)合能力較差。而本實(shí)施例中，參考圖5，第一芯片210和第二芯片220之間不僅通過絕緣膠層230結(jié)合，另夕卜，由于所述第一絕緣層240包覆所述第一芯片210并與所述第二芯片220結(jié)合，增強(qiáng)了第一芯片210和第二芯片220之間結(jié)合的結(jié)構(gòu)強(qiáng)度，使得第一芯片210不容易從第二芯片220上脫落，增強(qiáng)了整個(gè)封裝后結(jié)構(gòu)的可靠性。
[0052]步驟S104，參考圖6，刻蝕所述第一絕緣層240，以分別形成暴露出所述多個(gè)第一焊盤211的多個(gè)第一開口 251和暴露出多個(gè)第二焊盤221的多個(gè)第二開口 252。
[0053]在一些實(shí)施例中，所述第一絕緣層240為感光干膜，可以采用光刻工藝形成所述第一開口 251和第二開口 252。具體包括:首先使用紫外光照射所述感光干膜待形成第一開口 251和第二開口 252區(qū)域之外的區(qū)域，使其產(chǎn)生聚合反應(yīng)形成穩(wěn)定物質(zhì)，以阻擋后續(xù)的刻蝕；接著采用光刻工藝去除未被紫外光照射的感光干膜區(qū)域，形成第一開口 251，所述第一開口 251暴露出所述第一芯片210上的第一焊盤211,同時(shí)形成第二開口 252,所述第二開口 252暴露出所述第二芯片220上的第二焊盤221。
[0054]在一些實(shí)施例中，所述第一絕緣層240為塑封材料，可以采用激光開孔工藝形成第一開口 251和第二開口 252。具體包括:將激光作為熱源對(duì)塑封材料的待開孔區(qū)域進(jìn)行加熱，使得待開孔區(qū)域快速升溫，激光照射區(qū)域的塑封材料發(fā)生氣化，形成對(duì)應(yīng)的第一開口251和第二開口 252。在一具體實(shí)施例中，所述激光的脈沖寬度為Ins?200ns，脈沖頻率為80?200KHz，激光在聚焦點(diǎn)處的能量大于lE18W/cm2。采用激光開孔工藝無需形成掩膜就可以選擇性的去除塑封材料，激光開孔時(shí)產(chǎn)生的熱量只會(huì)集中在特定區(qū)域，且激光去膠工藝為非接觸刻蝕，反應(yīng)副產(chǎn)物為氣態(tài)，污染小。
[0055]在一些實(shí)施例中，所述第一絕緣層240為非感光干膜，類似的，可以采用上述的激光開孔工藝在所述非感光干膜內(nèi)形成第一開口 251和第二開口 252。
[0056]在一些實(shí)施例中，所述第一開口 251和所述第二開口 252的側(cè)壁可以垂直于所述第二芯片220的表面。在另一些實(shí)施例中，所述第一開口 251和所述第二開口 252的側(cè)壁也可以相對(duì)于所述第二芯片220的表面傾斜，使得所述第一開口 251和所述第二開口 252的頂端的寬度大于低端的寬度，有利于后續(xù)形成覆蓋所述第一開口 251和所述第二開口 252底部和側(cè)壁的金屬材料層。
[0057]需要說明的，所述第一開口 251和所述第二開口 252也可以不在同一工藝步驟中形成。由于第一芯片210結(jié)合在第二芯片220的表面之上,第一芯片210第一表面上的第一焊盤211的高度高于第二芯片220第三表面上的第二焊盤221的高度，因此，在刻蝕所述第一絕緣層240形成暴露出第一焊盤211的第一開口 251和暴露出第二焊盤221的第二開口 252的過程中，需要刻蝕的第一絕緣層240的厚度不同。所述第一開口 251和所述第二開口 252在不同工藝步驟中形成，例如，先形成第二開口 252再形成第一開口 251，可以避免由于對(duì)第一絕緣層240的刻蝕厚度不同而對(duì)第一焊盤211或第二焊盤221的損傷。
[0058]步驟S105，參考圖7，形成多個(gè)金屬互連結(jié)構(gòu)270，所述金屬互連結(jié)構(gòu)270覆蓋所述第一開口 251和所述第二開口 252的底部和側(cè)壁、以及部分所述第一絕緣層240的頂表面，所述金屬互連結(jié)構(gòu)270與所述第一焊盤211和所述第二焊盤221電學(xué)連接。
[0059]具體地，首先，采用濺射工藝、化學(xué)氣相沉積工藝或電鍍工藝等形成金屬材料層(未圖示)，所述金屬材料層覆蓋所述第一開口 251和所述第二開口 252的底部和側(cè)壁、以及所述第一絕緣層240的頂表面，所述金屬材料層為鋁、鈦、銅或者其他導(dǎo)電材料；接著，采用光刻工藝，在所述金屬材料層上形成圖形化的光刻膠層(未圖示)，所述圖形化的光刻膠層覆蓋所述金屬材料層的待形成金屬互連結(jié)構(gòu)區(qū)域；接著，以所述圖形化的光刻膠層為掩膜，刻蝕所述金屬材料層，得到圖形化金屬線路層；然后，去除所述圖形化的光刻膠層，剩余的金屬材料層構(gòu)成多個(gè)金屬互連結(jié)構(gòu)270，所述金屬互連結(jié)構(gòu)270用于連接第一焊盤211和第二焊盤221。在一些實(shí)施例中，一個(gè)第一焊盤211與多個(gè)第二焊盤221通過金屬互連結(jié)構(gòu)270電學(xué)連接。在另外一些實(shí)施例中，多個(gè)第一焊盤211與一個(gè)第二焊盤221通過金屬互連結(jié)構(gòu)270電學(xué)連接。
[0060]步驟S106，參考圖8，在所述第一絕緣層240和所述金屬互連結(jié)構(gòu)270上形成第二絕緣層280，所述第二絕緣層280具有暴露出部分所述金屬互連結(jié)構(gòu)270的第三開口 281。
[0061]在一些實(shí)施例中，所述第二絕緣層280的材料為光刻膠。首先，采用涂膠工藝形成光刻膠層，所述光刻膠層覆蓋所述第一絕緣層240和所述金屬互連結(jié)構(gòu)270的表面，并填充所述第一開口 251和所述第二開口 252 (參考圖7);接著，采用光刻工藝在所述光刻膠層內(nèi)形成第三開口 281，所述第三開口 281暴露出部分所述金屬互連結(jié)構(gòu)270。
[0062]在其他實(shí)施例中，所述第二絕緣層280也可以為感光干膜、非感光干膜、塑封材料或者其他絕緣材料。
[0063]步驟S107，參考圖9，在所述第三開口 281 (參考圖8)內(nèi)形成與所述金屬互連結(jié)構(gòu)270電學(xué)連接的金屬凸塊290，所述金屬凸塊290的高度不低于所述第二絕緣層280的頂部。
[0064]在一些實(shí)施例中，所述金屬凸塊290為錫球。可以先在所述金屬互連結(jié)構(gòu)270上印刷錫膏，再進(jìn)行高溫回流，在表面張力作用下，形成錫球；也可以先在所述金屬互連結(jié)構(gòu)270上印刷助焊劑和錫球顆粒，再高溫回流形成焊球；還可以在所述金屬互連結(jié)構(gòu)270上電鍍錫柱，再高溫回流形成焊球。
[0065]在其他實(shí)施例中，所述金屬凸塊290還可以為銅柱、金柱、錫球、或者銅柱和錫球的結(jié)合體等。
[0066]與現(xiàn)有技術(shù)相比，請(qǐng)繼續(xù)參考圖1，圖1所示的現(xiàn)有技術(shù)的封裝結(jié)構(gòu)中，由于焊球140的直徑通常小于所述第一芯片110的厚度，焊球140低于所述第一芯片110，因此，在通過焊球140將該封裝結(jié)構(gòu)連接至PCB板時(shí)，通常需要在PCB板上需要形成額外的與第一芯片110對(duì)應(yīng)的開孔，以容納所述第一芯片110，使焊球140與PCB板接觸。而本實(shí)施例中，參考圖10，通過形成第一絕緣層240、金屬互連結(jié)構(gòu)270和第二絕緣層280，將金屬凸塊290轉(zhuǎn)移至第二絕緣層280上，使得金屬凸塊290高于所述第一芯片210，無需考慮因?yàn)榻饘偻箟K290的高度小于第一芯片210的厚度而需在PCB板上形成額外的開孔，而可以直接通過金屬凸塊290將第一芯片210和第二芯片220的封裝結(jié)構(gòu)結(jié)合至PCB板，簡(jiǎn)化了工藝。
[0067]對(duì)應(yīng)于上述的芯片封裝方法，本實(shí)施例還提供了一種芯片封裝結(jié)構(gòu)，繼續(xù)參考圖9，所述封裝結(jié)構(gòu)包括:
[0068]第一芯片210,所述第一芯片210包括第一表面(未標(biāo)不)和與所述第一表面相對(duì)的第二表面(未標(biāo)不)，所述第一芯片的第一表面具有多個(gè)第一焊盤211 ；
[0069]第二芯片220，所述第二芯片220包括第三表面(未標(biāo)示)和與所述第三表面相對(duì)的第四表面(未標(biāo)示)，所述第二芯片220的第三表面具有多個(gè)第二焊盤221，所述第二芯片220的面積大于所述第一芯片210的面積，所述第一芯片210的第二表面與所述第二芯片220的第三表面結(jié)合在一起，所述多個(gè)第二焊盤221位于所述第一芯片210與所述第二芯片220的結(jié)合區(qū)域之外；
[0070]絕緣膠層230，位于所述第一芯片210的第二表面與所述第二芯片220的第三表面之間；
[0071]第一絕緣層240，所述第一絕緣層240包覆所述第一芯片210并與所述第二芯片220結(jié)合，所述第一絕緣層240和所述絕緣膠層230與所述第二芯片220結(jié)合面的面積大于所述第一芯片210的面積，所述第一絕緣層240具有暴露出所述多個(gè)第一焊盤211的多個(gè)第一開口(未標(biāo)示)和暴露出所述多個(gè)第二焊盤221的多個(gè)第二開口(未標(biāo)示)，所述第一絕緣層240可以為感光干膜、非感光干膜或者塑封材料；
[0072]多個(gè)金屬互連結(jié)構(gòu)270，覆蓋所述第一開口和所述第二開口的底部和側(cè)壁、以及部分所述第一絕緣層240的頂表面，與所述第一焊盤211和所述第二焊盤221電學(xué)連接；
[0073]第二絕緣層280，位于所述第一絕緣層240和所述金屬互連結(jié)構(gòu)270上，具有暴露出部分所述金屬互連結(jié)構(gòu)270的第三開口(未標(biāo)示)；
[0074]多個(gè)金屬凸塊290，位于所述第三開口內(nèi)且與所述多個(gè)金屬互連結(jié)構(gòu)270對(duì)應(yīng)電學(xué)連接，所述多個(gè)金屬凸塊290的高度不低于所述第二絕緣層280的頂部。
[0075]本發(fā)明還提供了另一實(shí)施例，請(qǐng)參考圖10，圖10為本發(fā)明另一實(shí)施例的芯片封裝方法200的流程示意圖。下面結(jié)合附圖對(duì)本發(fā)明該實(shí)施例的芯片封裝方法200的步驟進(jìn)行說明。為了簡(jiǎn)單明了起見，本實(shí)施例中與上一實(shí)施例中相同或相似的部分不再詳細(xì)說明，可參考上一實(shí)施例。
[0076]步驟S201，參考圖11，提供第一芯片310，所述第一芯片310包括第一表面310a和與所述第一表面310a相對(duì)的第二表面310b，所述第一芯片310的第一表面310a具有多個(gè)第一焊盤311 ;提供第二芯片320，所述第二芯片320包括第三表面320a和與所述第三表面320a相對(duì)的第四表面320b，所述第二芯片320的第三表面320a具有多個(gè)第二焊盤321，所述第二芯片320的面積大于第一芯片310的面積。
[0077]步驟S202，參考圖12，將所述第一芯片310的第二表面310b與所述第二芯片320的第三表面320a相結(jié)合，所述多個(gè)第二焊盤321位于所述第一芯片310和第二芯片320的結(jié)合區(qū)域之外。
[0078]與上一實(shí)施例類似，本實(shí)施例中，將所述第一芯片310的第二表面310b與所述第二芯片320相結(jié)合，無需在第一芯片310或第二芯片320上形成再分布層，工藝簡(jiǎn)單。進(jìn)一步的，可以將所述第一芯片310和第二芯片320的厚度減到更小，使得封裝結(jié)構(gòu)的體積更小。
[0079]步驟S203，參考圖13，形成第一絕緣層340，所述第一絕緣層340包覆所述第一芯片310并與所述第二芯片320結(jié)合，所述第一絕緣層340覆蓋所述第一焊盤311和所述第二焊盤321。
[0080]與上一實(shí)施例類似，本實(shí)施例中，第一芯片310和第二芯片320之間不僅通過絕緣膠層330結(jié)合，另外，由于所述第一絕緣層340包覆所述第一芯片310并與所述第二芯片320結(jié)合，增強(qiáng)了第一芯片310和第二芯片320之間結(jié)合的結(jié)構(gòu)強(qiáng)度，使得第一芯片310不容易從第二芯片320上脫落，增強(qiáng)了整個(gè)封裝后結(jié)構(gòu)的可靠性。
[0081]步驟S204，參考圖14，刻蝕所述第一絕緣層340，以分別形成暴露出所述多個(gè)第一焊盤311的多個(gè)第一開口 351和暴露出多個(gè)第二焊盤321的多個(gè)第二開口 352。
[0082]步驟S205，參考圖15，在所述第一開口 351 (參考圖14)內(nèi)形成第一插塞361，在所述第二開口 352 (參考圖14)內(nèi)形成第二插塞362。
[0083]在一些實(shí)施例中，所述第一插塞361和第二插塞362的材料為錫，采用真空印錫工藝形成。在真空環(huán)境下，將錫膏通過印刷方式填至第一開口 351和第二開口 352中，使得錫膏充分填滿所述第一開口 351和所述第二開口 352而不留下縫隙；位于所述第一開口 351內(nèi)的錫膏構(gòu)成第一插塞361,位于所述第二開口 352內(nèi)的錫膏構(gòu)成第二插塞362。由于所述第一開口 351和第二開口 352分別暴露出所述第一焊盤311和第二焊盤321，因此在形成所述第一插塞361和第二插塞362后,所述第一插塞361與所述第一焊盤311電學(xué)連接,所述第二插塞362與所述第二焊盤321電學(xué)連接，且所述第一絕緣層340暴露出所述第一插塞361和所述第二插塞362的頂表面。
[0084]在另外一些實(shí)施例中，所述第一插塞361和第二插塞362的材料還可以為銅或者其他金屬材料。
[0085]步驟S206，參考圖16，在所述第一絕緣層340上形成多個(gè)金屬互連結(jié)構(gòu)370，所述金屬互連結(jié)構(gòu)370與所述第一插塞361和所述第二插塞262電學(xué)連接。
[0086]具體地，在所述第一絕緣層340上通過濺射工藝形成金屬材料層(未圖示)，所述金屬材料層為鋁、鈦、銅或者其他導(dǎo)電材料，所述金屬材料層覆蓋所述第一插塞361和第二插塞362 ;在所述金屬材料層上形成圖形化的光刻膠層(未圖示)，所述圖形化的光刻膠層覆蓋所述金屬材料層的待形成金屬互連結(jié)構(gòu)區(qū)域；以所述圖形化的光刻膠層為掩膜，刻蝕所述金屬材料層，直至暴露出所述第一絕緣層340 ;去除所述圖形化的光刻膠層，剩余的金屬材料層構(gòu)成多個(gè)金屬互連結(jié)構(gòu)370,所述金屬互連結(jié)構(gòu)370用于連接第一插塞361和第二插塞362。在一些實(shí)施例中，一個(gè)第一插塞361與多個(gè)第二插塞362通過金屬互連結(jié)構(gòu)370電學(xué)連接。在另外一些實(shí)施例中，多個(gè)第一插塞361與一個(gè)第二插塞362通過金屬互連結(jié)構(gòu)370電學(xué)連接。
[0087]步驟S207，參考圖17，在所述第一絕緣層340和所述金屬互連結(jié)構(gòu)370上形成第二絕緣層380，所述第二絕緣層380具有暴露出部分金屬互連結(jié)構(gòu)370的第三開口 381。
[0088]步驟S208，參考圖18，在所述第三開口 381 (參考圖17)內(nèi)形成與所述金屬互連結(jié)構(gòu)370電學(xué)連接的金屬凸塊390，所述金屬凸塊390的高度不低于所述第二絕緣層380的頂部。
[0089]與現(xiàn)有技術(shù)相比，本實(shí)施例中，通過形成第一絕緣層340、第二絕緣層380、第一插塞361、第二插塞362和金屬互連結(jié)構(gòu)370，將金屬凸塊390轉(zhuǎn)移至第二絕緣層380上，使得金屬凸塊390高于所述第一芯片310,無需考慮因?yàn)榻饘偻箟K390的高度小于第一芯片310的厚度而需在PCB板上形成額外的開孔，而可以直接通過金屬凸塊390將第一芯片310和第二芯片320的封裝結(jié)構(gòu)結(jié)合至PCB板，簡(jiǎn)化了工藝。
[0090]對(duì)應(yīng)于上述的芯片封裝方法，本實(shí)施例還提供了一種芯片封裝結(jié)構(gòu)，繼續(xù)參考圖18，所述封裝結(jié)構(gòu)包括:
[0091]第一芯片310,所述第一芯片310包括第一表面(未標(biāo)不)和與所述第一表面相對(duì)的第二表面(未標(biāo)不)，所述第一芯片的第一表面具有多個(gè)第一焊盤311 ；
[0092]第二芯片320，所述第二芯片320包括第三表面(未標(biāo)示)和與所述第三表面相對(duì)的第四表面(未標(biāo)示)，所述第二芯片320的第三表面具有多個(gè)第二焊盤321，所述第二芯片320的面積大于所述第一芯片310的面積，所述第一芯片310的第二表面與所述第二芯片320的第三表面結(jié)合在一起，所述多個(gè)第二焊盤321位于所述第一芯片310與所述第二芯片320的結(jié)合區(qū)域之外；
[0093]絕緣膠層330，位于所述第一芯片310的第二表面與所述第二芯片320的第三表面之間；
[0094]第一絕緣層340，所述第一絕緣層340包覆所述第一芯片310并與所述第二芯片320結(jié)合，所述第一絕緣層340和所述絕緣膠層330與所述第二芯片320結(jié)合面的面積大于所述第一芯片310的面積，所述第一絕緣層340具有暴露出所述多個(gè)第一焊盤311的多個(gè)第一開口(未標(biāo)示)和暴露出所述多個(gè)第二焊盤321的多個(gè)第二開口(未標(biāo)示)，所述第一絕緣層340可以為感光干膜、非感光干膜或者塑封材料；
[0095]多個(gè)第一插塞361，位于所述多個(gè)第一開口內(nèi)，分別與所述多個(gè)第一焊盤311對(duì)應(yīng)電學(xué)連接；
[0096]多個(gè)第二插塞362，位于所述多個(gè)第二開口內(nèi)，分別與所述多個(gè)第二焊盤321對(duì)應(yīng)電學(xué)連接；
[0097]多個(gè)金屬互連結(jié)構(gòu)370，位于所述第一絕緣層340上，與所述第一插塞361和所述第二插塞362電學(xué)連接；
[0098]第二絕緣層380，位于所述第一絕緣層340和所述多個(gè)金屬互連結(jié)構(gòu)370上，具有暴露出部分所述金屬互連結(jié)構(gòu)370的第三開口(未標(biāo)示)；
[0099]多個(gè)金屬凸塊390，位于所述第三開口內(nèi)且與所述多個(gè)金屬互連結(jié)構(gòu)370對(duì)應(yīng)電學(xué)連接，所述多個(gè)金屬凸塊390的高度不低于所述第二絕緣層380的頂部。
[0100]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種芯片封裝方法，其特征在于，包括: 提供第一芯片，所述第一芯片包括第一表面和與所述第一表面相對(duì)的第二表面，所述第一芯片的第一表面具有多個(gè)第一焊盤； 提供第二芯片，所述第二芯片包括第三表面和與所述第三表面相對(duì)的第四表面，所述第二芯片的第三表面具有多個(gè)第二焊盤，所述第二芯片的面積大于第一芯片的面積； 將所述第一芯片的第二表面與所述第二芯片的第三表面相結(jié)合，所述多個(gè)第二焊盤位于所述第一芯片和第二芯片的結(jié)合區(qū)域之外； 形成第一絕緣層，所述第一絕緣層包覆所述第一芯片并與所述第二芯片結(jié)合。
2.如權(quán)利要求1所述的芯片封裝方法，其特征在于，所述第一芯片的第二表面與所述第二芯片的第三表面通過絕緣膠層結(jié)合。
3.如權(quán)利要求2所述的芯片封裝方法，其特征在于，所述第一絕緣層和所述絕緣膠層與所述第二芯片結(jié)合面的面積大于所述第一芯片的面積。
4.如權(quán)利要求1所述的芯片封裝方法，其特征在于，所述第一絕緣層為感光干膜、非感光干膜或者塑封材料。
5.如權(quán)利要求1所述的芯片封裝方法，其特征在于，所述第一絕緣層覆蓋所述第一焊盤和所述第二焊盤。
6.如權(quán)利要求5所述的芯片封裝方法，其特征在于，還包括: 刻蝕所述第一絕緣層，分別形成暴露出所述多個(gè)第一焊盤的多個(gè)第一開口和暴露出所述多個(gè)第二焊盤的多個(gè)第二`開口。
7.如權(quán)利要求6所述的芯片封裝方法，其特征在于，還包括: 形成多個(gè)金屬互連結(jié)構(gòu)，所述金屬互連結(jié)構(gòu)覆蓋所述第一開口和所述第二開口的底部和側(cè)壁、以及部分所述第一絕緣層的頂表面，所述金屬互連結(jié)構(gòu)與所述第一焊盤和所述第二焊盤電學(xué)連接。
8.如權(quán)利要求6所述的芯片封裝方法，其特征在于，還包括: 在所述第一開口內(nèi)形成第一插塞； 在所述第二開口內(nèi)形成第二插塞； 在所述第一絕緣層上形成多個(gè)金屬互連結(jié)構(gòu)，所述金屬互連結(jié)構(gòu)與所述第一插塞和所述第二插塞電學(xué)連接。
9.如權(quán)利要求7或8所述的芯片封裝方法，其特征在于，還包括: 在所述第一絕緣層和所述金屬互連結(jié)構(gòu)上形成第二絕緣層，所述第二絕緣層具有暴露出部分所述金屬互連結(jié)構(gòu)的第三開口； 在所述第三開口內(nèi)形成與所述金屬互連結(jié)構(gòu)電學(xué)連接的金屬凸塊，所述金屬凸塊的高度不低于所述第二絕緣層的頂部。
10.一種芯片封裝結(jié)構(gòu)，其特征在于，包括: 第一芯片，所述第一芯片包括第一表面和與所述第一表面相對(duì)的第二表面，所述第一芯片的第一表面具有多個(gè)第一焊盤； 第二芯片，所述第二芯片包括第三表面和與所述第三表面相對(duì)的第四表面，所述第二芯片的第三表面具有多個(gè)第二焊盤，所述第二芯片的面積大于所述第一芯片的面積，所述第一芯片的第二表面與所述第二芯片的第三表面結(jié)合在一起，所述多個(gè)第二焊盤位于所述第一芯片與所述第二芯片的結(jié)合區(qū)域之外； 第一絕緣層，所述第一絕緣層包覆所述第一芯片并與所述第二芯片結(jié)合。
11.如權(quán)利要求10所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括:絕緣膠層，位于所述第一芯片的第二表面與所述第二芯片的第三表面之間。
12.如權(quán)利要求11所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一絕緣層和所述絕緣膠層與所述第二芯片結(jié)合面的面積大于所述第一芯片的面積。
13.如權(quán)利要求10所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一絕緣層為感光干膜、非感光干膜或者塑封材料。
14.如權(quán)利要求10所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一絕緣層具有暴露出所述多個(gè)第一焊盤的多個(gè)第一開口和暴露出所述多個(gè)第二焊盤的多個(gè)第二開口。
15.如權(quán)利要求14所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括:多個(gè)金屬互連結(jié)構(gòu)，覆蓋所述第一開口和所述第二開口的底部和側(cè)壁、以及部分所述第一絕緣層的頂表面，與所述第一焊盤和所述第二焊盤電學(xué)連接。
16.如權(quán)利要求14所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括: 多個(gè)第一插塞，位于所述多個(gè)第一開口內(nèi)，分別與所述多個(gè)第一焊盤對(duì)應(yīng)電學(xué)連接； 多個(gè)第二插塞，位于所述多個(gè)第二開口內(nèi)，分別與所述多個(gè)第二焊盤對(duì)應(yīng)電學(xué)連接； 多個(gè)金屬互連結(jié)構(gòu)，位于所述第一絕緣層上，與所述第一插塞和所述第二插塞電學(xué)連接。`
17.如權(quán)利要求15或16所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括: 第二絕緣層，位于所述第一絕緣層和所述金屬互連結(jié)構(gòu)上，具有暴露出部分所述金屬互連結(jié)構(gòu)的第三開口； 多個(gè)金屬凸塊，位于所述第三開口內(nèi)且與所述多個(gè)金屬互連結(jié)構(gòu)對(duì)應(yīng)電學(xué)連接，所述多個(gè)金屬凸塊的高度不低于所述第二絕緣層的頂部。
【文檔編號(hào)】H01L23/31GK103730379SQ201410018025
【公開日】2014年4月16日 申請(qǐng)日期:2014年1月16日 優(yōu)先權(quán)日:2014年1月16日
【發(fā)明者】王之奇, 李俊杰, 楊瑩, 喻瓊, 王蔚 申請(qǐng)人:蘇州晶方半導(dǎo)體科技股份有限公司