半導體器件的制作方法
【專利摘要】本實用新型提供了一種半導體器件，其包括：補償區(qū)，其包括p區(qū)和n區(qū)；位于所述補償區(qū)上的多個晶體管單元，所述多個晶體管單元中的每一個包括源區(qū)、體區(qū)、柵極和層間電介質(zhì)；布置在所述層間電介質(zhì)上的源極金屬化層。所述半導體器件還包括：另一n摻雜區(qū)，所述另一n摻雜區(qū)被提供在兩個相鄰體區(qū)之間的所述n區(qū)的頂部上，和源極插塞，所述源極插塞填充穿過所述源區(qū)和體區(qū)以及所述源極金屬化層之間的所述層間電介質(zhì)形成的接觸孔，以便電連接所述源區(qū)和體區(qū)以及所述源極金屬化層。
【專利說明】半導體器件

【技術領域】
[0001]本實用新型涉及半導體器件，尤其涉及超結(jié)器件。

【背景技術】
[0002]許多工藝使用窄的多晶硅條作為控制柵來切換MOSFET的源極和漏極之間的電流。由于柵極多晶硅的面積主要決定了柵極電荷，因此具有小的條可能是優(yōu)選的，因為這允許在應用中的低柵極驅(qū)動損耗、低延遲時間并因此允許高效率。然而，尤其是當使用非常小的條時，這些條的有效電阻并且因此而產(chǎn)生的器件的有效柵極電阻變得相當高。有效柵極電阻是多晶硅方塊電阻的函數(shù)，并且取決于受摻雜材料的可溶性限制的多晶硅的摻雜水平。柵極多晶硅層的厚度不能任意增加，因為太大的厚度將導致不期望有的拓撲結(jié)構(gòu)，這會使工藝變得更復雜得多。因此厚度為600nm的η摻雜多晶硅層的方塊電阻不可能相當大地低于8-10 ohm/sq。高的有效柵極電阻導致開關損耗增加并且還導致不期望有的芯片內(nèi)部的不均勻開關現(xiàn)象，在最壞的情況下結(jié)果有可能是產(chǎn)生振蕩或者使器件耐用性降低。
[0003]小的多晶硅條寬度的另一缺點是由于JFET效應而導致導通電阻增大。在兩個相對的P體區(qū)(通常也被稱為體區(qū))之間，在器件的導通狀態(tài)期間建立了一個耗盡區(qū)，其使得電流路徑變窄并且因此增大了導通電阻(Rdsm)。這就是所謂的JFET效應。顯然，這種效應在小多晶硅條寬度的情況下更顯著，因為P體區(qū)通常是通過使用多晶硅開口作為掩模而被注入的。
[0004]出于解釋的目的，圖1a-1c示出了一種常規(guī)超結(jié)結(jié)構(gòu)器件。如圖1a-1c中所示，該器件具有半導體本體，該半導體本體具有補償區(qū)，該補償區(qū)包括P區(qū)(P柱)130和η區(qū)(η柱)134。補償區(qū)連接至MOS晶體管單元，該MOS晶體管單元包括源區(qū)118，體區(qū)138和控制柵極114。絕緣結(jié)構(gòu)140將柵極114與體區(qū)138、源區(qū)118、η區(qū)(η柱)134以及金屬化層110電隔離。而且，絕緣結(jié)構(gòu)140的一部分可用作柵極絕緣層。晶體管的漏極128連接至高摻雜的襯底124。緩沖層126位于所述襯底和所述補償區(qū)之間。各源極接觸通過金屬化層110互相電連接。漏極接觸構(gòu)建在器件的背面并且被金屬化部128覆蓋。
[0005]現(xiàn)代超結(jié)器件的特征是越來越小的間距尺寸。這種趨勢受到能允許較低開關損耗的Etjss的降低的驅(qū)動，并且甚至受到每一芯片面積的導通電阻(Rdsm)的降低的驅(qū)動。一方面，每一芯片面積的低Rdsm是降低芯片成本的主要手段，而另一方面，允許對于給定的封裝尺寸提供較低的Rdsm值。
[0006]每一芯片面積Rdsm的降低會自動導致源極接觸的較窄的接觸孔。對于這種窄接觸孔進行無孔隙填充幾乎是不可能的。因此，通常使用插塞工藝(例如多晶硅或鎢)。目前，僅僅是單獨使用插塞工藝或者單獨地使用反JFET注入。


【發(fā)明內(nèi)容】

[0007]本實用新型的目的在于解決以上一個或多個問題。
[0008]為了實現(xiàn)所述目的，根據(jù)本實用新型的一個方面，提供一種半導體器件，其包括:
[0009]補償區(qū)，其包括P區(qū)和η區(qū)；
[0010]位于所述補償區(qū)上的多個晶體管單元，所述多個晶體管單元中的每一個包括源區(qū)、體區(qū)、柵極和層間電介質(zhì)；
[0011]布置在所述層間電介質(zhì)上的源極金屬化層，
[0012]其特征在于，所述半導體器件還包括:
[0013]另一 η摻雜區(qū)，所述另一 η摻雜區(qū)被提供在兩個相鄰體區(qū)之間的所述η區(qū)的頂部上,和
[0014]源極插塞，所述源極插塞填充穿過所述源區(qū)和體區(qū)以及所述源極金屬化層之間的所述層間電介質(zhì)形成的接觸孔，以便電連接所述源區(qū)和體區(qū)以及所述源極金屬化層。
[0015]在一些實施例中，所述另一 η摻雜區(qū)的摻雜濃度是0.5Χ 116CnT3?5Χ 1016cnT3。
[0016]在一些實施例中，所述柵極是由多晶硅條形成的。
[0017]在一些實施例中，所述半導體器件還包括一個或多個柵極指狀物，所述一個或多個柵極指狀物垂直于柵極取向，所述柵極指狀物中的每一個電連接兩個相鄰的柵極。
[0018]在一些實施例中，所述柵極指狀物中的每一個是由連續(xù)條形成的。
[0019]在一些實施例中，所述柵極指狀物中的每一個是由不連續(xù)的條形成的。
[0020]在一些實施例中，所述柵極指狀物是由金屬或多晶硅形成的。
[0021]在一些實施例中，所述半導體器件還包括一個或多個中斷柵極指狀物，所述中斷柵極指狀物將所述源極金屬化層截斷以便將所述晶體管單元的所述源極金屬化層與所述柵極絕緣，所述中斷柵極指狀物垂直于柵極取向。
[0022]在一些實施例中，所述半導體器件還包括一個或多個連續(xù)柵極指狀物，所述連續(xù)柵極指狀物將所述源極金屬化層截斷以便將所述晶體管單元的所述源極金屬化層與所述柵極絕緣，所述連續(xù)柵極指狀物垂直于所述柵極取向。
[0023]在一些實施例中，所述中斷柵極指狀物是由多晶硅和金屬形成的。
[0024]在一些實施例中，用多晶硅形成的所述柵極的條的寬度等于或小于8 Mm。
[0025]在一些實施例中，所述半導體器件還包括周圍的柵極環(huán)，并且所述一個或多個柵極指狀物連接到所述周圍的柵極環(huán)。
[0026]在一些實施例中，所述柵極指狀物的寬度是10-50 μπι。
[0027]在一些實施例中，所述源極插塞是由多晶硅或鎢形成的。
[0028]在一些實施例中，所述源極插塞的寬度小于2 μπι。
[0029]在一些實施例中，所述柵極具有平面結(jié)構(gòu)。
[0030]在一些實施例中，所述柵極至少部分地位于溝槽中。
[0031 ] 在一些實施例中，所述半導體器件是超結(jié)器件。

【專利附圖】

【附圖說明】
[0032]本實用新型的這些和其它特征和優(yōu)點將通過以下參考附圖的詳細描述而變得明顯，在附圖中:
[0033]圖1a-1c示意性地示出典型超結(jié)晶體管的截面圖。
[0034]圖2示意性地示出根據(jù)本實用新型的超結(jié)結(jié)構(gòu)的截面圖，該超結(jié)結(jié)構(gòu)具有由多晶硅條形成的柵極和在兩個相鄰P體區(qū)之間的另外的反JFET注入?yún)^(qū)。
[0035]圖3是根據(jù)本實用新型的實施例的超結(jié)結(jié)構(gòu)的示意頂視圖，該超結(jié)結(jié)構(gòu)具有條形多晶硅柵極和周圍的金屬柵極環(huán)以及用于源極連接的條形接觸。
[0036]圖4是根據(jù)本實用新型的實施例的超結(jié)結(jié)構(gòu)的示意頂視圖，該超結(jié)結(jié)構(gòu)具有條形多晶硅柵極和周圍的金屬柵極環(huán)、用于源極連接的條形接觸、以及一個或多個柵極指狀物。
[0037]圖5是根據(jù)本實用新型的實施例的超結(jié)結(jié)構(gòu)的柵極指狀物的小多晶硅條網(wǎng)的示意頂視圖，用以確保更均勻的開關行為。
[0038]圖6是根據(jù)本實用新型的實施例的超結(jié)結(jié)構(gòu)的示意頂視圖，該超結(jié)結(jié)構(gòu)具有條形多晶硅柵極和周圍的金屬柵極環(huán)以及由多晶硅和金屬形成的中斷柵極指狀物。
[0039]圖7是根據(jù)本實用新型的實施例的超結(jié)結(jié)構(gòu)的示意頂視圖，該超結(jié)結(jié)構(gòu)具有條形多晶硅柵極和周圍的金屬柵極環(huán)以及由多晶硅和金屬形成的連續(xù)柵極指狀物。
[0040]圖8示意性地示出根據(jù)本實用新型的實施例的超結(jié)結(jié)構(gòu)的截面圖，所述超結(jié)結(jié)構(gòu)將用于源極接觸孔的插塞工藝的使用與反JFET注入相結(jié)合。
[0041]圖9示意性地示出根據(jù)本實用新型的實施例的用于溝槽柵結(jié)構(gòu)的插塞工藝以及反JFET注入的實施例的截面圖。

【具體實施方式】
[0042]現(xiàn)在將參考示出本實用新型的實施例的附圖在下文中更全面地描述本實用新型的實施例。然而，本實用新型可以以許多不同的形式來具體實施并且不應該被解釋為受限于本文所闡述的實施例。更確切地說，提供這些實施例是為了使該公開內(nèi)容更徹底和完整，并且將向本領域技術人員全面地傳達本實用新型的范圍。遍及全文，相似的數(shù)字指代相似的元件。此外，附圖中示出的各個層和區(qū)只是示意性的并且沒有必要按比例繪制。因此本實用新型不限于附圖中示出的相對大小、間距和對準。另外，正如本領域技術人員所認識的，本文提到的形成于襯底或其它層上的層可以指直接形成在襯底或其它層上的層，也可以指在襯底或其它層上形成的一個或多個居間層上的層。而且，術語“第一導電類型”和“第二導電類型”指的是相反的導電類型，例如N或P型，然而，這里所描述和示出的每個實施例也包括其互補實施例。
[0043]在本文中所使用的術語僅僅為了描述特定實施例的目的并且不意圖限制本實用新型。如本文所使用的那樣，單數(shù)形式“一”、“一個”和“該”意圖也包括復數(shù)形式，除非上下文以其它方式明確指示。還將理解，當在本文使用術語“包括”和/或“包含”時，其指定所敘述的特征、整體、步驟、操作、元件和/或部件的存在，但是不排除一個或多個其它特征、整體、步驟、操作、元件、部件和/或其組群的存在或添加。
[0044]除非以其它方式限定，本文所使用的所有術語(包括技術和科學術語)具有與如本實用新型所屬領域的技術人員通常理解的含義相同的含義。還將理解本文所使用的術語應該被解釋為具有與它們在該說明書的背景以及相關領域中的含義一致的含義，并且將不會以理想化或過分形式的方式解釋，除非在本文中明確如此限定。
[0045]附圖通過在摻雜類型“η”或“p”旁邊指示或“ + ”來說明相對摻雜濃度。例如，“η-”表示低于“η”摻雜區(qū)域的摻雜濃度的摻雜濃度，而“η+”摻雜區(qū)域具有比“η “摻雜區(qū)域高的摻雜濃度。相同的相對摻雜濃度的摻雜區(qū)域沒有必要具有相同的絕對摻雜濃度。例如，兩個不同的“η”摻雜區(qū)域可以具有相同或不同的絕對摻雜濃度。
[0046]本實用新型提出了一種半導體器件結(jié)構(gòu)，該半導體器件結(jié)構(gòu)能夠解決兩個主要的缺點(即由于JFET效應而導致增加的導通電阻和增加的柵極電阻)，這兩個缺點是由于利用窄多晶硅條設計控制柵而引起的。為了簡單起見，下面的實施例使用超結(jié)結(jié)構(gòu)作為例子來進行說明。
[0047]圖2是根據(jù)本實用新型的一個實施例的超結(jié)結(jié)構(gòu)200的示意圖。
[0048]圖2中所示的超結(jié)結(jié)構(gòu)200基本上與圖1a-1c所示的典型超結(jié)結(jié)構(gòu)相同，只是在兩個相鄰的P體區(qū)238之間存在另外的反JFET注入?yún)^(qū)256。為了簡單起見，圖2中與圖1a-1c相同部分的描述將被省略。
[0049]在MOS晶體管單元的通態(tài)期間，P體區(qū)238利用沿著η柱234流動的電流連接到源極電勢。在P體區(qū)238和導電η柱234之間，出現(xiàn)了電壓降。因此，在兩個相對的P體區(qū)238之間，建立了耗盡區(qū)，該耗盡區(qū)使電流路徑變窄并因此增大了通態(tài)電阻(Rdsm)。這就是所謂的JFET效應。顯然，該效應隨著MOS晶體管單元之間的間距尺寸變小而變得更明顯。為了改善Rdsm，在兩個相鄰體區(qū)之間的Si層(即η柱234)的頂部上注入另外的η摻雜，并且這種η摻雜注入被稱為反JFET注入(Ant1-JFET-1mplant)。在反JFET注入之后，在兩個相鄰的P體區(qū)238之間形成反JFET區(qū)域256。
[0050]反JFET區(qū)域256的高濃度可以降低超結(jié)結(jié)構(gòu)的通態(tài)電阻。然而，反JFET注入的摻雜水平需要被很好地平衡，因為太高的摻雜水平可能會增加超結(jié)結(jié)構(gòu)的柵極電荷并且犧牲短路強度。在根據(jù)本實用新型的實施例中，反JFET區(qū)域256的濃度是0.5X 116CnT3?5 X 116Cm 3O
[0051]在實施例中，柵極214是由多晶體條形成的，如圖2中所示。
[0052]具有由窄多晶硅條形成的柵極的超結(jié)晶體管通常在兩個相鄰的通常平行取向的條之間不具有連接，如圖3所示，圖3是一種超結(jié)結(jié)構(gòu)的示意頂視圖，該超結(jié)結(jié)構(gòu)具有條形多晶硅柵極314和周圍的金屬柵極環(huán)315以及用于源極連接的條形接觸310。因此，在器件的開關期間，在接近柵極滑道(gate runner)317并連接到該柵極滑道317的柵極條314的邊緣以及柵極條314的每一個的中部之間的柵極電勢是不同的，其中該柵極滑道317通常由金屬形成。這意味著接近柵極環(huán)315的柵極條314的一部分首先切換，而朝向中部的部分以一定的延遲切換。
[0053]顯然，不均勻的開關隨著晶體管的芯片面積越大而變得越差。不均勻的開關可能導致大規(guī)模震蕩或者在最差的情況下導致器件損壞，因為只有一小部分的晶體管能夠載送電流。
[0054]為了提供柵極信號的更均勻的分布并由此提供更均勻的開關行為，可以引入一個或多個柵極指狀物，如圖4所示，圖4是一種超結(jié)結(jié)構(gòu)的示意頂視圖，該超結(jié)結(jié)構(gòu)具有條形多晶硅柵極414和周圍的金屬柵極環(huán)415、用于源極連接的條形接觸410以及一個或多個柵極指狀物416。
[0055]在該實施例中，柵極指狀物416可以垂直于柵極多晶硅條414取向并且可以連接(但不一定連接)到周圍的柵極環(huán)415。柵極指狀物416的實施可以降低分布的柵極電阻并改善器件的性能和耐用性。
[0056]在這種情況下，柵極指狀物的寬度需要被平衡。小的結(jié)構(gòu)可能不足夠有效，而太寬的寬度可能導致柵極電荷的顯著增加。這種平衡需要根據(jù)通過溝道擴散工藝調(diào)節(jié)的擴散長度來進行。在本實用新型的實施例中，柵極指狀物的寬度是10-50 μπι。
[0057]如圖4所示，柵極指狀物可以由一個或多個連續(xù)條構(gòu)成，并且每個連續(xù)條可以連接到柵極滑道417。柵極指狀物條可以彼此平行。
[0058]在另一個實施例中，柵極指狀物不一定需要連接到柵極滑道。柵極指狀物的概念通常即使在沒有周圍的柵極環(huán)的情況下也工作。但是在這種情況下效率較差。柵極指狀物還可以不必形成為一個或多個連續(xù)條，而是形成為幾個小范圍連接的網(wǎng)絡，如圖5所示，圖5是超結(jié)結(jié)構(gòu)的柵極指狀物的小多晶硅條的網(wǎng)的示意頂視圖。
[0059]在圖5中，柵極指狀物不是連續(xù)的，并且由多個短連接516構(gòu)成。每個短連接用于電連接兩個相鄰的且基本平行的柵極514，所述柵極可以是由多晶硅條形成的。所有的短連接516構(gòu)成如圖5所示的網(wǎng)，這與圖4所示的多個平行連續(xù)條是完全不同的。通過實施圖5的實施例，與圖4的實施例相比，能夠獲得器件的更均勻的開關行為。
[0060]在如圖2-5所示的超結(jié)結(jié)構(gòu)中，柵極都被示為由多晶硅形成，然而所有柵極或部分柵極也可以由金屬形成。另外，如圖4-5所示的柵極指狀物可以由金屬或多晶硅形成。
[0061]圖6是根據(jù)本實用新型的超結(jié)結(jié)構(gòu)的示意頂視圖，該超結(jié)結(jié)構(gòu)具有條形多晶硅柵極和周圍的金屬柵極環(huán)以及由多晶硅和金屬形成的中斷柵極指狀物。
[0062]如圖6所示，柵極指狀物616由多晶硅和金屬兩者形成。在這種情況下，源極金屬化層610需要被截斷，如圖6所示，以防止柵極和源極之間的電短路。根據(jù)如圖6所示的實施例，使用了一個或多個中斷柵極指狀物616。
[0063]圖7是根據(jù)本實用新型的超結(jié)結(jié)構(gòu)的示意頂視圖，該超結(jié)結(jié)構(gòu)具有條形多晶硅柵極和周圍的金屬柵極環(huán)以及由多晶硅和金屬形成的連續(xù)柵極指狀物。實際上，圖7是圖6的一種特殊實施例，其中連續(xù)的指狀物716由多晶硅和金屬形成。
[0064]由于源極金屬化層710需要被截斷以防止柵極和源極之間的電短路，在這種情況下，針對源極金屬化層710，芯片被分成了幾部分，如圖7所示，這可能會引入缺點。該缺點需要通過適當?shù)姆椒ㄓ糜谠礃O焊接(例如針腳式焊接、焊帶焊接)來被解決，因為這基本上與本實用新型的關鍵點不相關，因此其描述將被省略。
[0065]根據(jù)本實用新型，在如圖2-7中所示的超結(jié)結(jié)構(gòu)中，所有多晶硅條的柵極的寬度可以被尤其選擇為等于或小于8 Mffl ;并且條形接觸可以用于電連接源極金屬化層和源區(qū)及體區(qū)。優(yōu)選地，可以使用插塞接觸代替接觸條來用作源極接觸以便電連接源極金屬化層和源區(qū)及體區(qū)。
[0066]為了實現(xiàn)小間距尺寸，用于源極接觸的接觸孔的尺寸需要被減小。在寬度小于2μ m的情況下，不再可能通過目前使用的金屬濺射工藝來正確地并且沒有任何孔隙地填充接觸孔?？紫犊赡軙е陆佑|電阻增大以及潛在的可靠性問題。因此，為了進一步減小間距尺寸，需要引入新的工藝，該工藝具有通過使用多晶硅或鎢材料的插塞進行填充的特性，如圖8所示，圖8示意性地示出了根據(jù)本實用新型的超結(jié)結(jié)構(gòu)的截面圖，所述超結(jié)結(jié)構(gòu)將用于源極接觸孔的插塞工藝的使用與反JFET注入相結(jié)合。
[0067]圖8中所示的超結(jié)結(jié)構(gòu)800基本上與圖2中所示的超結(jié)結(jié)構(gòu)相同，只是采用了插塞接觸828作為源極接觸。也就是說，在圖2中，使用常規(guī)接觸條作為源極接觸，而在圖8中，使用插塞接觸作為源極接觸。為了簡單起見，圖8與圖2相同部分的描述將被省略。
[0068]具體而言，根據(jù)本實用新型，提供了一種插塞，該插塞填充了穿過源區(qū)和體區(qū)818、838以及源極金屬化層810之間的層間電介質(zhì)840形成的接觸孔，以形成源極插塞接觸828，從而電連接所述源區(qū)和體區(qū)818、838以及所述源極金屬化層810。在該實施例中，插塞接觸828與η摻雜的反JFET區(qū)域856相結(jié)合，從而能夠?qū)崿F(xiàn)超結(jié)器件的芯片尺寸的進一步降低。優(yōu)選地，插塞接觸828是通過利用多晶硅或鎢填充接觸孔來形成的。
[0069]根據(jù)本實用新型，優(yōu)選采用了平面柵結(jié)構(gòu)用于如圖2和8中所示的柵極，并且平面柵結(jié)構(gòu)也可以用在如圖3-7所示的超結(jié)結(jié)構(gòu)中。
[0070]然而，也可以采用溝槽柵極結(jié)構(gòu)代替平面柵結(jié)構(gòu)來用于柵極。作為例子，圖9示意性地示出根據(jù)本實用新型的用于溝槽柵結(jié)構(gòu)的插塞工藝以及反JFET注入的實施例的截面圖。
[0071]如圖9所示的超結(jié)結(jié)構(gòu)900基本上與圖8所示的超結(jié)結(jié)構(gòu)相同，除了溝槽柵結(jié)構(gòu)914以外。為了簡單起見，圖9與圖8相同部分的描述被省略。
[0072]在圖9中，柵極部分地或完全地形成在溝槽中，該溝槽形成在η區(qū)(η柱)934中，以便形成溝槽柵結(jié)構(gòu)914。在這種情況下，反JFET區(qū)域956形成在兩個相鄰P體區(qū)938之間并且在它們的下面同時包圍了溝槽的相應周界，如圖9所示。在該實施例中，由多晶硅或鎢形成的插塞接觸928用作源極接觸。
[0073]在上面關于圖2-9進行的描述中，為了更好地突出本實用新型，因此僅對本實用新型的改進構(gòu)造進行了詳細描述，而僅僅概述或甚至省略了本領域技術人員公知的一些半導體器件結(jié)構(gòu)。此外，本實用新型中的半導體器件結(jié)構(gòu)的形成均可以采用本領域技術人員熟知的半導體制造工藝來完成，這里不再贅述。
[0074]盡管上文已經(jīng)通過示例性實施例詳細描述了本實用新型及其優(yōu)點，但是本領域技術人員應當理解，在不脫離由所附權利要求限定的本實用新型的精神和范圍的情況下，可以對本實用新型進行多種替換和變型。
【權利要求】
1.一種半導體器件，其包括: 補償區(qū)，其包括P區(qū)和η區(qū)； 位于所述補償區(qū)上的多個晶體管單元，所述多個晶體管單元中的每一個包括源區(qū)、體區(qū)、柵極和層間電介質(zhì)； 布置在所述層間電介質(zhì)上的源極金屬化層， 其特征在于，所述半導體器件還包括: 另一 η摻雜區(qū)，所述另一 η摻雜區(qū)被提供在兩個相鄰體區(qū)之間的所述η區(qū)的頂部上，和 源極插塞，所述源極插塞填充穿過所述源區(qū)和體區(qū)以及所述源極金屬化層之間的所述層間電介質(zhì)形成的接觸孔，以便電連接所述源區(qū)和體區(qū)以及所述源極金屬化層。
2.根據(jù)權利要求1所述的半導體器件，其特征在于，所述另一η摻雜區(qū)的摻雜濃度是0.5 X 116Cm 3 ?5 X 116Cm 3。
3.根據(jù)權利要求1所述的半導體器件，其特征在于，所述柵極是由多晶硅條形成的。
4.根據(jù)權利要求3所述的半導體器件，其特征在于，所述半導體器件還包括一個或多個柵極指狀物，所述一個或多個柵極指狀物垂直于柵極取向，所述柵極指狀物中的每一個電連接兩個相鄰的柵極。
5.根據(jù)權利要求4所述的半導體器件，其特征在于，所述柵極指狀物中的每一個是由連續(xù)條形成的。
6.根據(jù)權利要求4所述的半導體器件，其特征在于，所述柵極指狀物中的每一個是由不連續(xù)的條形成的。
7.根據(jù)權利要求5或6所述的半導體器件，其特征在于，所述柵極指狀物是由金屬或多晶硅形成的。
8.根據(jù)權利要求1所述的半導體器件，其特征在于，所述半導體器件還包括一個或多個中斷柵極指狀物，所述中斷柵極指狀物將所述源極金屬化層截斷以便將所述晶體管單元的所述源極金屬化層與所述柵極絕緣，所述中斷柵極指狀物垂直于柵極取向。
9.根據(jù)權利要求1所述的半導體器件，其特征在于，所述半導體器件還包括一個或多個連續(xù)柵極指狀物，所述連續(xù)柵極指狀物將所述源極金屬化層截斷以便將所述晶體管單元的所述源極金屬化層與所述柵極絕緣，所述連續(xù)柵極指狀物垂直于柵極取向。
10.根據(jù)權利要求8所述的半導體器件，其特征在于，所述中斷柵極指狀物是由多晶硅和金屬形成的。
11.根據(jù)權利要求3所述的半導體器件，其特征在于，用多晶硅形成的所述柵極的條的寬度等于或小于8 Mm。
12.根據(jù)權利要求4、8或9所述的半導體器件，其特征在于，所述半導體器件還包括周圍的柵極環(huán)，并且所述一個或多個柵極指狀物連接到所述周圍的柵極環(huán)。
13.根據(jù)權利要求4、8或9所述的半導體器件，其特征在于，所述柵極指狀物的寬度是10—50 μ mD
14.根據(jù)權利要求1所述的半導體器件，其特征在于，所述源極插塞是由多晶硅或鎢形成的。
15.根據(jù)權利要求1所述的半導體器件，其特征在于，所述源極插塞的寬度小于2μπι。
16.根據(jù)權利要求1所述的半導體器件，其特征在于，所述柵極具有平面結(jié)構(gòu)。
17.根據(jù)權利要求1所述的半導體器件，其特征在于，所述柵極至少部分地位于溝槽中。
18.根據(jù)權利要求1所述的半導體器件，其特征在于，所述半導體器件是超結(jié)器件。
【文檔編號】H01L23/498GK203983264SQ201320675451
【公開日】2014年12月3日 申請日期:2013年10月30日 優(yōu)先權日:2013年10月30日
【發(fā)明者】W.凱因德爾, F.希爾勒, A.維爾梅羅特 申請人:英飛凌科技奧地利有限公司