半導(dǎo)體器件的制作方法
【專利摘要】本實(shí)用新型提供一種半導(dǎo)體器件，其包括：補(bǔ)償區(qū)，其包括p區(qū)和n區(qū)；位于所述補(bǔ)償區(qū)上的包括柵電極的多個(gè)晶體管單元；一個(gè)或多個(gè)用于電連接?xùn)烹姌O的互連，其中所述柵電極具有比所述單元的節(jié)距的1/2小的寬度。
【專利說(shuō)明】半導(dǎo)體器件

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及一種半導(dǎo)體器件，尤其涉及一種超結(jié)器件。

【背景技術(shù)】
[0002] 為了快速開(kāi)關(guān)超結(jié)晶體管，期望的是具有低的柵極電荷。這將減少開(kāi)關(guān)損耗，驅(qū)動(dòng) 損耗并且能夠有助于驅(qū)動(dòng)概念。例如，在驅(qū)動(dòng)器之后用來(lái)給開(kāi)關(guān)晶體管的柵極提供高峰值 電流的升壓器可以被省略。因此，可以節(jié)約開(kāi)發(fā)成本，板的空間，冷卻努力和額外的器件。
[0003] 另一方面，超結(jié)晶體管的減小的棚極電荷減少所述晶體管開(kāi)啟和關(guān)斷的延時(shí)。由 于延時(shí)時(shí)間減少了控制回路中的相位裕量，具有較低延時(shí)的超結(jié)晶體管改善控制回路的 穩(wěn)定性。
[0004] 很明顯，小的柵極電荷對(duì)于超結(jié)晶體管是有益的。
[0005] 超結(jié)晶體管的柵極電荷由柵源電容和柵漏電容主宰。因此，可以通過(guò)分別減小源 極與柵極以及柵極與漏極之間的重疊區(qū)域來(lái)減小柵極電荷。此目標(biāo)可以通過(guò)最小化所述超 結(jié)器件的柵電極面積而實(shí)現(xiàn)。
[0006] 減小的柵電極面積的主要缺點(diǎn)為柵電極的串聯(lián)電阻由于其越小的橫截面而升高。 因此，超結(jié)晶體管的開(kāi)關(guān)將變得不均勻。例如，與所述超結(jié)晶體管的柵極連接相鄰的芯片區(qū) 域的一部分已經(jīng)對(duì)柵極電壓的改變做出響應(yīng)而與柵極連接(柵極焊盤）距離較遠(yuǎn)的芯片區(qū) 域的部分仍然保持在它們以前的狀態(tài)。這樣延遲的并且非均勻的開(kāi)關(guān)可能導(dǎo)致開(kāi)關(guān)損耗變 大，導(dǎo)致不穩(wěn)定的開(kāi)關(guān)甚至是導(dǎo)致振蕩。
[0007] 然而，通過(guò)增加電極的厚度，所述柵電極的橫截面可能沒(méi)有充分地增加，因?yàn)槠湓?生產(chǎn)期間會(huì)在超結(jié)器件上導(dǎo)致增加的拓?fù)?。這里，最大的電極厚度不能被超過(guò)以維持超結(jié) 晶體管的可制造性。
[0008] 需要這樣一種結(jié)構(gòu)，其能夠通過(guò)同時(shí)提供柵電極的小的面積和小的內(nèi)部柵極分布 電阻器使得超結(jié)晶體管具有小的柵極電荷。


【發(fā)明內(nèi)容】

[0009] 本實(shí)用新型的目的在于解決以上問(wèn)題中的一個(gè)或多個(gè)。
[0010] 根據(jù)本實(shí)用新型的一個(gè)方面，提供一種半導(dǎo)體器件，其包括：
[0011] 補(bǔ)償區(qū)，其包括P區(qū)和η區(qū)；
[0012] 位于所述補(bǔ)償區(qū)上的包括柵電極的多個(gè)晶體管單元，
[0013] 一個(gè)或多個(gè)用于電連接?xùn)烹姌O的互連，
[0014] 其中所述柵電極具有比所述單元的節(jié)距的1/2小的寬度。
[0015] 優(yōu)選地，所述柵電極的寬度比所述單元的節(jié)距的1/3小。
[0016] 優(yōu)選地，所述柵電極包括多晶硅。
[0017] 優(yōu)選地，所述互連包括多晶娃。
[0018] 優(yōu)選地，至少一個(gè)所述互連與僅兩個(gè)相鄰的柵電極連接。
[0019] 優(yōu)選地，至少一個(gè)所述互連與多于兩個(gè)柵電極連接。
[0020] 優(yōu)選地，所述半導(dǎo)體器件包括至少第一布線層和第二布線層。
[0021] 優(yōu)選地，所述第一布線層包括所述互連和所述柵電極。
[0022] 優(yōu)選地，所述第二布線層包括柵極條和柵極指中的至少一個(gè)和源極金屬化部。
[0023] 優(yōu)選地，所述柵極條和柵極指中的至少一個(gè)通過(guò)柵極接觸電連接至至少一個(gè)所述 互連。
[0024] 優(yōu)選地，所述晶體管單元進(jìn)一步包括源極區(qū)和本體區(qū)，并且所述源極金屬化部通 過(guò)插塞/源接觸孔電連接至所述源極區(qū)和本體區(qū)。
[0025] 優(yōu)選地，所述晶體管單元為條形。
[0026] 優(yōu)選地，所述互連位于所述晶體管單元的端部。
[0027] 優(yōu)選地，所述柵電極連接至所述晶體管單元端部處的柵極環(huán)或連接至所述晶體管 單元的互連處的柵極指。
[0028] 優(yōu)選地，所述互連以規(guī)則的距離布置在有源區(qū)中。
[0029] 優(yōu)選地，所述柵電極彼此相互平行。
[0030] 優(yōu)選地，所述柵電極具有平面結(jié)構(gòu)。
[0031] 優(yōu)選地，所述柵電極至少部分地位于溝槽中。
[0032] 優(yōu)選地，所述互連被實(shí)施為橋。
[0033] 優(yōu)選地，所述互連至少部分地位于溝槽中。
[0034] 優(yōu)選地，所述半導(dǎo)體器件進(jìn)一步包括襯底和位于所述襯底和所述補(bǔ)償區(qū)之間的緩 沖層。
[0035] 優(yōu)選地，所述緩沖層其下部的摻雜濃度大于其上部的摻雜濃度。
[0036] 優(yōu)選地，所述η區(qū)其下部的摻雜濃度大于其上部的摻雜濃度。
[0037] 優(yōu)選地，所述晶體管單元進(jìn)一步包括位于所述互連下方的本體區(qū)。
[0038] 優(yōu)選地，所述半導(dǎo)體器件是超結(jié)器件。

【專利附圖】

【附圖說(shuō)明】
[0039] 包括以下附圖來(lái)進(jìn)一步理解實(shí)施例，所述附圖被結(jié)合到說(shuō)明書中并構(gòu)成說(shuō)明書的 一部分。附圖用于解釋實(shí)施例且附圖及其相應(yīng)描述用于解釋實(shí)施例的原理。將容易理解認(rèn) 識(shí)到其它的實(shí)施例及其意在的優(yōu)點(diǎn)，因?yàn)橥ㄟ^(guò)參考以下詳細(xì)描述它們將變得更好理解。附 圖中的元素彼此之間并非按比例繪制。相同的附圖標(biāo)記代表同樣的部件。
[0040] 圖1Α、圖1Β和圖1C，示出了超結(jié)晶體管的一部分的三個(gè)非限制性示例的示意性截 面圖。
[0041] 圖2Α和圖2Β，為超結(jié)器件的頂視圖，其示出多個(gè)布線層。
[0042] 圖3為與柵電極平行的超結(jié)晶體管的截面圖，其中本體區(qū)（在此示出為硅連接的 下擴(kuò)散）形成多晶硅柵極和漏極之間的屏蔽。
[0043] 圖4Α和圖4Β，示出了根據(jù)實(shí)施例的具有溝槽柵極結(jié)構(gòu)的超結(jié)晶體管的頂視圖和 截面圖。

【具體實(shí)施方式】
[0044] 在以下詳細(xì)描述中，將參考附圖，其構(gòu)成說(shuō)明書的一部分。說(shuō)明書通過(guò)本實(shí)用新型 得以實(shí)施的具體實(shí)施例來(lái)進(jìn)行描述。因此，方向性術(shù)語(yǔ)，例如"頂部"，"底部"，"前"，"后"， "前面"，"后面"等參考所描述的附圖的定向而使用。由于實(shí)施例的部件可以以許多不同的 定向被定位，方向性術(shù)語(yǔ)僅用于示例性目的，而并非限制。應(yīng)當(dāng)理解的是在不脫離本實(shí)用新 型的范圍的情況下，可以使用其他實(shí)施例并可以進(jìn)行結(jié)構(gòu)或邏輯上的改變。因此，以下詳細(xì) 的描述并不以限制意義理解，該實(shí)用新型的范圍由所附的權(quán)利要求限定。
[0045] 應(yīng)當(dāng)理解的是這里所描述的各個(gè)示例性實(shí)施例的特征除非特別說(shuō)明外均可彼此 結(jié)合。
[0046] 如說(shuō)明書中所應(yīng)用的，術(shù)語(yǔ)"耦合"和/或"電耦合"并非意指元件必須直接耦合 在一起；"耦合"或"電耦合"的元件之間可以具有中間元件。
[0047] 圖1A、圖1B和圖1C，示出了超結(jié)晶體管的三個(gè)非限制性示例的示意性截面圖。示 出了多種用于實(shí)現(xiàn)補(bǔ)償區(qū)和可選緩沖區(qū)的可能性。這些示例并非限制性的，其可以以任何 方式結(jié)合成不同的方案。為簡(jiǎn)單起見(jiàn)，僅一部分有源區(qū)，即，承載垂直負(fù)載電流的區(qū)域的截 面被示出。而晶體管的其它部分，如邊緣終止系統(tǒng)，劃片區(qū)或者柵極連接并未在圖1A-1C中 明確示出。所示出的器件具有半導(dǎo)體本體，其具有補(bǔ)償區(qū)，所述補(bǔ)償區(qū)包括P區(qū)（P柱）130 和η區(qū)（η柱）134,其中所述補(bǔ)償，S卩，在垂直方向上p柱和η柱之間的摻雜的差既可以是 均勻的也可以是可變的。
[0048] 所述補(bǔ)償區(qū)被連接至M0S晶體管單元，M0S晶體管單元包括源極118,本體區(qū)138 和控制柵極114。在所示出的示例中，所述柵極被構(gòu)建成位于所述半導(dǎo)體本體頂部的平面柵 電極。然而，所述柵極也能夠在刻蝕進(jìn)所述半導(dǎo)體本體中的溝槽中實(shí)現(xiàn)。
[0049] 絕緣結(jié)構(gòu)140,例如氧化物，將所述柵極114與所述本體區(qū)138,所述源極118,所述 η區(qū)（η柱）134以及金屬化層110電隔離。并且所述絕緣結(jié)構(gòu)140的一部分可用作柵極絕 緣層。
[0050] 所述晶體管的漏極128連接至高摻雜的襯底124。可選緩沖層126可以位于所述 襯底和所述補(bǔ)償區(qū)中間。所述緩沖層具有與所述襯底相同的導(dǎo)電類型，但具有比襯底較低 濃度的摻雜。在垂直方向上所述緩沖層的摻雜可以是變化的。例如，圖1Β的截面示出所述 緩沖層中逐步變化的摻雜水平。例如，所述緩沖層可以包括多個(gè)子層，如第一子層（緩沖層 1)和第二子層（緩沖層2)，并且所述第二子層的摻雜可以高于所述第一子層的摻雜。又 例如，圖1C的截面示出所述η區(qū)（η柱）134的摻雜沿著自所述絕緣結(jié)構(gòu)140至所述緩沖層 126的方向逐步增加和/或逐漸增加。根據(jù)一實(shí)施例（圖1A-1C中未示出），η區(qū)（η柱)的摻 雜和/或Ρ區(qū)（Ρ柱)的摻雜可以沿著自所述絕緣結(jié)構(gòu)140至所述緩沖層126的方向具有一 個(gè)或多個(gè)局部摻雜最大量及一個(gè)或多個(gè)局部摻雜最小量。
[0051] 源極接觸通過(guò)所述金屬化層110電連接，所述金屬化層在芯片的頂面構(gòu)建公共源 極焊盤。各個(gè)單元柵極114通過(guò)多晶硅而被連接以在頂面構(gòu)建與金屬化部的柵極接觸。并 且因此，具有相同或不同的金屬化部的兩個(gè)電極(一個(gè)用于源極，另一個(gè)用于柵極）被設(shè)置 在器件頂面并且通過(guò)例如，硅氧化物或硅氮化物鈍化層或者二者彼此隔離。所述漏極接觸 構(gòu)建在所述器件的后部并且被超結(jié)器件的金屬化部128覆蓋。
[0052] 在超結(jié)晶體管中，由于用于η溝槽M0SFET的適合的功函數(shù)和其可制造性，柵電極 的優(yōu)選材料為η摻雜的多晶硅。然而，多晶硅的串聯(lián)電阻被摻雜材料(例如，磷)的溶解度限 制，因此，對(duì)于500nm厚的層來(lái)說(shuō)，薄層電阻不能小于大約10 Ω。
[0053] 同時(shí)，具有條形單元的超結(jié)晶體管通常在基本平行的電極間沒(méi)有連接。因此，僅僅 舉幾個(gè)可能性，由于漏極的內(nèi)部反饋，單元間的一些小的(非預(yù)期的）結(jié)構(gòu)差別或者芯片中 的溫度梯度，所述超結(jié)晶體管的平行單元的柵極電勢(shì)可能會(huì)不同。所述柵電極可以僅在其 端部與金屬柵極條相連接。本文中的柵極條是高導(dǎo)電線，例如由一些金屬制成，這些金屬能 夠?qū)崿F(xiàn)在所述柵電極和柵極焊盤之間的低歐姆連接。
[0054] 隨著超結(jié)晶體管的芯片面積增加，產(chǎn)生了非均勻開(kāi)關(guān)的問(wèn)題。
[0055] 本發(fā)明公開(kāi)的結(jié)構(gòu)對(duì)于大于20mm2,或大于35mm2,或大于50mm 2的較大的芯片面積 而言更為重要。
[0056] 根據(jù)本實(shí)用新型，對(duì)于最適宜的柵極電荷來(lái)說(shuō)，優(yōu)選地圖1A-1C所示的所述柵電 極的寬度w不超過(guò)所述單元的節(jié)距p的大約50%。在一個(gè)實(shí)施例中，所述柵電極的寬度w小 于所述單元的節(jié)距P的1/2。在另一個(gè)實(shí)施例中，所述柵電極的寬度w小于所述單元的節(jié)距 P 的 1/3。
[0057] 此外，為了提供均勻的柵極電壓分布并因此提供均勻的單元開(kāi)關(guān)特性，兩個(gè)相鄰 柵電極結(jié)構(gòu)間的電連接可以被使用和/或所述柵電極結(jié)構(gòu)和所述柵極指間的電連接可以 被使用。
[0058] 圖2A和圖2B，為超結(jié)晶體管的頂視圖，其示出多個(gè)布線層。在半導(dǎo)體層220(其例 如包括上述的晶體管單元）上布置第一布線層，其包括基本平行的柵電極114 (沿著水平方 向延伸)，在所述基本平行的柵電極114之間的一個(gè)或多個(gè)互連221 (沿著垂直方向延伸）。 在所述第一布線層上布置第二布線層，其包括源極金屬化部110以及柵極條225和柵極指 中的至少一個(gè)。所述柵極條和柵極指中的至少一個(gè)通過(guò)柵極接觸227連接至所述互連221 和/或柵電極114。所述源極金屬化部110通過(guò)插塞/源接觸孔228連接至所述源極118 和本體區(qū)138。兩個(gè)相鄰柵電極114之間的互連221使得所述超結(jié)晶體管的柵電極電勢(shì)一 致。圖2A示出了直互連221。圖2B示出了級(jí)聯(lián)互連221。所述互連221和柵電極114例 如可以由多晶硅形成。
[0059] 如圖2A-2B所示，所述超結(jié)晶體管在基本平行的電極114間可以具有一個(gè)或多個(gè) 互連221。這些互連例如能夠被用來(lái)實(shí)現(xiàn)所述超結(jié)晶體管的柵極電勢(shì)的更加均勻的分配，并 且因此用來(lái)實(shí)現(xiàn)更加均勻的單元開(kāi)關(guān)行為。
[0060] 可選地，這些互連可以在條形單元的端部和/或仍以規(guī)則的距離布置在有源區(qū) 中。在單元區(qū)域的末端還可以提供由柵電極至環(huán)繞的柵極環(huán)的可選連接?？商鎿Q地或附加 地，能夠提供至少一個(gè)柵極指，在有源區(qū)中與單元相交。優(yōu)選地，所述柵電極連接至所述晶 體管單元的交叉點(diǎn)處的至少一個(gè)柵極指。在這些交叉點(diǎn)處，所述源電極和所述源極接觸的 接觸孔可以被省略（圖2A-2B中未示出）。
[0061] 當(dāng)然，所述源極和本體連接之間的接觸孔和所述源極金屬化部不必是連續(xù)的，而 是在如圖2A-2B所示的互連221處斷續(xù)的，以防止柵極和源極之間的電流短路。
[0062] 然而，為了保持低柵極電荷這一目標(biāo)，所述漏電極和附加互連之間的耦合應(yīng)被最 小化。在一個(gè)實(shí)施例中，如圖3所示，所述超結(jié)晶體管的p本體區(qū)138應(yīng)位于由絕緣結(jié)構(gòu) 142圍繞的附加互連221下方。接著，所述本體區(qū)138在柵極電勢(shì)上形成在所述漏極和所述 附加互連之間的屏蔽。
[0063] 根據(jù)另一個(gè)實(shí)施例，不存在與所述多晶硅互連221相鄰的源極區(qū)118(例如掩蔽注 入）和/或提供額外的P摻雜來(lái)防止出現(xiàn)額外的反型溝道（圖3中未示出）。
[0064] 在圖3所示的實(shí)施例中，示出了通過(guò)p柱130的橫截面。當(dāng)然，在與圖3所示的橫 截面相比垂直的橫截面中，所述本體區(qū)不必被覆蓋以留出導(dǎo)電溝道。參照?qǐng)D1A-1C示出這 樣的橫截面。
[0065] 在另一個(gè)實(shí)施例中，所述超結(jié)晶體管也可以采用在溝槽中具有柵電極的單元結(jié)構(gòu) 構(gòu)建。圖4A和圖4B，示出了超結(jié)晶體管(左側(cè)）的條形溝槽單元結(jié)構(gòu)的頂視圖和點(diǎn)A-A'的 截面圖(右側(cè)）。如圖4A-4B所示，所述柵電極114至少部分地位于溝槽中。
[0066] 根據(jù)一個(gè)實(shí)施例，連接相鄰柵電極的多晶硅橋223可以被實(shí)現(xiàn)為所述半導(dǎo)體表面 上方的多晶硅線。
[0067] 根據(jù)另一個(gè)實(shí)施例，所述多晶硅橋被實(shí)現(xiàn)在連接相鄰柵極溝槽的溝槽中（未在圖 4A-4B中示出）。
[0068] 盡管在此描述和圖示了特定的實(shí)施例，本領(lǐng)域普通技術(shù)人員能夠理解在不脫離本 實(shí)用新型的范圍的情況下，多種可替換和/或等同的實(shí)施方式可以用來(lái)替換所示出并描述 的特定實(shí)施例。本申請(qǐng)旨在覆蓋任何對(duì)此處討論的特定實(shí)施例的調(diào)整或改變。因此，本實(shí) 用新型旨在僅由權(quán)利要求及其等價(jià)物限制。
【權(quán)利要求】
1. 一種半導(dǎo)體器件，其特征在于包括： 補(bǔ)償區(qū)，其包括P區(qū)和η區(qū)； 位于所述補(bǔ)償區(qū)上的包括柵電極的多個(gè)晶體管單元； 一個(gè)或多個(gè)用于電連接?xùn)烹姌O的互連， 其中所述柵電極具有比所述單元的節(jié)距的1/2小的寬度。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述柵電極的寬度比所述單元的 節(jié)距的1/3小。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述柵電極包括多晶硅。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述互連包括多晶硅。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于至少一個(gè)所述互連與僅兩個(gè)相鄰 的柵電極連接。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于至少一個(gè)所述互連與多于兩個(gè)柵 電極連接。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體器件包括至少第一布 線層和第二布線層。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其特征在于所述第一布線層包括所述互連和 所述柵電極。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于所述第二布線層包括柵極條和柵 極指中的至少一個(gè)和源極金屬化部。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于所述柵極條和柵極指中的至少一 個(gè)通過(guò)柵極接觸電連接至至少一個(gè)所述互連。
11. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于所述晶體管單元進(jìn)一步包括源極 區(qū)和本體區(qū)，并且所述源極金屬化部通過(guò)插塞/源接觸孔電連接至所述源極區(qū)和本體區(qū)。
12. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述晶體管單元為條形。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于所述互連位于所述晶體管單元 的端部。
14. 根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于所述柵電極連接至所述晶體管 單元端部處的柵極環(huán)或連接至所述晶體管單元的互連處的柵極指。
15. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述互連以規(guī)則的距離布置在有 源區(qū)中。
16. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述柵電極彼此相互平行。
17. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述柵電極具有平面結(jié)構(gòu)。
18. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述柵電極至少部分地位于溝槽 中。
19. 根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其特征在于所述互連被實(shí)施為橋。
20. 根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其特征在于所述互連至少部分地位于溝槽 中。
21. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于進(jìn)一步包括襯底和位于所述襯底 和所述補(bǔ)償區(qū)之間的緩沖層。
22. 根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其特征在于所述緩沖層其下部的摻雜濃度 大于其上部的摻雜濃度。
23. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述η區(qū)其下部的摻雜濃度大于 其上部的摻雜濃度。
24. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述晶體管單元進(jìn)一步包括位于 所述互連下方的本體區(qū)。
25. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體器件是超結(jié)器件。
【文檔編號(hào)】H01L29/78GK203910808SQ201320675405
【公開(kāi)日】2014年10月29日 申請(qǐng)日期:2013年10月30日 優(yōu)先權(quán)日:2013年10月30日
【發(fā)明者】A.毛德, U.瓦爾, W.凱因德?tīng)? 申請(qǐng)人:英飛凌科技奧地利有限公司