一種薄膜晶體管及其制備方法、陣列基板、顯示裝置制造方法
【專利摘要】本發(fā)明實施例提供了一種薄膜晶體管及其制備方法、陣列基板、顯示裝置，涉及顯示【技術領域】，可解決源、漏極與半導體有源層之間的接觸電阻問題，并避免制備過程中對半導體有源層的損傷。該制備方法包括在基板上形成柵極、柵絕緣層、金屬氧化物半導體有源層、源極和漏極；所述形成金屬氧化物半導體有源層包括：形成包括第一圖案、第二圖案、第三圖案，并與源極和漏極直接接觸的氧化鋅系二元金屬氧化物圖案層；以形成在源極和漏極上方的絕緣層為阻擋層，采用離子注入技術向氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子，將第三圖案的二元金屬氧化物轉(zhuǎn)化為多元金屬氧化物半導體，形成金屬氧化物半導體有源層。用于顯示裝置的制造。
【專利說明】—種薄膜晶體管及其制備方法、陣列基板、顯示裝置
【技術領域】
[0001]本發(fā)明涉及顯示【技術領域】，尤其涉及一種薄膜晶體管及其制備方法、陣列基板、顯示裝置。
【背景技術】
[0002]隨著顯示器尺寸的不斷增大以及驅(qū)動電路頻率的不斷提高，現(xiàn)有的非晶硅薄膜晶體管的遷移率已經(jīng)難以滿足需求。
[0003]高遷移率的薄膜晶體管(Thin Film Transistor，TFT)有多晶硅TFT和金屬氧化物TFT。但多晶硅TFT的均一性差，制作工藝復雜，且受到激光晶化等設備的限制，不利于大規(guī)模生產(chǎn)；而金屬氧化物TFT的遷移率高、均一性好、透明、制作工藝簡單，可以更好地滿足大尺寸的液晶顯示器(Liquid Crystal Display,簡稱IXD)、有機發(fā)光二極管顯示器(Organic Light Emitting Diode,簡稱OLED)、以及高分子發(fā)光二極管顯示器(PolymerLight Emitting Diode,簡稱PLED)的需求,受到了廣泛的關注。
[0004]一般情況下，對于薄膜晶體管而言，在源、漏極與半導體有源層之間的接觸表面上會產(chǎn)生一定的能量勢壘，從而形成接觸電阻；該能量勢壘可以阻礙載流子的運動。當界面處的能量勢壘較大，形成肖特基接觸時，便容易引起信號的損失，從而影響TFT的性能。
[0005]此外，現(xiàn)有的金屬氧化物TFT的制備過程中，后續(xù)的制備工藝可能會對金屬氧化物半導體有源層產(chǎn)生損害，導致TFT性能的惡化。
[0006]因此，如何保證TFT的性能十分重要。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的實施例提供一種薄膜晶體管及其制備方法、陣列基板、顯示裝置，可解決源、漏極與半導體有源層之間的接觸電阻問題，同時避免制備過程中對半導體有源層的損傷。
[0008]為達到上述目的，本發(fā)明的實施例采用如下技術方案:
[0009]一方面，提供一種薄膜晶體管，包括設置在基板上的柵極、柵絕緣層、金屬氧化物半導體有源層、源極和漏極；所述金屬氧化物半導體有源層設置在所述基板與所述源極和所述漏極之間，且與所述源極和所述漏極之間的間隙對應；所述薄膜晶體管還包括與所述金屬氧化物半導體有源層同層設置且接觸的第一圖案和第二圖案；所述第一圖案與所述源極對應且直接接觸，所述第二圖案與所述漏極對應且直接接觸。其中，所述第一圖案和所述第二圖案均包括氧化鋅系二元金屬氧化物，所述金屬氧化物半導體有源層包括氧化鋅系多元金屬氧化物半導體，且所述氧化鋅系多元金屬氧化物為在所述氧化鋅系二元金屬氧化物中注入金屬摻雜離子得到的金屬氧化物。
[0010]可選的，所述薄膜晶體管為底柵型；所述薄膜晶體管還包括設置在所述源極和所述漏極上方的保護層。
[0011]可選的，所述薄膜晶體管為頂柵型。[0012]進一步可選的，所述氧化鋅系二元金屬氧化物包括銦鋅氧化物(Indium ZincOxide,簡稱ΙΖ0)、或招鋅氧化物(Aluminum Zinc Oxide,簡稱AZO)、或鎵鋅氧化物(GalliumZinc Oxide,簡稱GZ0)、或錫鋅氧化物(Tin Zinc Oxide,簡稱ΤΖ0);所述金屬摻雜離子包括鎵離子(Ga3+)、錫離子(Sn2+)、鉿離子(Hf4+)、鋁離子(Al3+)、以及銦離子(In3+)中的至少一種。
[0013]還提供一種陣列基板，包括上述的薄膜晶體管。
[0014]還提供一種顯示裝置，包括上述的陣列基板。
[0015]另一方面，提供一種上述薄膜晶體管的制備方法，包括在基板上形成柵極、柵絕緣層、金屬氧化物半導體有源層、源極和漏極。所述在基板上形成金屬氧化物半導體有源層包括:在基板上形成氧化鋅系二元金屬氧化物圖案層，所述圖案層包括與所述源極對應的第一圖案、與所述漏極對應的第二圖案、以及與所述源極和所述漏極之間的間隙對應的第三圖案，且所述氧化鋅系二元金屬氧化物圖案層與所述源極和所述漏極直接接觸；以形成在所述源極和所述漏極上方的絕緣層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子，將所述第三圖案的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層。
[0016]可選的，所述薄膜晶體管為底柵型。所述方法還包括:在形成所述源極和所述漏極的基板上形成保護層；其中，所述以絕緣層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子，將所述第三圖案的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層包括:以所述保護層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子，將未被所述源極和所述漏極阻擋的所述第三圖案的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層。
[0017]可選的，所述薄膜晶體管為頂柵型。其中，所述以絕緣層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子，將所述第三圖案的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層包括:以所述柵絕緣層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子，將未被所述源極和所述漏極阻擋的所述第三圖案的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層。
[0018]進一步可選的，在所述采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子之后，所述方法還包括進行退火處理。
[0019]進一步的，所述氧化鋅系二元金屬氧化物包括ΙΖ0、或ΑΖ0、或GZ0、或錫鋅氧化物TZO ;所述 Ga3+、Sn2+、Hf4+、Al3+、以及 In3+ 中的至少一種。
[0020]本發(fā)明實施例提供了一種薄膜晶體管及其制備方法、陣列基板、顯示裝置，該制備方法包括在基板上形成柵極、柵絕緣層、金屬氧化物半導體有源層、源極和漏極。所述在基板上形成金屬氧化物半導體有源層可以包括:在基板上形成氧化鋅系二元金屬氧化物圖案層，所述圖案層包括與所述源極對應的第一圖案、與所述漏極對應的第二圖案、以及與所述源極和所述漏極之間的間隙對應的第三圖案，且所述氧化鋅系二元金屬氧化物圖案層與所述源極和所述漏極直接接觸；以形成在所述源極和所述漏極上方的絕緣層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子，將所述第三圖案的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層。
[0021]在本發(fā)明實施例中，一方面，由于所述氧化鋅系二元金屬氧化物為導電材料，經(jīng)過離子注入將所述第三圖案的氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體時，在所述源極和所述漏極下方形成了一個由導體向半導體過渡的區(qū)域，這樣便在所述源極和所述漏極下方形成了一個提供載流子傳輸?shù)倪^渡層，有效的解決了所述金屬氧化物半導體有源層與所述源極和所述漏極之間的接觸電阻的問題；另一方面，以形成在所述源極和所述漏極上方的絕緣層為阻擋層，通過離子注入技術形成所述金屬氧化物半導體有源層，不僅可以避免離子注入過程中可能引起的金屬氧化物半導體有源層的損傷，還可以防止在薄膜晶體管的制備過程中其它后續(xù)工藝可能對所述金屬氧化物半導體有源層產(chǎn)生的影響，從而提高薄膜晶體管的性能。
【專利附圖】

【附圖說明】
[0022]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0023]圖1 (a)為本發(fā)明實施例提供的一種進行離子注入的示意圖一；
[0024]圖1 (b)為本發(fā)明實施例提供的一種薄膜晶體管的結構示意圖一；
[0025]圖2(a)為本發(fā)明實施例提供的一種進行離子注入的示意圖二 ；
[0026]圖2(b)為本發(fā)明實施例提供的一種薄膜晶體管的結構示意圖二 ；
[0027]圖3?圖5為本發(fā)明實施例提供的一種形成薄膜晶體管的過程示意圖一；
[0028]圖6?圖8為本發(fā)明實施例提供的一種形成薄膜晶體管的過程示意圖二 ；
[0029]圖9為本發(fā)明提供的一種陣列基板的結構示意圖。
[0030]附圖標記:
[0031]10-薄膜晶體管；101_柵極；102_柵絕緣層；103_金屬氧化物半導體有源層；1030-二元金屬氧化物圖案層；1031_第一圖案；1032_第二圖案；1033_第三圖案；104_源極；105-漏極;106-保護層;20-像素電極。
【具體實施方式】
[0032]下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0033]本發(fā)明實施例提供了一種薄膜晶體管10的制備方法，包括在基板上形成柵極
101、柵絕緣層102、金屬氧化物半導體有源層103、源極104和漏極105。
[0034]所述在基板上形成金屬氧化物半導體有源層103可以包括:在基板上形成氧化鋅系二元金屬氧化物圖案層1030，所述圖案層包括與所述源極104對應的第一圖案1031、與所述漏極105對應的第二圖案1032、以及與所述源極104和所述漏極105之間的間隙對應的第三圖案1033，且所述氧化鋅系二元金屬氧化物圖案層1030與所述源極104和所述漏極105直接接觸；以形成在所述源極104和所述漏極105上方的絕緣層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層1030注入金屬摻雜離子，將所述第三圖案1033的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層103。
[0035]需要說明的是，第一，所述氧化鋅系二元金屬氧化物是指以氧化鋅為基體，摻雜其它金屬元素形成的一種二元金屬氧化物；這里，所述氧化鋅系二元金屬氧化物為一種導電材料。
[0036]第二，所述氧化鋅系二元金屬氧化物圖案層1030包括第一圖案1031、第二圖案1032和第三圖案1033三個部分，該三個部分僅僅是從結構上進行區(qū)分，與組成材料無關。當進行離子注入之后，所述第三圖案1033的材料由所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為所述氧化鋅系多元金屬氧化物半導體；但對于所述薄膜晶體管10而言，其仍保持原有的圖案形狀并處于原先的位置。
[0037]第三，所述氧化鋅系二元金屬氧化物圖案層1030與所述源極104和所述漏極105直接接觸是指，所述氧化鋅系二元金屬氧化物圖案層1030的所述第一圖案1031和所述第二圖案1032分別與所述源極104和所述漏極105直接接觸，而所述第三圖案1033被所述源極104和所述漏極105之間的間隙露出。
[0038]第四，以形成在所述源極104和所述漏極105上方的絕緣層為阻擋層是指，在制備薄膜晶體管10時，先形成所述源極104和漏極105，再形成該阻擋層。
[0039]在離子注入的過程中，需要以絕緣層為阻擋層，這是由于進行離子注入的金屬摻雜離子具有很高的能量，如果不設置阻擋層而直接進行離子注入，可能會因離子的轟擊能量過高而導致半導體有源層的損傷，進而影響薄膜晶體管10的性能；因此在離子注入的過程中需要一種起阻擋作用的介質(zhì)。這里，所述阻擋層可以是任何一種具有阻擋作用的絕緣層。
[0040]根據(jù)薄膜晶體管的類型，當其本身就已包含了具有阻擋作用的絕緣層時，可以直接采用該絕緣層作為阻擋層；當其本身包含的絕緣層無法作為阻擋層時，可以重新制備一層具有阻擋作用的絕緣層。
[0041]第五，對于采用離子注入技術形成所述金屬氧化物半導體有源層103的方法，可適用于包括底柵型和頂柵型的任一種薄膜晶體管，在此不作限定，具體的工藝可根據(jù)薄膜晶體管的實際構造進行設計。
[0042]本發(fā)明實施例提供了一種薄膜晶體管10的制備方法，包括在基板上形成柵極
101、柵絕緣層102、金屬氧化物半導體有源層103、源極104和漏極105。所述在基板上形成金屬氧化物半導體有源層103可以包括:在基板上形成氧化鋅系二元金屬氧化物圖案層1030，所述圖案層包括與所述源極104對應的第一圖案1031、與所述漏極105對應的第二圖案1032、以及與所述源極104和所述漏極105之間的間隙對應的第三圖案1033，且所述氧化鋅系二元金屬氧化物圖案層1030與所述源極104和所述漏極105直接接觸；以形成在所述源極104和所述漏極105上方的絕緣層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層1030注入金屬摻雜離子，將所述第三圖案1033的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層103。
[0043]在本發(fā)明實施例中，一方面，由于所述氧化鋅系二元金屬氧化物為導電材料，經(jīng)過離子注入將所述第三圖案1033的氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體時，相當于在所述源極104和所述漏極105下方形成了一個由導體向半導體過渡的區(qū)域，這樣便在所述源極104和所述漏極105下方形成了一個可以提供載流子傳輸?shù)倪^渡層，有效的解決了所述金屬氧化物半導體有源層103與所述源極104和所述漏極105之間的接觸電阻的問題；另一方面，以絕緣層為阻擋層，通過離子注入技術形成所述金屬氧化物半導體有源層103，不僅可以避免離子注入過程中可能引起的金屬氧化物半導體有源層103的損傷，還可以防止在薄膜晶體管10的制備過程中其它后續(xù)工藝可能對所述金屬氧化物半導體有源層103產(chǎn)生的影響，從而提高薄膜晶體管10的性能。
[0044]可選的，如圖1(a)和圖1(b)所示，所述方法具體可以包括:在基板上依次形成所述柵極101、所述柵絕緣層102、所述氧化鋅系二元金屬氧化物的圖案層1030、所述源極104和所述漏極105，以及位于所述源極104和所述漏極105上方的保護層106。
[0045]其中，所述氧化鋅系二元金屬氧化物圖案層1030包括與所述源極104對應且直接接觸的所述第一圖案1031、與所述漏極105對應且直接接觸的所述第二圖案1032、以及與所述源極104和所述漏極105之間的間隙對應的所述第三圖案1033。
[0046]在此情況下，在形成所述金屬氧化物半導體有源層103時，參考圖1(a)所示，可以以所述保護層106為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層1030注入金屬摻雜離子，將未被所述源極104和所述漏極105阻擋的所述第三圖案1033的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為所述氧化鋅系多元金屬氧化物半導體，從而形成所述金屬氧化物半導體有源層103，進而得到參考圖1(b)所示的底柵型薄膜晶體管。
[0047]這里，所述金屬摻雜離子的注入劑量以及轟擊能量需要進行嚴格的控制。其注入劑量可以與所述氧化鋅系二元金屬氧化物中的兩種金屬的含量呈正比；而其轟擊能量則需保證大部分的金屬摻雜離子能夠進入所述氧化鋅系二元金屬氧化物圖案層1030的所述第三圖案1033中，從而與所述氧化鋅系二元金屬氧化物結合形成所述氧化鋅系多元金屬氧化物半導體。因此，在進行離子注入的過程中，根據(jù)實際情況可采用高能量深注入的方式進行作業(yè)。
[0048]由于在離子注入的過程中，所述金屬摻雜離子具有很高的轟擊能量，因此，大部分的金屬摻雜離子可以直接穿透所述保護層106而進入未被所述源極104和所述漏極105阻擋的所述第三圖案1033。其中，由于在所述氧化鋅系二元金屬氧化物圖案層1030的上方已經(jīng)形成所述源極104和所述漏極105，穿透所述保護層106的金屬摻雜離子受到所述源極104和所述漏極105的阻擋，而使所述金屬摻雜離子無法注入對應于所述源極104的所述第一圖案1031和對應于所述漏極105的第二圖案1032，僅注入未被所述源極104和所述漏極105阻擋的所述第三圖案1033，從而僅將所述第三圖案1033的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為所述氧化鋅系多元金屬氧化物半導體，形成金屬氧化物半導體有源層103。
[0049]基于上述描述可知，經(jīng)過離子注入后，所述第三圖案1033的材料為氧化鋅系多元金屬氧化物半導體材料，所述第一圖案1031和所述第二圖案1032的材料為氧化鋅系二元金屬氧化物導電材料。其中由于所述第一圖案1031與所述源極104直接接觸，所述第二圖案1032與所述漏極105直接接觸，因此可以視為所述源極104還包括所述第一圖案1031，所述漏極105還包括所述第二圖案1032。
[0050]可選的，如圖2(a)和圖2(b)所示，所述方法具體還可以包括:在基板上依次形成所述氧化鋅系二元金屬氧化物圖案層1030、所述源極104和所述漏極105、所述柵絕緣層
102、以及所述柵極101。
[0051]其中，所述氧化鋅系二元金屬氧化物圖案層1030包括與所述源極104對應且直接接觸的所述第一圖案1031、與所述漏極105對應且直接接觸的所述第二圖案1032、以及與所述源極104和所述漏極105之間的間隙對應的所述第三圖案1033。
[0052]在此情況下，在形成所述金屬氧化物半導體有源層103時，參考圖2 (a)所示，可以在形成所述柵絕緣層102之后，以所述柵絕緣層102為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層1030注入金屬摻雜離子，將未被所述源極104和所述漏極105阻擋的所述第三圖案1033的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為所述氧化鋅系多元金屬氧化物半導體，從而形成所述金屬氧化物半導體有源層103 ;然后，在所述柵絕緣層102上方形成所述柵極201，從而得到參考圖2(b)所示的頂柵型薄膜晶體管。
[0053]這里，所述源極104和所述漏極105位于所述氧化鋅系二元金屬氧化物圖案層1030的上方，當采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層1030注入金屬摻雜離子時，穿透所述柵絕緣層102的金屬摻雜離子會受到所述源極104和所述漏極105的阻擋，而使所述金屬摻雜離子無法注入對應于所述源極104的所述第一圖案1031和對應于所述漏極105的第二圖案1032，僅注入未被所述源極104和所述漏極105阻擋的所述第三圖案1033，從而僅將所述第三圖案1033的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為所述氧化鋅系多元金屬氧化物半導體，形成金屬氧化物半導體有源層103。
[0054]基于上述描述可知，當經(jīng)過離子注入后，所述第三圖案1033的材料為氧化鋅系多元金屬氧化物半導體材料，所述第一圖案1031和所述第二圖案1032的材料為氧化鋅系二元金屬氧化物導電材料。其中，由于所述第一圖案1031與所述源極104直接接觸，所述第二圖案1032與所述漏極105直接接觸，因此可以視為所述源極104還包括所述第一圖案1031，所述漏極105還包括所述第二圖案1032。
[0055]進一步可選的，在采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層1030注入金屬摻雜離子之后，所述方法還可以包括進行退火處理。
[0056]經(jīng)過離子注入后直接形成的所述氧化鋅系多元金屬氧化物半導體的結構雜亂無序，通過退火處理可使其組織均勻化，從而使所述氧化鋅系多元金屬氧化物半導體的載流子處于有效的導電位置，進而可使所述薄膜晶體管10性能的得到優(yōu)化。
[0057]進一步可選的，所述氧化鋅系二元金屬氧化物可以包括ΙΖ0、或ΑΖ0、或GZ0、或TZO ;所述金屬摻雜離子可以包括Ga3+、Sn2+、Hf4+、Al3+、以及In3+中的至少一種。
[0058]目前，對于所述氧化鋅系二元金屬氧化物而言，IZO、AZO、GZ0、以及TZO都是研究較為廣泛的金屬氧化物半導體有源層材料。但由于其作為半導體有源層的性能不穩(wěn)定，因此，通常會在上述的氧化鋅系二元金屬氧化物中添加金屬摻雜元素，從而形成例如IGZ0、ΙΤΖΟ、ΗΙΖΟ、ΑΤΖ0、以及ATZIO等具有穩(wěn)定特性的半導體材料。
[0059]需要說明的是，對于半導體材料而言，可以通過控制其內(nèi)部的載流子濃度實現(xiàn)對所述半導體材料導電性能的控制；當所述半導體材料內(nèi)部的載流子濃度大于某一臨界值時，即呈現(xiàn)出導體特性。在本發(fā)明實施例中，所述氧化鋅系二元金屬氧化物圖案層1030的材料可以包括IZO、AZO、GZO、以及TZO，此時所利用的為其導體特性；通過添加金屬摻雜元素之后，形成所述氧化鋅系多元金屬氧化物半導體，此時才可呈現(xiàn)出其半導體特性。
[0060]下面提供兩個具體的實施例對本發(fā)明中所述薄膜晶體管10的制備方法進行具體說明。
[0061]一方面，當所述薄膜晶體管10為底柵型，所述氧化鋅系二元金屬氧化物為ΙΖ0，所述金屬摻雜離子為Ga3+時，所述方法具體包括:
[0062]S101、如圖3所示，在襯底基板上通過一次構圖工藝形成包括柵極101的圖案；并在形成有所述柵極101的基板上形成柵絕緣層102。
[0063]其中，在形成所述柵極101的同時，還形成柵線、柵線引線等，當然，也可以形成公共電極線。
[0064]這里，可以通過磁控濺射法在襯底基板上沉積一層厚度為1000人至7000人的
金屬薄膜；其中，所述金屬薄膜通?？梢圆捎勉t、鈦、鑰、鎢、鋁、銅、鋁鎳合金、鑰鎢合金、鎢銅合金等金屬或合金材料；采用掩膜板進行曝光、顯影、刻蝕、剝離等構圖工藝處理，形成所述柵極101、柵線(圖中為標出)、柵線引線等圖案。然后可以通過化學氣相沉積法在形成
有包括所述柵極101的圖案的基板上沉積一層厚度為1000人至6000人的絕緣薄膜，所述
絕緣薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。
[0065]S102、如圖4所示，在完成步驟SlOl的基板上，形成IZO 二元金屬氧化物薄膜，并通過一次構圖工藝形成IZO 二元金屬氧化物圖案層1030。
[0066]其中，所述IZO 二元金屬氧化物圖案層1030包括與待形成的所述源極104對應的第一圖案1031、與待形成的所述漏極105對應的第二圖案1032，以及與待形成的所述源極104和所述漏極105之間的間隙對應的第三圖案1033。
[0067]這里，可以利用化學氣相沉積法在形成有所述柵絕緣層102的基板上沉積一層厚度為1000人至6000人的IZO金屬氧化物薄膜；然后采用掩膜板通過曝光、顯影、刻蝕、剝離等構圖工藝處理，形成所述IZO 二元金屬氧化物圖案層1030。
[0068]需要說明的是，在后續(xù)的制備工藝過程中會進行源漏金屬層的刻蝕，而IZO是一種對金屬刻蝕液不敏感的材料，因此無需制備刻蝕阻擋層，可以直接進行金屬刻蝕。與現(xiàn)有技術相比，這樣可以減少一次構圖工藝，從而提高量產(chǎn)效率，節(jié)約成本。
[0069]S103、如圖5所示，在完成步驟S102的基板上，形成源漏金屬層薄膜，并通過一次構圖工藝形成源極104和漏極105。
[0070]其中，所述IZO 二元金屬氧化物圖案層1030的所述第一圖案1031和所述第二圖案1032分別與所述源極104和所述漏極105對應并直接接觸。
[0071]這里，可以通過磁控濺射法在形成有所述IZO 二元金屬氧化物圖案層1030的基板上沉積一層厚度為1000人至7000人的金屬薄膜；然后采用掩膜板進行曝光、顯影、刻蝕、
剝離等構圖工藝處理，形成與所述第一圖案1031對應并直接接觸的所述源極104、以及與所述第二圖案1032對應并直接接觸的所述漏極105。
[0072]S104、參考圖1(a)所示，在完成步驟S103的基板上，形成保護層106。[0073]這里，可以利用化學氣相沉積法在形成有所述源極104和所述漏極105的基板上沉積一層厚度為丨O(K)A至6000人的保護層薄膜，所述保護層薄膜的材料通常是氮化硅，
也可以使用氧化硅、氮氧化硅以及氧化鋁等絕緣材料中的一種或多種。
[0074]S105、參考圖1 (a)所示，在完成步驟S104的基板上，以所述保護層106為阻擋層，采用離子注入技術向所述IZO 二元金屬氧化物圖案層1030注入Ga3+，并進行退火處理，將所述第三圖案1033的IZO轉(zhuǎn)化為IGZO半導體，從而形成金屬氧化物半導體有源層103，得到參考圖1(b)所示的薄膜晶體管10的結構。
[0075]根據(jù)上述步驟SlOl~S105，可以形成具有底柵型結構的薄膜晶體管10。其中，所述金屬氧化物半導體有源層103包括IGZO半導體，所述源極104還包括所述第一圖案1031，所述漏極105還包括所述第二圖案1032。 [0076]另一方面，當所述薄膜晶體管10為頂柵型，所述氧化鋅系二元金屬氧化物為ΑΖ0，所述金屬摻雜離子為Sn2+時，所述方法具體包括:
[0077]S201、如圖6所示，在襯底基板上形成AZO 二元金屬氧化物薄膜，并通過一次構圖工藝形成AZO 二元金屬氧化物圖案層1030。
[0078]其中，所述AZO 二元金屬氧化物圖案層1030包括與待形成的所述源極104對應的第一圖案1031、與待形成的所述漏極105對應的第二圖案1032、以及與待形成的所述源極104和所述漏極105之間的間隙對應的第三圖案1033。
[0079]這里，可以利用化學氣相沉積法在襯底基板上沉積一層厚度為IGGG人至
的AZO金屬氧化物薄膜；然后采用掩膜板通過曝光、顯影、刻蝕、剝離等構圖工藝處理，形成所述AZO 二元金屬氧化物圖案層1030。
[0080]S202、如圖7所示，在完成步驟S201的基板上，形成源漏金屬層薄膜，并通過一次構圖工藝形成源極104和漏極105。
[0081]其中，所述AZO 二元金屬氧化物圖案層1030的所述第一圖案1031和所述第二圖案1032分別與所述源極104和所述漏極105對應并直接接觸。
[0082]這里，可以通過磁控濺射法在形成有所述AZO 二元金屬氧化物圖案層1030的基板上沉積一層厚度為1000人至7000人的金屬薄膜；然后采用掩膜板進行曝光、顯影、刻蝕、
剝離等構圖工藝處理，與所述第一圖案1031對應并直接接觸的所述源極104、和與所述第二圖案1032對應并直接接觸的所述漏極105。
[0083]S203、如圖8所示，在完成步驟S202的基板上，形成柵絕緣層102。
[0084]這里，可以利用化學氣相沉積法在形成有所述源極104和所述漏極105的基板上
沉積一層厚度為1000人至6000人的絕緣薄膜，所述絕緣薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等絕緣材料。
[0085]S204、參考圖2(a)所示，以所述柵絕緣層102為阻擋層，采用離子注入技術向所述AZO 二元金屬氧化物圖案層1030注入Sn2+，并進行退火處理，將所述第三圖案1033的AZO轉(zhuǎn)化為ATZO半導體，從而形成金屬氧化物半導體有源層103。
[0086]S205、參考圖2(b)所示，在完成步驟S204的基板上形成金屬薄膜，并通過一次構圖工藝形成柵極101。[0087]其中，在形成所述柵極101的同時，還形成柵線、柵線引線等，當然，也可以形成公共電極線。
[0088]這里，可以通過磁控濺射法在形成有所述柵絕緣層102的基板上沉積一層厚度為
1000人至7000人的金屬薄膜；其中，所述金屬薄膜通常可以采用鉻、鈦、鑰、鎢、鋁、銅、鋁
鎳合金、鑰鎢合金、鎢銅合金等金屬或合金材料；采用掩膜板進行曝光、顯影、刻蝕、剝離等構圖工藝處理，形成所述柵極101、柵線(圖中為標出)、柵線引線等圖案。
[0089]根據(jù)上述步驟S201?S205，可以形成具有頂柵型結構的薄膜晶體管10。其中，所述金屬氧化物半導體有源層103包括ATZO半導體，所述源極104還包括所述第一圖案1031，所述漏極105還包括所述第二圖案1032。
[0090]本發(fā)明實施例提供一種利用上述方法制備的薄膜晶體管10，參考圖1(b)和圖2(b)所示，包括設置在基板上的柵極101、柵絕緣層102、金屬氧化物半導體有源層103、源極104和漏極105 ;所述金屬氧化物半導體有源層103設置在所述襯底基板與所述源極104和所述漏極105之間，且與所述源極104和所述漏極105之間的間隙對應。所述薄膜晶體管10還包括與所述金屬氧化物半導體有源層103同層設置且接觸的第一圖案1031和第二圖案1032 ;所述第一圖案1031與所述源極104對應且直接接觸，所述第二圖案1032與所述漏極105對應且直接接觸。
[0091]其中，所述第一圖案1031和所述第二圖案1032均包括氧化鋅系二元金屬氧化物，所述金屬氧化物半導體有源層103包括氧化鋅系多元金屬氧化物半導體，且所述氧化鋅系多元金屬氧化物為在所述氧化鋅系二元金屬氧化物中注入金屬摻雜離子得到的金屬氧化物。
[0092]需要說明的是，所述薄膜晶體管10可以是頂柵型結構，也可以是底柵型結構，在此不作限定。但無論所述薄膜晶體管10的結構如何，其必須保證所述第一圖案1031和所述第二圖案1032、以及所述金屬氧化物半導體有源層103位于所述源極104和所述漏極105的下方，從而保證在進行離子注入的過程中可以僅使與所述源極104和所述漏極105之間的間隙對應的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體。
[0093]其中，所述底柵型薄膜晶體管10是指所述柵極101在下、所述源極104和所述漏極105在上的一類薄膜晶體管；所述頂柵型薄膜晶體管10是指所述柵極101在上、所述源極104和所述漏極105在下的一類薄膜晶體管。
[0094]由于所述第一圖案1031與所述源極104直接接觸，所述第二圖案1032與所述漏極105直接接觸，且所述第一圖案1031和所述第二圖案1032均包括所述氧化鋅系二元金屬氧化物導電材料；這樣，在所述源極104和所述漏極105下方形成了一個由導體向半導體過渡的區(qū)域，從而提供了一個載流子傳輸?shù)倪^渡層，有效的解決了所述金屬氧化物半導體有源層103與所述源極104和所述漏極105之間的接觸電阻的問題。
[0095]可選的，參考圖1(b)所示，當所述薄膜晶體管10為底柵型時，所述薄膜晶體管10可以包括設置在襯底基板上的柵極101、設置在所述柵極101上方的柵絕緣層102、設置在所述柵絕緣層102上方的金屬氧化物半導體有源層103、與所述金屬氧化物半導體有源層103同層設置且接觸的第一圖案1031和第二圖案1032、分別設置在所述第一圖案1031和所述第二圖案1032上方的源極104和漏極105、以及設置在所述源極104和所述漏極105上方的保護層106 ;所述金屬氧化物半導體有源層103與所述源極104和所述漏極105之間的間隙對應。
[0096]其中，所述第一圖案1031和所述第二圖案1032均包括氧化鋅系二元金屬氧化物，所述金屬氧化物半導體有源層103包括氧化鋅系多元金屬氧化物半導體，且所述氧化鋅系多元金屬氧化物為在所述氧化鋅系二元金屬氧化物中注入金屬摻雜離子得到的金屬氧化物。
[0097]這里，所述氧化鋅系二元金屬氧化物為一種導電材料，由于所述第一圖案1031與所述源極104對應且直接接觸，所述第二圖案1032與所述漏極105對應且直接接觸，因此可視為所述源極104還包括所述第一圖案1031，所述漏極105還包括所述第二圖案1032。
[0098]此外，由于所述金屬氧化物半導體有源層103是在形成所述源極104和所述漏極105之后通過離子注入技術形成的，而在離子注入之前，與所述源極104和所述漏極105之間的間隙對應的部位的材料為一種對金屬刻蝕液不敏感的氧化鋅系二元金屬氧化物，因此可以省去刻蝕阻擋層的制備直接進行金屬刻蝕。與現(xiàn)有技術相比，這樣可以減少一次構圖工藝，從而提高量產(chǎn)效率，節(jié)約成本。
[0099]可選的，參考圖2(b)所示，當所述薄膜晶體管10為頂柵型時，所述薄膜晶體管10可以包括設置在襯底基板上的金屬氧化物半導體有源層103、與所述金屬氧化物半導體有源層103同層設置且接觸的第一圖案1031和第二圖案1032、分別設置在所述第一圖案1031和所述第二圖案1032上方的源極104和漏極105、設置在所述源極104和所述漏極105上方的柵絕緣層102、以及設置在所述柵絕緣層102上方柵極101 ;所述金屬氧化物半導體有源層103與所述源極104和所述漏極105之間的間隙對應。
[0100]這里，所述氧化鋅系二元金屬氧化物為一種導電材料，由于所述第一圖案1031與所述源極104對應且直接接觸，所述第二圖案1032與所述漏極105對應且直接接觸，因此可視為所述源極104還包括所述第一圖案1031，所述漏極105還包括所述第二圖案1032。
[0101]進一步可選的，所述氧化鋅系二元金屬氧化物可以包括ΙΖ0、或ΑΖ0、或GZ0、或TZO ;所述金屬摻雜離子可以包括Ga3+、Sn2+、Hf4+、Al3+、以及In3+中的至少一種。
[0102]在此基礎上，可以對上述的所述氧化鋅系二元金屬氧化物與所述金屬摻雜離子進行適當?shù)慕M合，以使得到的氧化鋅系多元金屬氧化物半導體的特性與所述薄膜晶體管10的用途實現(xiàn)最佳匹配即可。
[0103]本發(fā)明實施例提供一種薄膜晶體管10，包括設置在基板上的柵極101、柵絕緣層
102、金屬氧化物半導體有源層103、源極104和漏極105 ;所述金屬氧化物半導體有源層103設置在所述基板與所述源極104和所述漏極105之間，且與所述源極104和所述漏極105之間的間隙對應。所述薄膜晶體管10還包括與所述金屬氧化物半導體有源層103同層設置且接觸的第一圖案1031和第二圖案1032 ;所述第一圖案1031與所述源極104對應且直接接觸，所述第二圖案1032與所述漏極105對應且直接接觸。其中，所述第一圖案1031和所述第二圖案1032均包括氧化鋅系二元金屬氧化物，所述金屬氧化物半導體有源層103包括氧化鋅系多元金屬氧化物半導體，且所述氧化鋅系多元金屬氧化物為在所述氧化鋅系二元金屬氧化物中注入金屬摻雜離子得到的金屬氧化物。
[0104]對于本發(fā)明實施例提供的薄膜晶體管10，所述第一圖案1031和所述第二圖案1032與所述金屬氧化物半導體有源層103同層設置且接觸，且所述金屬氧化物半導體有源層103與所述源極104和所述漏極105之間的間隙對應。由于所述第一圖案1031與所述源極104對應且接觸，所述第二圖案1032與所述漏極105對應且接觸，且所述第一圖案1031和所述第二圖案1032均包括所述氧化鋅系二元金屬氧化物導電材料，這樣便相當于在所述源極104和所述漏極105的下方形成了一個由導體向半導體過渡的區(qū)域，從而形成了一個可以提供載流子傳輸?shù)倪^渡層，有效的解決了所述金屬氧化物半導體有源層103與所述源極104和所述漏極105之間的接觸電阻的問題。
[0105]本發(fā)明實施例提供了一種陣列基板，包括上述的薄膜晶體管10。
[0106]這里，當所述陣列基板應用于液晶顯示裝置時，如圖9所示，所述陣列基板還包括與所述薄膜晶體管10的所述漏極105電連接的像素電極20。
[0107]當然，還可以包括公共電極等。
[0108]此外，當所述陣列基板應用于有機電致發(fā)光器件時，所述陣列基板還包括陰極，陽極。當然還可以根據(jù)需要制作平坦化層、像素界定層等。
[0109]其中，所述像素界定層用于保證在通過打印技術形成發(fā)光層時，發(fā)光材料的液滴可以平整地鋪滿像素區(qū)域內(nèi)，同時避免液滴流到相鄰像素區(qū)。
[0110]本發(fā)明實施例還提供了一種顯示裝置，包括上述的陣列基板。
[0111]其中，所述顯示裝置可以為:液晶面板、0LED、電子紙、液晶電視、液晶顯示器、數(shù)碼相框、手機、平板電腦等具有任何顯示功能的產(chǎn)品或部件。
[0112]以上所述，僅為本發(fā)明的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何熟悉本【技術領域】的技術人員在本發(fā)明揭露的技術范圍內(nèi)，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應以所述權利要求的保護范圍為準。
【權利要求】
1.一種薄膜晶體管，包括設置在基板上的柵極、柵絕緣層、金屬氧化物半導體有源層、源極和漏極；其特征在于， 所述金屬氧化物半導體有源層設置在所述基板與所述源極和所述漏極之間，且與所述源極和所述漏極之間的間隙對應； 所述薄膜晶體管還包括與所述金屬氧化物半導體有源層同層設置且接觸的第一圖案和第二圖案；所述第一圖案與所述源極對應且直接接觸，所述第二圖案與所述漏極對應且直接接觸； 其中，所述第一圖案和所述第二圖案均包括氧化鋅系二元金屬氧化物，所述金屬氧化物半導體有源層包括氧化鋅系多元金屬氧化物半導體，且所述氧化鋅系多元金屬氧化物為在所述氧化鋅系二元金屬氧化物中注入金屬摻雜離子得到的金屬氧化物。
2.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，所述薄膜晶體管為底柵型； 所述薄膜晶體管還包括設置在所述源極和所述漏極上方的保護層。
3.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，所述薄膜晶體管為頂柵型。
4.根據(jù)權利要求1至3任一項所述的薄膜晶體管，其特征在于， 所述氧化鋅系二元金屬氧化物包括銦鋅氧化物IZO、或招鋅氧化物AZO、或鎵鋅氧化物GZO、或錫鋅氧化物TZO ； 所述金屬摻雜離子包括 鎵離子Ga3+、錫離子Sn2+、鉿離子Hf4+、鋁離子Al3+、以及銦離子In3+中的至少一種。
5.一種陣列基板，其特征在于，包括權利要求1至4任一項所述的薄膜晶體管。
6.一種顯示裝置，其特征在于，包括權利要求5所述的陣列基板。
7.一種薄膜晶體管的制備方法，包括在基板上形成柵極、柵絕緣層、金屬氧化物半導體有源層、源極和漏極；其特征在于， 所述在基板上形成金屬氧化物半導體有源層包括: 在基板上形成氧化鋅系二元金屬氧化物圖案層，所述圖案層包括與所述源極對應的第一圖案、與所述漏極對應的第二圖案、以及與所述源極和所述漏極之間的間隙對應的第三圖案，且所述氧化鋅系二元金屬氧化物圖案層與所述源極和所述漏極直接接觸； 以形成在所述源極和所述漏極上方的絕緣層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子，將所述第三圖案的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層。
8.根據(jù)權利要求7所述的方法，其特征在于，所述薄膜晶體管為底柵型； 所述方法還包括:在形成所述源極和所述漏極的基板上形成保護層； 其中，所述以絕緣層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子，將所述第三圖案的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層包括: 以所述保護層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子，將未被所述源極和所述漏極阻擋的所述第三圖案的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層。
9.根據(jù)權利要求7所述的方法，其特征在于，所述薄膜晶體管為頂柵型； 其中，所述以絕緣層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子，將所述第三圖案的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層包括: 以所述柵絕緣層為阻擋層，采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子，將未被所述源極和所述漏極阻擋的所述第三圖案的所述氧化鋅系二元金屬氧化物轉(zhuǎn)化為氧化鋅系多元金屬氧化物半導體，形成所述金屬氧化物半導體有源層。
10.根據(jù)權利要求7至9任一項所述的方法，其特征在于，在所述采用離子注入技術向所述氧化鋅系二元金屬氧化物圖案層注入金屬摻雜離子之后，所述方法還包括進行退火處理。
11.根據(jù)權利要求7至9任一項所述的方法，其特征在于， 所述氧化鋅系二元金屬氧化物包括銦鋅氧化物IZO、或招鋅氧化物AZO、或鎵鋅氧化物GZO、或錫鋅氧化物TZO ； 所述金屬摻雜離子包括鎵離子Ga3+、錫離子Sn2+、鉿離子Hf4+、鋁離子Al3+、以及銦離子In3+中的至少一種。`
【文檔編號】H01L21/336GK103730510SQ201310718983
【公開日】2014年4月16日 申請日期:2013年12月24日 優(yōu)先權日:2013年12月24日
【發(fā)明者】姜春生 申請人:京東方科技集團股份有限公司