使用具有硅通孔的中介層襯底的芯片封裝的制作方法【專利摘要】一種微電子封裝，所述微電子封裝包括由半導(dǎo)體襯底形成的具有硅通孔的中介層和耦連到所述中介層的一種或多種半導(dǎo)體裸片。在所述中介層的第一側(cè)上所形成的第一信號(hào)再分布層將所述一個(gè)或多個(gè)半導(dǎo)體裸片電耦連到所述硅通孔。第二再分布層在所述中介層的第二側(cè)上形成且電耦連到所述硅通孔。在一些實(shí)施例中，模塑復(fù)合物連接到所述中介層的邊緣表面且配置為增加所述微電子封裝的剛性?！緦＠f明】使用具有硅通孔的中介層襯底的芯片封裝【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明的實(shí)施例概括地說涉及的是集成電路芯片封裝，更具體地，涉及的是使用具有娃通孔的中介層(interposer)襯底的芯片封裝?！?br>背景技術(shù)：
】[0002]在集成電路(IC)芯片的封裝中，通常理想的是最小化將IC芯片包在其中的封裝組裝(assembly)或“芯片封裝”的尺寸和厚度。在移動(dòng)計(jì)算設(shè)備中，諸如智能手機(jī)、膝上型計(jì)算機(jī)、電平板電腦(electronictablet)等,最小化IC封裝的厚度是特別理想的,從而使這些移動(dòng)設(shè)備能夠進(jìn)一步減小尺寸和重量。例如，IC芯片可以安裝在可以是100微米薄的中介層襯底上，而不是安裝在具有近似I或大于I毫米厚度的常規(guī)封裝襯底上。[0003]然而，當(dāng)中介層襯底用作芯片封裝的一部分時(shí)，特別是在回流焊工藝中，易于發(fā)生很明顯的翹曲(warpage)。在制造芯片封裝期間，所述中介層襯底的翹曲會(huì)降低收益并且導(dǎo)致較差的封裝可靠性，這二者都是非常不利的。[0004]因此，本領(lǐng)域需要具有降低的厚度的IC封裝?！?br/>發(fā)明內(nèi)容】[0005]本發(fā)明的一個(gè)實(shí)施例闡述了具有中介層的微電子封裝，所述中介層由半導(dǎo)體襯底形成且包含硅通孔。一個(gè)或多個(gè)半導(dǎo)體裸片(die)耦連到所述中介層，且在所述中介層的第一側(cè)所形成的第一再分布層(redistributionlayer)將一個(gè)或多個(gè)半導(dǎo)體裸片稱連到所述硅通孔。此外，第二再分布層在所述中介層的第二側(cè)形成，并電耦連到所述硅通孔。在一些實(shí)施例中，模塑復(fù)合物(moldcompound)連接到所述中介層的邊緣表面,并配置為增加所述微電子封裝的剛性。[0006]上述實(shí)施例的一個(gè)優(yōu)勢(shì)是，微電子封裝的厚度可以顯著地減小，不存在所述微電子封裝中的部件的不希望的翹曲的危害。進(jìn)一步的優(yōu)勢(shì)是，使用模塑復(fù)合物代替底部填充材料類來保護(hù)IC芯片和中介層間的電連接，減少了所述微電子封裝的總占位面積(footprint)。這是因?yàn)樗瞿Ｋ軓?fù)合物可以使安裝到所述中介層的無源部件的位置非常接近于同樣安裝在所述中介層上的IC芯片。【專利附圖】【附圖說明】[0007]因此，可以詳細(xì)地理解本發(fā)明的上述特征，并且可以參考實(shí)施例得到對(duì)如上面所簡(jiǎn)要概括的本發(fā)明更具體的描述，其中一些實(shí)施例在附圖中示出。然而，應(yīng)當(dāng)注意的是，附圖僅示出了本發(fā)明的典型實(shí)施例，因此不應(yīng)被認(rèn)為是對(duì)其范圍的限制，本發(fā)明可以具有其它等效的實(shí)施例。[0008]圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例所布置的微電子封裝的示意的橫斷面視圖。[0009]圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例所布置的微電子封裝的示意的橫斷面視圖。[0010]圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例所布置的微電子封裝的示意的橫斷面視圖。[0011]圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例所布置的微電子封裝的示意的橫斷面視圖。[0012]圖5是根據(jù)本發(fā)明的另一個(gè)實(shí)施例所布置的微電子封裝的示意的橫斷面視圖。[0013]圖6是根據(jù)本發(fā)明的另一個(gè)實(shí)施例所布置的微電子封裝的示意的橫斷面視圖。[0014]圖7示出了在其中可以實(shí)現(xiàn)本發(fā)明的一個(gè)或多個(gè)實(shí)施例的計(jì)算設(shè)備。[0015]為了清楚起見，在適用的情況下，同樣的附圖標(biāo)記已用于指代附圖之間的共有的相同的元件?？梢灶A(yù)期的是，一個(gè)實(shí)施例的特征可以被并入到其它實(shí)施例中，而不需要進(jìn)一步的陳述?！揪唧w實(shí)施方式】[0016]圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例所布置的微電子封裝100的示意的橫斷面視圖。微電子封裝100包括集成電路(IC)芯片101、102和103，中介層120、封裝襯底130和模塑剛性件(stiffener)140。微電子封裝100配置為將IC芯片101、102和103以及安裝在中介層120上的任何其它邏輯或存儲(chǔ)器IC電或機(jī)械連接到印刷電路板或在微電子封裝100之外的其它安裝襯底(未示出)。此外，微電子封裝100使IC芯片101、102和103免受周圍環(huán)境的濕氣和其它污染，并將其上的機(jī)械沖擊和應(yīng)力最小化。為了清除起見，IC系統(tǒng)100的一些元件在圖2中省略了，諸如用于封裝IC芯片101、102和103的任何覆層(over-molding)、散熱器等。[0017]IC芯片101、102和103每個(gè)都是半導(dǎo)體芯片，諸如中央處理單元(CPU)、圖形處理單元(GPU)、應(yīng)用處理器和其它邏輯設(shè)備、存儲(chǔ)器芯片、全球定位系統(tǒng)(GPS)芯片、射頻(RF)收發(fā)器芯片、W1-Fi芯片、片上系統(tǒng)(system-on-chip)或適合在中介層120上安裝的任意半導(dǎo)體芯片。因此，IC芯片101、102和103可以包括可以得益于在單個(gè)微電子封裝中被組裝到一起的任意IC芯片。在一些實(shí)施例中，IC芯片102是邏輯芯片，諸如CPU或GPU，而IC芯片101和103是與IC芯片102相關(guān)聯(lián)的存儲(chǔ)器芯片。IC芯片101、102和103安裝在中介層120上,且可以利用焊料微焊點(diǎn)(soldermicrobumps)或任意其它技術(shù)上可行的方法被安裝到中介層襯底130。底部填充材料129可以用于保護(hù)IC芯片101、102和103和中介層120之間的電連接。如所示的，利用在中介層120上的再分布層(RDU121中形成的互連(interconnects)，IC芯片101、102和103彼此電耦連。RDL121的互連配置為使IC芯片101、102和103彼此電耦連并與硅通孔122耦連，所述互連在中介層120中形成，在下文中將對(duì)其進(jìn)行描述。RDL121通常包括接地、電源(power)連接和到每個(gè)IC芯片101、102和103的信號(hào)連接，且可以利用本領(lǐng)域已知的各種沉積、圖案化(patterning)和蝕刻技術(shù)在中介層120上形成。[0018]中介層120包括中間層或提供IC芯片101、102和103、安裝在中介層120上的任意其它半導(dǎo)體芯片和封裝襯底130之間的電連接的結(jié)構(gòu)。在一些實(shí)施例中，中介層120由諸如晶圓等半導(dǎo)體襯底形成，因此比常規(guī)的封裝襯底薄很多。例如，中介層120可以具有80微米或更薄的厚度127，而常規(guī)的封裝襯底的厚度近似為I毫米或大于I毫米。IC芯片101、102和103和封裝襯底130之間的電連接配置為促進(jìn)IC芯片101、102和103和封裝襯底130之間的信號(hào)高速傳播。這樣的電連接包括RDL121的互連和硅通孔122。[0019]RDL121通常利用晶圓級(jí)的沉積、形成圖案和蝕刻工藝在中介層120的表面123上形成，即，這些工藝在完整的半導(dǎo)體晶圓和其它襯底上實(shí)施。以這種方法，用于多個(gè)微電子封裝的RDL在完整的半導(dǎo)體襯底上同時(shí)地形成，且所述半導(dǎo)體襯底隨后單一化成單獨(dú)的中介層元件，諸如具有已經(jīng)在其上形成的RDL121的中介層120。硅通孔122是通過中介層120形成的“微通孔”，并可用諸如焊料等導(dǎo)電材料等使其凸起(bumped)，用于直接制造到IC芯片101,102和103和/或到RDL121的互連的電連接。RDL121和硅通孔122有效地提供IC芯片101、102和103到封裝襯底130之間的非常短的電連接。[0020]封裝襯底130是剛性且熱絕緣的襯底，中介層120安裝在封裝襯底130上，并提供具有結(jié)構(gòu)剛性的微電子封裝100。在一些實(shí)施例中，封裝襯底130是層壓襯底，由組合在核心層的頂部和底部表面的一疊絕緣層或?qū)訅褐破方M成。封裝襯底130還提供用于路由輸入和輸出信號(hào)和IC芯片101、102和103以及電連接135之間的能量的電接口。電連接135提供微電子封裝100和印刷電路板或微電子封裝100外部的其它安裝襯底之間的電連接。電連接135可以是本領(lǐng)域已知的任意技術(shù)上可行的芯片封裝電連接，包括球柵陣列(BGA)、針柵陣列(BGA)等。[0021]模塑剛性件140連接到中介層120的邊緣表面125，并包含利用注射模塑工藝從模塑復(fù)合物形成的注射模塑的部件。模塑剛性件140通過注射諸如模塑復(fù)合物等合適的熔融材料到鑄模型腔或管槽而制造。所述鑄模型腔由中介層120的邊緣表面125、鄰近于邊緣表面125的封裝襯底130的表面136的裸漏部分和可拆卸的模具組件(moldassembly)(為了清楚起見未示出在圖1中)形成。在冷卻和硬化所述模塑復(fù)合物，和拆卸所述模具組件之后，所述注射的模塑復(fù)合物形成如圖1中所示的模塑剛性件140。在一些實(shí)施例中，選擇所述模塑復(fù)合物和可拆卸的模具(mold)，從而使得模塑剛性件140不僅與中介層120的邊緣表面125接觸，而且還與中介層120的表面126(即，面向封裝襯底130的表面)接觸。在這樣的實(shí)施例中，選擇模塑復(fù)合物，以使其適合注射到中介層120的表面126和封裝襯底130的表面136之間的相當(dāng)狹窄的間隙。[0022]需要指出的是，由于模塑剛性件140在中介層120的邊緣表面125上形成，所以中介層120可以具有小于100微米的厚度127，而在制造微電子封裝100時(shí)不翹曲。這是由于由模塑剛性件140所提供的附加的結(jié)構(gòu)剛度。[0023]多個(gè)IC芯片在其中耦連到單個(gè)中介層襯底的微電子封裝100的優(yōu)勢(shì)是多方面的。因?yàn)镮C芯片101、102和103各自耦連到中介層120并使用RDL121彼此進(jìn)行通信，所以與IC芯片101、102和103在其中各自耦連到常規(guī)的封裝襯底或印刷電路板的微電子封裝相t匕，可以達(dá)到更高的電性能。此外，與包含多個(gè)IC芯片的常規(guī)的微電子封裝相比，微電子封裝100的復(fù)雜度降低了。例如所謂的封裝疊加(package-on-package)配置涉及多個(gè)芯片封裝的制造，所述多個(gè)芯片封裝然后被堆棧并彼此電連接，其中每個(gè)芯片封裝可以包含封裝的襯底。相反，微電子封裝100包含單個(gè)封裝襯底和非常薄的中介層，由于與邊緣表面125接觸以及在一些實(shí)施例中與表面126接觸的模塑剛性件140，所述中介層是足夠剛性的。[0024]圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例所布置的微電子封裝200的示意的橫斷面視圖。除了微電子封裝200還包括散熱器250外，微電子封裝200在配置和操作中與圖1中的微電子封裝100是大體類似的。微電子封裝200的散熱器250熱耦連到IC芯片101、102和103，以增強(qiáng)由IC芯片101、102和103所生成的熱的傳輸。在一些實(shí)施例中，散熱器250由諸如沖壓的銅或鋁板等具有相當(dāng)高的熱導(dǎo)率的單個(gè)金屬片形成。用于散熱器250的合適的金屬包括銅、鋁或具有至少等于鋁的熱導(dǎo)率(即至少約230WHT1ITi)的熱導(dǎo)率的任意其它金屬。[0025]圖3根據(jù)本發(fā)明的一個(gè)實(shí)施例所布置的微電子封裝300的示意的橫斷面視圖。除了在微電子封裝300中模塑剛性件340配置為除與中介層120的邊緣表面125接觸外還與IC芯片101、102和103的一個(gè)或多個(gè)表面接觸外，微電子封裝300在配置和操作中與圖1中的微電子封裝100是大體類似的。在這樣的實(shí)施例中，模塑剛性件340取代底部填充材料129。為了參考方便，底部填充材料129的位置顯示在圖3中。此外，模塑剛性件340也可以接觸IC芯片101、102和103的邊緣表面303。在圖3中示出的一個(gè)實(shí)施例中，模塑剛性件340以接觸所有的表面303，只使IC芯片101、102和103的頂部表面(topsurfaces)304裸露的方式形成。[0026]在微電子封裝300中使用模塑剛性件340代替底部填充129可以降低微電子封裝300的寬度，從而使得微電子封裝300更小，更便宜且更可靠。這是因?yàn)槭褂玫撞刻畛洳牧?29來保護(hù)IC芯片101、102和103的到中介層120的電連接需要IC芯片101、102和103與率禹連到中介層120的任意無源部件350之間的明顯的間距(stand-offdistance)311。這樣的部件可以包括去耦電容器、電阻器、電感器或安裝到中介層120上的任意其它無源電部件。如果沒有充足的間距311，例如2mm到3mm的間距，那么置于IC芯片101、102和103下方的底部填充材料129可以與無源部件350接觸，這是非常不利的。具體地，在回流焊工藝中，接觸無源部件350的固化的底部填充材料129的熱膨脹可以物理地取代這樣的部件，從而導(dǎo)致明顯的可靠性和收益問題。由于在回流焊工藝中，模塑剛性件340能夠安全地接觸無源部件350，微電子封裝300中的間距311可以是非常小的，例如近似地為約0.1mm。[0027]在一些實(shí)施例中，包含具有硅通孔的中介層和耦連到其上的多個(gè)IC芯片的微電子封裝以沒有封裝襯底的形式形成。相反，通過在所述中介層表面上形成的第二RDL，提供用于路由IC芯片間的輸入和輸出信號(hào)以及能量的電接口和印刷電路板。圖4中示出了一個(gè)這樣的實(shí)施例。[0028]圖4根據(jù)本發(fā)明的一個(gè)實(shí)施例所布置的微電子封裝400的示意的橫斷面視圖。除了微電子封裝400不包括諸如封裝襯底130的封裝襯底外，微電子封裝400在配置和操作中與圖1中的微電子封裝100是大體類似的。相反，如圖4所示第二RDL421在中介層120的裸露的表面428上形成。第二RDL421可以配置為與以上結(jié)合圖1所述的RDL121大體類似。包含在第二RDL421中的互連配置為電將中介層120中的硅通孔122耦連到電連接135，電連接135提供了微電子封裝400和印刷電路板之間的電連接。[0029]由于微電子封裝400包含模塑剛性件410，因此由封裝襯底所提供的剛度不是必要的。以這種方法，相對(duì)于必須包含封裝襯底的常規(guī)的微電子封裝，可以顯著地降低微電子封裝400的厚度425。此外，簡(jiǎn)化了用于微電子封裝400的制造工藝；在一些實(shí)施例中，不僅除去了形成封裝襯底的過程，用于在中介層120上形成第二RDL421的制造步驟可以實(shí)施為用于形成RDL121的部分晶圓級(jí)工藝。因此，微電子封裝400可以比包括封裝襯底的微電子封裝更不復(fù)雜且成本更低。[0030]在微電子封裝400的一些實(shí)施例中，利用供替代的制造工藝形成了第二RDL421。多個(gè)中介層120自中介層襯底而單一化并安裝在托架(carrierframe)上,而不是利用晶圓級(jí)工藝去形成第二RDL421。然后模塑剛性件140圍繞在所述托架上形成的多個(gè)中介層120形成，使中介層120的頂部表面(對(duì)應(yīng)于圖4中的表面429)裸露。由于多個(gè)中介層120由硬化的或已固化的模塑剛性件140固定，因此可以去除所述托架和先前在所述表面上形成的與所述托架接觸的RDL421，S卩，圖4中的中介層120的表面428。[0031]圖5根據(jù)本發(fā)明的另一個(gè)實(shí)施例所布置的微電子封裝500的示意的橫斷面視圖。微電子封裝500包括具有耦連到其上的多個(gè)IC芯片的中介層，所述中介層與一個(gè)或多個(gè)其它IC芯片安裝在封裝襯底上。具體地，如所示的，微電子封裝500包括中介層120和耦連到封裝襯底130的IC芯片501和502，以及耦連到中介層120的IC芯片503和504。在一些實(shí)施例中，IC芯片503和504包括顯著得益于由到中介層120的連接所促進(jìn)的高速傳播的信號(hào)的IC芯片。例如，IC芯片503可以是邏輯芯片、CPU或GPU，而IC芯片504可以是與IC芯片503相關(guān)聯(lián)的存儲(chǔ)器芯片。[0032]模塑剛性件540以與封裝襯底130、中介層120的邊緣表面509和IC芯片501和502接觸的方式形成，如圖5所示。在其它的實(shí)施例中，模塑剛性件540還以與IC芯片503和504的邊緣表面510接觸的方式形成。在一些實(shí)施例中，如所示的，IC芯片503和504的電連接用底部填充材料129保護(hù)，而在其它的實(shí)施例中，使用模塑剛性件540代替底部填充材料129。在一些實(shí)施例中，模塑剛性件540的使用促進(jìn)了IC芯片501、502、503和504以及耦連到中介層120的任意無源部件350之間的間距的減小，從而減小了微電子封裝500的總尺寸。[0033]圖6根據(jù)本發(fā)明的另一個(gè)實(shí)施例所布置的微電子封裝600的示意的橫斷面視圖。微電子封裝600包括具有耦鏈到其上的多個(gè)IC芯片的中介層，所述中介層與一個(gè)或多個(gè)其它IC芯片一起電連接到第二RDL。具體地，如所示的，微電子封裝600包括電連接到第二RDL621的中介層120和IC芯片601和602以及耦連到中介層120的IC芯片603和604。因此，使用第二RDL621代替諸如圖5中的封裝襯底130的封裝襯底，以將微電子封裝600電連接到印刷電路板。第二RDL621在中介層120的一側(cè)形成，而電連接芯片603和604的RDL623在所述中介層120的一側(cè)的相反側(cè)形成。[0034]如圖6所示，模塑剛性件640以與中介層120的邊緣表面609、以及IC芯片601和602接觸的方式形成。在其它實(shí)施例中，模塑剛性件640還以與IC芯片603和604的邊緣表面610接觸的方式形成。在一些實(shí)施例中，如所示的，IC芯片603和604的電連接用底部填充材料129保護(hù)，而在其它的實(shí)施例中，使用模塑剛性件640代替底部填充材料129。第二RDL621和模塑剛性件640以與如以上結(jié)合圖5所描述的形成第二RDL521和模塑剛性件540的大體相同的方式形成。[0035]與包含一個(gè)或多個(gè)常規(guī)封裝襯底的多芯片封裝相比，微電子封裝600具有有利地降低的厚度。此外，由于603和604被置于中介層120上，且與RDL121電連接，所以微電子封裝600促進(jìn)了IC芯片603和604之間的信號(hào)的高速傳播。而且，模塑剛性件640的使用使得IC芯片601、602、603和604以及耦連到中介層120的任意無源部件350之間的間距的減小，從而有利地減小了微電子封裝600的總尺寸。[0036]圖7示出了在其中可以實(shí)現(xiàn)本發(fā)明的一個(gè)或多個(gè)實(shí)施例的計(jì)算設(shè)備。具體地，圖7是具有根據(jù)本發(fā)明的實(shí)施例所配置的封裝的半導(dǎo)體設(shè)備720的計(jì)算機(jī)系統(tǒng)700的框圖。如所示的，計(jì)算機(jī)系統(tǒng)700包括存儲(chǔ)器710和耦連到存儲(chǔ)器710的封裝的半導(dǎo)體設(shè)備720。計(jì)算機(jī)系統(tǒng)700可以是臺(tái)式計(jì)算機(jī)、膝上型計(jì)算機(jī)、智能手機(jī)、數(shù)字平板電腦、個(gè)人數(shù)字助理或其它技術(shù)上可行的計(jì)算設(shè)備。存儲(chǔ)器710可以包括易失性、非易失性和/或可移動(dòng)的存儲(chǔ)器元件，諸如隨機(jī)訪問存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、磁或光學(xué)硬盤驅(qū)動(dòng)程器、閃存驅(qū)動(dòng)器等等。封裝的半導(dǎo)體設(shè)備720在組織和操作中與以上結(jié)合圖1-6所描述的微電子封裝100、200、300、400、500或600大體相似，且可以包含一種或多種CPU、GPU、應(yīng)用處理器或其它其它邏輯設(shè)備、片上系統(tǒng)(SoC)、存儲(chǔ)器芯片、或任何其它含有IC芯片的設(shè)備。[0037]總之，本發(fā)明的實(shí)施例闡述了具有減小的封裝厚度的微電子封裝。所述微電子封裝包括由半導(dǎo)體襯底形成的中介層，且在一些實(shí)施例中，包含連接到所述中介層的邊緣表面且配置為增加所述微電子封裝的剛性的模塑復(fù)合物。以上所描述的實(shí)施例的優(yōu)勢(shì)是微電子封裝的厚度可以顯著地減小，而沒有微電子封裝中的不希望的翹曲的危害。進(jìn)一步的優(yōu)勢(shì)是使用模塑復(fù)合物代替底部填充材料來保護(hù)IC芯片和所述中介層之間的電連接減小了所述微電子封裝的總站位面積。這是由于模塑復(fù)合物的彈性性質(zhì)，該彈性性質(zhì)可以允許安裝到所述中介層的無源部件非常接近于也安裝在所述中介層上的IC芯片來放置。[0038]盡管前文針對(duì)的是本發(fā)明的實(shí)施例，但可以設(shè)計(jì)本發(fā)明的其它進(jìn)一步的實(shí)施例，而不脫離其基本范圍，且其范圍由下述的權(quán)利要求確定?！緳?quán)利要求】1.一種微電子封裝，包括:中介層，所述中介層由半導(dǎo)體襯底形成且包括多個(gè)硅通孔；半導(dǎo)體裸片，所述半導(dǎo)體裸片耦連到所述中介層的第一表面；和模塑復(fù)合物，所述模塑復(fù)合物連接到所述中介層的邊緣表面且配置為增加所述微電子封裝的剛性。2.如權(quán)利要求1所述的微電子封裝，其中，所述模塑復(fù)合物在所述半導(dǎo)體裸片和所述中介層的第一表面之間形成。3.如權(quán)利要求1所述的微電子封裝，所述微電子封裝進(jìn)一步包括耦連到所述中介層的第一表面的第二半導(dǎo)體裸片。4.如權(quán)利要求1所述的微電子封裝，所述微電子封裝進(jìn)一步包括信號(hào)再分布層，所述信號(hào)再分布層在所述中介層的第二表面上形成且電耦連到所述多個(gè)硅通孔，其中，所述中介層的第一側(cè)與所述中介層的第二側(cè)相反。5.如權(quán)利要求1所述的微電子封裝，所述微電子封裝進(jìn)一步包括耦連到所述中介層的第二側(cè)的封裝襯底，其中，所述中介層的第一側(cè)與所述中介層的第二側(cè)相反。6.一種微電子封裝，包括:中介層，所述中介層由半導(dǎo)體襯底形成且包括多個(gè)硅通孔；半導(dǎo)體裸片，所述半導(dǎo)體裸片耦連到所述中介層的第一側(cè)；第一再分布層，所述第一再分布層在所述中介層的第一側(cè)上形成且配置為將所述半導(dǎo)體裸片電耦連到包含在所述中介層內(nèi)的所述多個(gè)硅通孔；和第二再分布層，所述第二再分布層在所述中介層的第二側(cè)上形成且配置為電耦連到包含在所述中介層內(nèi)的所述多個(gè)硅通孔，其中，所述中介層的第一側(cè)與所述中介層的第二側(cè)相反。7.如權(quán)利要求6所述的微電子封裝，所述微電子封裝進(jìn)一步包括耦連到所述中介層的第一側(cè)的第二半導(dǎo)體裸片。8.如權(quán)利要求7所述的微電子封裝，其中所述第一半導(dǎo)體裸片包括邏輯芯片，且所述第二半導(dǎo)體裸片包括存儲(chǔ)器芯片。9.如權(quán)利要求6所述的微電子封裝，所述微電子封裝進(jìn)一步包括模塑復(fù)合物，所述模塑復(fù)合物連接到所述中介層的邊緣表面且配置為增加所述微電子封裝的剛性。10.如權(quán)利要求9所述的微電子封裝，所述微電子封裝進(jìn)一步包括耦連到第二再分布層的一個(gè)或多個(gè)半導(dǎo)體裸片，其中，所述耦連到第二再分布層的半導(dǎo)體裸片中的至少一個(gè)半導(dǎo)體裸片的邊緣表面連接到所述模塑復(fù)合物。【文檔編號(hào)】H01L25/065GK103887258SQ201310718109【公開日】2014年6月25日申請(qǐng)日期:2013年12月23日優(yōu)先權(quán)日:2012年12月21日【發(fā)明者】澤圭姜申請(qǐng)人:輝達(dá)公司