集成電路、芯片封裝以及用于制造集成電路的方法
【專利摘要】集成電路、芯片封裝以及用于制造集成電路的方法。提供了一種集成電路，該集成電路包括：載體，其包括至少一個(gè)電子部件和設(shè)置在該載體的第一側(cè)面上的至少一個(gè)接觸區(qū)，其中該至少一個(gè)電子部件被電連接至該至少一個(gè)接觸區(qū)；無機(jī)材料層，其被晶片結(jié)合至載體的第一側(cè)面，其中該載體具有第一熱膨脹系數(shù)，且其中無機(jī)材料層具有第二熱膨脹系數(shù)，其中第二熱膨脹系數(shù)相較于第一熱膨脹系數(shù)具有小于100％的差值；以及至少一個(gè)接觸孔，其穿過無機(jī)材料層形成，其中該至少一個(gè)接觸孔接觸該至少一個(gè)接觸區(qū)。
【專利說明】集成電路、芯片封裝以及用于制造集成電路的方法
【技術(shù)領(lǐng)域】
[0001]各種實(shí)施例總體上涉及一種集成電路、一種芯片封裝以及一種用于制造集成電路的方法。
【背景技術(shù)】
[0002]功率半導(dǎo)體部件可以在半導(dǎo)體晶片中使用已知工藝來形成或制造。在這些工藝的一部分中，可以采用有機(jī)聚合物材料、模塑料或?qū)訅后w來對半導(dǎo)體部件進(jìn)行封裝，其可以被沉積在半導(dǎo)體晶片表面上方或上面，由此覆蓋功率半導(dǎo)體部件的表面。采用聚合物材料的封裝可能導(dǎo)致高吸濕性，且導(dǎo)致不能被調(diào)整以適應(yīng)半導(dǎo)體部件的熱膨脹系數(shù)(CTE)。S卩，在當(dāng)前使用的封裝材料與功率半導(dǎo)體部件之間的CTE不匹配可能導(dǎo)致可靠性問題。即使有機(jī)聚合物材料不包含無機(jī)填充微粒，其還是會遭受低熱導(dǎo)率。

【發(fā)明內(nèi)容】

[0003]各種實(shí)施例提供了一種集成電路，其包括:載體，其包括至少一個(gè)電子部件和被設(shè)置在該載體的第一側(cè)面上的至少一個(gè)接觸區(qū)，其中該至少一個(gè)電子部件被電連接至該至少一個(gè)接觸區(qū)；無機(jī)材料層，其被晶片結(jié)合至該載體的第一側(cè)面，其中該載體具有第一熱膨脹系數(shù)，且其中該無機(jī)材料層具有第二熱膨脹系數(shù)，其中該第二熱膨脹系數(shù)相較于第一熱膨脹系數(shù)具有小于100%的差值；以及至少一個(gè)接觸孔，其穿過無機(jī)材料層形成，其中該至少一個(gè)接觸孔接觸該至少一個(gè)接觸區(qū)。
【專利附圖】

【附圖說明】
[0004]在附圖中，貫穿不同的視圖，相似的參考標(biāo)記一般指代相同的部分。附圖不必按比例，而是一般地將重點(diǎn)放在示出本發(fā)明的原理上。在下列描述中，本發(fā)明的各種實(shí)施例參考下列附圖來描述，其中:
[0005]圖1示出了根據(jù)一個(gè)實(shí)施例的用于制造集成電路的方法；
[0006]圖2A至21示出了根據(jù)各種實(shí)施例的用于制造集成電路的方法；
[0007]圖3A和3B、2A示出了根據(jù)各種實(shí)施例的用于制造集成電路的方法的一部分；以及
[0008]圖4示出了根據(jù)一個(gè)實(shí)施例的集成電路。
【具體實(shí)施方式】
[0009]以下的詳細(xì)描述引用附圖，所述附圖借助圖示示出了其中可以實(shí)施本發(fā)明的特定的細(xì)節(jié)和實(shí)施例。
[0010]本文使用詞“示例性的”來意指“用作實(shí)例，例子，或者示例”等。本文描述為“示例性的”的任何實(shí)施例或者設(shè)計(jì)不一定被解釋為比其它實(shí)施例或者設(shè)計(jì)優(yōu)選或者有利。
[0011 ] 關(guān)于在側(cè)面或者表面的“上面”形成的沉積材料而使用的詞“上面”可以在本文被用來表示沉積材料可以“直接”形成在暗指的側(cè)面或者表面“上”，例如與暗指的側(cè)面或者表面直接接觸。關(guān)于在側(cè)面或者表面的“上面”形成的沉積材料而使用的詞“上面”可以在本文被用來表示沉積材料可以“間接”形成在暗指的側(cè)面或者表面“上”，其中在暗指的側(cè)面或者表面和沉積材料之間布置一個(gè)或者多個(gè)另外的層。
[0012]當(dāng)前，由于當(dāng)前使用的封裝材料的限制導(dǎo)致的CTE不匹配和吸濕性，用于封裝芯片的已知方法仍然受到穩(wěn)定性問題的困擾。除了為半導(dǎo)體部件提供包圍結(jié)構(gòu)，封裝材料還需要電隔離可以被連接至半導(dǎo)體部件的電互連。
[0013]已經(jīng)熟知封裝材料被用作覆蓋材料，其可以被結(jié)合至半導(dǎo)體晶片之上。覆蓋材料可由玻璃或引線框材料制造，且如果需要的話，甚至可以被提供有導(dǎo)電材料。封裝材料可以包括無機(jī)或有機(jī)材料也可以是可能的，其可以用于電鈍化和絕緣，并可以提供氣密密封。電氣布線或重新布線可以一般地形成在半導(dǎo)體晶片的表面上面，在覆蓋材料下方的區(qū)域中。
[0014]各種實(shí)施例可以處理與可靠性相關(guān)聯(lián)的問題，例如通過改善在半導(dǎo)體部件與外殼封裝材料之間的熱膨脹系數(shù)(CTE)不匹配。各種實(shí)施例可以提供用于半導(dǎo)體部件的封裝材料作為外殼材料，其中該封裝材料可以是無機(jī)材料。該無機(jī)材料可以減小或消除吸濕性，并可以降低在封裝材料，有源電部件與在其中可以形成有源電部件的半導(dǎo)體晶片之間的CTE不匹配。外殼封裝材料可以是晶片載體，例如，硅晶片，其可以為半導(dǎo)體部件的晶片的背面的變薄提供結(jié)構(gòu)支撐。外殼封裝可以，除了覆蓋或至少部分地包圍半導(dǎo)體晶片的有源電部件以外，還提供用于穿過該外殼封裝材料形成用于接觸該半導(dǎo)體部件的接觸孔的裝置。
[0015]圖1示出了根據(jù)一個(gè)實(shí)施例的用于制造集成電路的方法100。該方法100可以包括:
[0016]將無機(jī)材料層晶片結(jié)合至載體的第一側(cè)面，該載體包括至少一個(gè)電子部件和被設(shè)置在該載體的第一側(cè)面上面的至少一個(gè)接觸區(qū)，其中至少一個(gè)電子部件被電連接至該至少一個(gè)接觸區(qū)(在110中)；以及
[0017]穿過該無機(jī)材料層形成至少一個(gè)接觸孔，其中該至少一個(gè)接觸孔接觸至少一個(gè)接觸區(qū)(在120中)。
[0018]圖2A至21示出了根據(jù)一個(gè)實(shí)施例的用于制造集成電路的方法中的處理階段的各示意性截面圖。
[0019]在視圖210中，圖2A示出了根據(jù)一個(gè)實(shí)施例的載體202。載體202可以包括半導(dǎo)體晶片，例如半導(dǎo)體晶片襯底。根據(jù)各種實(shí)施例，載體202可以包括下述中的至少一個(gè):硅
(Si)，例如，摻雜或未摻雜的硅；鍺(Ge);砷化鎵(GaAs);磷化銦(InP);氮化鎵(GaN);碳化硅(SiC);和砷化銦鎵(InGaAs)。
[0020]視圖210示出了載體202，其包括在載體202中形成的一個(gè)或多個(gè)電部件214。這些電部件214可以典型地在半導(dǎo)體前端工藝期間被制造，其中一個(gè)或多個(gè)電部件的電學(xué)有源區(qū)域可以在載體202中形成。
[0021]有源電路區(qū)域可以一般地形成在載體202的頂面處，例如在第一芯片側(cè)面206處，且可以包括具有不同的電導(dǎo)率、摻雜類型、摻雜濃度和尺寸的不同區(qū)域。這些有源電路區(qū)域可以包括，例如源極區(qū)和/或柵極區(qū)和/或溝道區(qū)。
[0022]作為實(shí)例，為說明根據(jù)各種實(shí)施例的根本原理，電部件214可以是單個(gè)垂直場效應(yīng)晶體管，例如功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)，其可以包括源極/漏極區(qū)，體區(qū)和絕緣柵，其未在圖中示出，但可以被共同稱為電部件214。載體202可以包括至少一個(gè)接觸區(qū)204，例如，接觸焊盤，其可以在第一芯片側(cè)面206上方或上面形成。(多個(gè))接觸區(qū)(204)可以被形成在有源電路區(qū)上方，并與電部件214的有源電路區(qū)電接觸。(多個(gè))接觸區(qū)204可以被稱為(多個(gè))接觸焊盤或(多個(gè))正面電極。載體202可以包括正面電極，作為實(shí)例，源極電極204S和柵極電極204G。源極電極204S可以被設(shè)置在電部件的源極區(qū)上方并與其電連接。柵極電極204G可以被設(shè)置在柵極絕緣層上方，并與電部件的體區(qū)電絕緣。在功率MOSFET中，以及通常在功率器件中，電流可以在功率晶體管中垂直地流動，例如在第一芯片側(cè)面206與第二芯片側(cè)面208之間。電流，例如電子，可以在設(shè)置在第一芯片側(cè)面206上方或直接設(shè)置在第一芯片側(cè)面206上面的(多個(gè))接觸區(qū)204與可以設(shè)置在第二芯片側(cè)面208上方或直接設(shè)置在第二芯片側(cè)面208上面的(多個(gè))另外的接觸區(qū)(未示出)之間流動。作為實(shí)例，電流，例如電子，可以在源極電極204S與漏極電極204D(未示出)之間流動。在后續(xù)處理階段中形成的漏極電極204D可以設(shè)置在漏極區(qū)上方，其可以在載體202的襯底區(qū)212中形成，或可以成為載體202的襯底區(qū)212的一部分。漏極電極204D可以被稱為背面金屬化，并可以在后續(xù)的處理階段中形成，例如在從第二芯片側(cè)面208打薄載體202直到得到合適的厚度為止之后。
[0023]正如可以理解的那樣，上述原理可以應(yīng)用于其他集成電路或垂直和/或橫向的電部件。根據(jù)各種其他實(shí)施例，電部件214可以包括下述中的至少一種:功率雙極型晶體管、功率場效應(yīng)晶體管、功率絕緣柵雙極型晶體管、晶閘管、M0S控制的晶閘管、可控硅整流器、功率肖特基二極管、碳化硅二極管和氮化鎵器件。
[0024]可以理解，載體202可以包括或可以是在尺寸上變化的半導(dǎo)體晶片。作為實(shí)例，載體202可以具有從大約25mm變化至大約500mm的直徑，例如從大約100mm變化至大約500mm,例如從大約200mm變化至大約400mm。然而可以理解，該載體202可以不限于這些尺寸，且在本說明書中描述的原理可以適用于這些描述的范圍之外的其他尺寸的載體。
[0025]視圖210示出了載體202，其可以包括兩個(gè)鄰近的電部件214?？梢岳斫猓鄠€(gè)電部件214，例如多達(dá)兩個(gè)、或三個(gè)、或四個(gè)、或甚至幾十、幾百或幾千的電部件，可以形成在單個(gè)半導(dǎo)體晶片中，即載體202。作為實(shí)例，根據(jù)各種實(shí)施例，載體202可以包括多個(gè)芯片或管芯，每個(gè)芯片或管芯包括至少一個(gè)電部件。為簡單起見，在視圖210中示出的鄰近的電部件214可以被說明性地示出為屬于分開的芯片，例如芯片1和芯片2。即，在后續(xù)的芯片切割工藝中，芯片1可以與芯片2分離或分別處理。然而可以理解，依賴于怎樣繪制或確定切割線，每一個(gè)分別處理的芯片可以包括多于一個(gè)的電部件214。作為實(shí)例，根據(jù)其他實(shí)施例，鄰近的電子部件214可以是在芯片切割之后的單個(gè)芯片的一部分。
[0026]可以理解，此處和后面描述的工藝可以應(yīng)用于單個(gè)芯片或應(yīng)用于晶片級，S卩，并行地且同時(shí)地應(yīng)用到形成在單個(gè)晶片內(nèi)的多個(gè)芯片。
[0027]如視圖210所示，載體202可以包括形成在載體202的第一側(cè)面206上方的介電層216。在第一側(cè)面206上方形成(多個(gè))介電層216可以是可能的，然而，為簡單起見，在圖中僅示出了單個(gè)介電層216。通常，介電層216可以形成在(多個(gè))接觸區(qū)204之間的區(qū)域中，作為實(shí)例，在鄰近的(多個(gè))源極電極204S與(多個(gè))柵極電極204G之間，并可以用于將(多個(gè))導(dǎo)電源極電極204S與(多個(gè))柵極電極204G彼此分隔并電隔離。介電層216可以包括氧化硅或由氧化硅構(gòu)成，例如磷硅酸玻璃(PSG)和/或硼磷硅酸玻璃(BPSG)，其可以使用沉積技術(shù)來沉積，例如化學(xué)氣相沉積(CVD)、濺射、高密度等離子體、或熱氧化中的至少一種。介電層216可以形成為形成在載體202的第一側(cè)面206上方的電介質(zhì)間金屬化層的一部分。
[0028]圖2B至2D，在視圖220至240中，示出了無機(jī)材料層218是如何被晶片結(jié)合至載體202的第一側(cè)面206的。
[0029]無機(jī)材料層218可以包括晶片，其包括無機(jī)材料或由無機(jī)材料構(gòu)成。根據(jù)一些實(shí)施例，無機(jī)材料層218可以包括硅。作為實(shí)例，無機(jī)材料層218可以包括硅晶片，例如未摻雜的硅晶片。根據(jù)其他實(shí)施例，無機(jī)材料層218可以包括來自以下材料組中的至少一種，該材料組包括:硅(Si)、砷化鎵(GaAs)、磷化銦(InP)、氮化鎵(GaN)、玻璃、氧化鋁(A1203)和碳化硅(SiC)。
[0030]載體202可以具有從大約250 μ m變化至大約900 μ m的厚度tc，例如從大約300 μ m變化至大約600 μ m。根據(jù)一些實(shí)施例，無機(jī)材料層218可以具有從大約250 μ m變化至大約900 μ m范圍的厚度ti，例如，從300 μ m變化至600 μ m。然而可以理解，載體202和無機(jī)材料218不限于具有這些厚度，并還可以包括不在上述范圍內(nèi)的其他厚度。
[0031]無機(jī)材料層218可以具有頂面222和底面224，底面224面向與頂面222相反的方向。無機(jī)材料層218可以包括形成在底面224上方的另外的介電層226。另外的介電層226可以包括氧化硅或由氧化硅構(gòu)成，例如磷硅酸玻璃(PSG)和/或硼磷硅酸玻璃(BPSG)。另外的介電層226可以包括與介電層216相同的材料或由與介電層216相同的材料形成。
[0032]如在圖2C的視圖230中所示的，載體202和無機(jī)材料層218可以被帶到一起。載體202的第一芯片側(cè)面206可以被接合至無機(jī)材料層218的底面224。第一芯片側(cè)面206和底面224可以經(jīng)由介電層216和另外的介電層226接合在一起。
[0033]例如通過將無機(jī)材料層218直接結(jié)合至載體202的第一側(cè)面206，無機(jī)材料層218可以被晶片結(jié)合至載體202的第一側(cè)面206。作為實(shí)例，在圖2C中示出了陽極結(jié)合。在陽極結(jié)合中，有源的硅晶片，例如載體202，在不需要額外的中間粘合劑或膠粘劑的情況下，可以經(jīng)由二氧化硅介電層和另外的介電層216、226被直接接合至無機(jī)材料層218?？梢岳斫猓鶕?jù)其他實(shí)施例，可以執(zhí)行其他用于將載體202晶片結(jié)合至無機(jī)材料層218的方法。這些方法可以包括共熔結(jié)合、熱壓縮結(jié)合和反應(yīng)結(jié)合中的至少一種。
[0034]根據(jù)其他實(shí)施例，在載體202與無機(jī)材料218之間使用中間層248，將載體202晶片結(jié)合至無機(jī)材料218也可以是可能的。用于間接結(jié)合的這類方法可以包括共晶結(jié)合、玻璃粉結(jié)合和粘合劑結(jié)合。
[0035]作為實(shí)例，在圖3A和3B示出的，間接結(jié)合可以以如在截面圖310和320中所示的那樣被執(zhí)行。中間層248可以沉積在另外的介電層226的上方或直接沉積在其上面，例如如視圖310中所示，沉積在無機(jī)材料層218的底面224上方。作為實(shí)例，對于粘合劑結(jié)合工藝，中間層248可以包括膠漿或粘合漿248，其可以被沉積，例如均勻地旋涂，至另外的介電層226上面。通過施加將無機(jī)材料層218和載體202壓在一起的熱和壓力，無機(jī)材料層218和載體202可以被密封在一起。根據(jù)其他實(shí)施例，例如其中可以應(yīng)用共晶結(jié)合用于將無機(jī)材料層218接合至載體202，中間層248可以包括金屬或金屬合金，例如包括金(Au)或鋁(A1)。根據(jù)其他實(shí)施例，例如玻璃粉結(jié)合，中間層248可以包括玻璃粉。
[0036]如在視圖240和320中所示，無機(jī)材料層218載體202可以被氣密密封和/或接合至無機(jī)材料層218。在視圖240中，載體202和無機(jī)材料層218被示出為彼此直接接合。在視圖320中，載體202和無機(jī)材料層218被示出為通過中間層248彼此接合。
[0037]可以理解，載體202可以具有第一熱膨脹系數(shù)(CTE1)，且無機(jī)材料層218可以具有第二熱膨脹系數(shù)(CTE2)。
[0038]對于載體202和無機(jī)材料層218的材料的典型的CTE值可以如下:
[0039]硅可以具有大約2.8X 10_6 / K的CTE ；
[0040]砷化鎵可以具有大約6.8X 10-6 / Κ的CTE ；
[0041 ] 磷化銦可以具有大約4.75 X 10-6 / Κ的CTE ；
[0042]氮化鎵可以具有大約5.6Χ 10-6 / Κ的CTE ；
[0043]碳化硅可以具有大約4.2Χ 10_6 / Κ的CTE。
[0044]可以選擇載體202和無機(jī)材料層218，其中第二熱膨脹系數(shù)(CTE2)相較于第一熱
膨脹系數(shù)(CTE1)可以具有小于100%的差值。換句話說，其中
【權(quán)利要求】
1.一種集成電路，包括:載體，該載體包括至少一個(gè)電子部件和設(shè)置在載體的第一側(cè)面的至少一個(gè)接觸區(qū)，其中該至少一個(gè)電子部件電連接至該至少一個(gè)接觸區(qū)；無機(jī)材料層，其被晶片結(jié)合至該載體的第一側(cè)面，其中該載體具有第一熱膨脹系數(shù)，且其中該無機(jī)材料層具有第二熱膨脹系數(shù)，其中第二熱膨脹系數(shù)相較于第一熱膨脹系數(shù)具有小于100%的差值；以及至少一個(gè)接觸孔，其穿過無機(jī)材料層形成，其中該至少一個(gè)接觸孔接觸該至少一個(gè)接觸區(qū)。
2.根據(jù)權(quán)利要求1的集成電路，其中載體包括半導(dǎo)體晶片。
3.根據(jù)權(quán)利要求1的集成電路，其中載體包括來自下列材料組中的至少一種材料，該材料組包括:娃、砷化鎵、磷化銦、氮化鎵和碳化硅。
4.根據(jù)權(quán)利要求1的集成電路，其中第二熱膨脹系數(shù)小于或大約等于第一熱膨脹系數(shù)。
5.根據(jù)權(quán)利要求1的集成電路，其中無機(jī)材料層包括半導(dǎo)體晶片。
6.根據(jù)權(quán)利要求1的集成電路，其中無機(jī)材料層包括來自下列材料組中的至少一種材料，該材料組包括:硅、砷化鎵、磷化銦、氮化鎵、玻璃、氧化鋁和碳化硅。
7.根據(jù)權(quán)利要求1的集成電路，其中無機(jī)材料層由與載體相同的材料形成。
8.根據(jù)權(quán)利要求1的集成電路，其中無機(jī)材料層被直接晶片結(jié)合至載體的第一側(cè)面。
9.根據(jù)權(quán)利要求1的集成電路，其中載體和無機(jī)材料層均包括硅晶片。
10.根據(jù)權(quán)利要求1的集成電路，其中無機(jī)材料具有相較于載體的材料的CTE小于100%的CTE差值。
11.根據(jù)權(quán)利要求1的集成電路，其中無機(jī)材料層通過共熔結(jié)合、熱壓縮結(jié)合、反應(yīng)結(jié)合和陽極結(jié)合中的至少一種直接晶片結(jié)合至載體的第一側(cè)面。
12.根據(jù)權(quán)利要求1的集成電路，其中無機(jī)材料層通過共晶結(jié)合、玻璃粉結(jié)合和粘合劑結(jié)合中的至少一種晶片結(jié)合至載體的第一側(cè)面。
13.根據(jù)權(quán)利要求1的集成電路，其中無機(jī)材料層包括從20 μ m變化至500 μ m的厚度。
14.根據(jù)權(quán)利要求1的集成電路，其中載體包括從20 μ m變化至250 μ m的厚度。
15.根據(jù)權(quán)利要求1的集成電路，其中在無機(jī)材料層上方形成該至少一個(gè)接觸孔的至少一部分。
16.根據(jù)權(quán)利要求1的集成電路，其中該至少一個(gè)接觸孔包括導(dǎo)電材料。
17.根據(jù)權(quán)利要求1的集成電路，其中該至少一個(gè)接觸孔包括來自下列材料組的至少一種材料、元素或合金，該組包括:銅、招、銀、錫、金、鈕、鋅、鎳、鐵。
18.根據(jù)權(quán)利要求1的集成電路，進(jìn)一步包括至少一個(gè)另外的接觸孔，其穿過無機(jī)材料層形成，該至少一個(gè)另外的接觸孔在無機(jī)材料層的頂面和載體的第二側(cè)面之間延伸；且其中該至少一個(gè)另外的接觸孔覆蓋形成在載體的第二側(cè)面上面的另外的接觸區(qū)的至少一部分。
19.根據(jù)權(quán)利要求1的集成電路，進(jìn)一步包括焊接材料，其設(shè)置在無機(jī)材料層的頂面處的該至少一個(gè)接觸孔上方。
20.根據(jù)權(quán)利要求18的集成電路，進(jìn)一步包括在無機(jī)材料層的頂面處設(shè)置在該至少 一個(gè)接觸孔和該至少一個(gè)另外的接觸孔上方的焊接材料。
21.—種芯片封裝，包含:半導(dǎo)體晶片，其包含至少一個(gè)電子電路和形成在晶片第一側(cè)面上方的至少一個(gè)接觸焊盤，其中該至少一個(gè)電子部件被電連接至該至少一個(gè)接觸焊盤；層，其具有相較于半導(dǎo)體晶片的熱膨脹系數(shù)小于100 %的熱膨脹系數(shù)差值，其中該層在該至少一個(gè)接觸焊盤上方被晶片結(jié)合至半導(dǎo)體晶片；以及至少一個(gè)電互連，其穿過該層形成，并電接觸該至少一個(gè)接觸焊盤。
22.根據(jù)權(quán)利要求21的芯片封裝，其中該半導(dǎo)體晶片包含來自以下材料組中的至少一種材料，該材料組包括:硅、砷化鎵、磷化銦、氮化鎵和碳化硅。
23.根據(jù)權(quán)利要求21的芯片封裝，其中該層包含由與半導(dǎo)體晶片相同材料形成的襯底。
24.根據(jù)權(quán)利要求21的芯片封裝，其中該層包含來自以下材料組中的至少一種材料，該材料組包括:硅、砷化鎵、磷化銦、氮化鎵、玻璃、氧化鋁和碳化硅。
25.一種用于制造集成電路的方法，該方法包括:將無機(jī)材料層晶片結(jié)合至載體的第一側(cè)面，該載體包括至少一個(gè)電子部件和設(shè)置在載體的第一側(cè)面上面的至少一個(gè)接觸區(qū)，其中該至少一個(gè)電子部件被電連接至該至少一個(gè)接觸區(qū)；以及穿過無機(jī)材料層形成至少一個(gè)接觸孔，其中該至少一個(gè)接觸孔接觸該至少一個(gè)接觸區(qū)。
26.根據(jù)權(quán)利要求25的方法，其中將無機(jī)材料層晶片結(jié)合至載體的第一側(cè)面包含將無機(jī)材料層直接結(jié)合到載體的第一側(cè)面。
27.根據(jù)權(quán)利要求25的方法，其中將無機(jī)材料層晶片結(jié)合至載體的第一側(cè)面包含通過陽極結(jié)合、共熔結(jié)合、熱壓縮結(jié)合、反應(yīng)結(jié)合、共晶結(jié)合、玻璃粉結(jié)合和粘合劑結(jié)合中的至少一種將無機(jī)材料層晶片結(jié)合至載體的第一側(cè)面。
28.根據(jù)權(quán)利要求25的方法，其中將無機(jī)材料層晶片結(jié)合至載體的第一側(cè)面包含將包含半導(dǎo)體晶片的無機(jī)材料層晶片結(jié)合至載體的第一側(cè)面。
29.根據(jù)權(quán)利要求25的方法，其中將無機(jī)材料層晶片結(jié)合至載體的第一側(cè)面包含將包含硅、砷化鎵、磷化銦、氮化鎵、玻璃、氧化鋁或碳化硅中的至少一種的無機(jī)材料層晶片結(jié)合至載體的第一側(cè)面。
30.如權(quán)利要求25的方法，其中穿過無機(jī)材料層形成至少一個(gè)接觸孔包含選擇性地去除無機(jī)材料層的至少一部分，以形成從該至少一個(gè)接觸區(qū)至無機(jī)材料層的頂面延伸的溝道，以及在溝道中沉積導(dǎo)電材料，其中導(dǎo)電材料接觸該至少一個(gè)接觸區(qū)。
31.如權(quán)利要求25的方法，進(jìn)一步包含穿過無機(jī)材料層形成至少一個(gè)另外的接觸孔， 該至少一個(gè)另外的接觸孔在無機(jī)材料層的頂面與載體的第二側(cè)面之間延伸，該至少一個(gè)另外的接觸孔覆蓋在該載體的第二側(cè)面上形成的另外的接觸區(qū)的至少一部分。
32.如權(quán)利要求25的方法，進(jìn)一步包含在無機(jī)材料層的頂面處該至少一個(gè)接觸孔的上方設(shè)置焊接材料。
33.如權(quán)利要求25的方法，其中載體具有第一熱膨脹系數(shù)，且其中無機(jī)材料層具有第二熱膨脹系數(shù)，其中第二熱膨脹系數(shù)相較于第一熱膨脹系數(shù)具有小于100%的差值。
【文檔編號】H01L21/768GK103681609SQ201310680452
【公開日】2014年3月26日 申請日期:2013年9月25日 優(yōu)先權(quán)日:2012年9月25日
【發(fā)明者】K·侯賽尼, J·馬勒, A·毛德 申請人:英飛凌科技股份有限公司