一種以FeNi合金或FeNiP合金作為反應界面層的柱狀凸點封裝結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種以FeNi合金或FeNiP合金作為反應界面層的柱狀凸點封裝結(jié)構(gòu)，屬于半導體器件封裝領(lǐng)域。該封裝結(jié)構(gòu)包括半導體襯底、導電金屬柱、氧化層、反應界面層和焊料凸點；所述半導體襯底的上表面設(shè)有焊盤和鈍化層，焊盤開口上方設(shè)有導電金屬柱，其材質(zhì)為銅或銅合金；所述導電金屬柱的側(cè)面裹有氧化層，導電金屬柱的上方設(shè)有反應界面層，反應界面層的材料為鐵鎳合金或鐵鎳磷合金；所述反應界面層上方設(shè)有焊料凸點，所述焊料凸點的材料為錫或錫合金。本發(fā)明利用FeNi合金或FeNiP合金具有的優(yōu)良可焊性、界面層生長速度慢以及其熱膨脹系數(shù)可以通過調(diào)整合金成分變化的特性，提高了互連體的力學、電學、熱學性能及服役可靠性。
【專利說明】—種以FeNi合金或FeNi P合金作為反應界面層的柱狀凸點封裝結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體器件封裝【技術(shù)領(lǐng)域】，具體涉及一種以FeNi合金或FeNiP合金作為反應界面層的柱狀凸點封裝結(jié)構(gòu)。

【背景技術(shù)】
[0002]近年來，由于芯片的封裝向高功率、高密度、輕薄與微小化的方向發(fā)展，凸點封裝結(jié)構(gòu)已成為目前應用最廣泛的封裝結(jié)構(gòu)。凸點封裝結(jié)構(gòu)的互連工藝一般為:首先在芯片上制作焊料凸點，然后將芯片凸點對準金屬化陶瓷或多層陶瓷基板上的金屬化焊盤，于保護氣氛及合適溫度下進行回流焊?，F(xiàn)有的凸點封裝結(jié)構(gòu)一般采用銅和鎳作為界面反應層，但隨著封裝密度的日益提高，焊球的尺寸變得越來越小，界面金屬間化合物的脆性對互連體可靠性的影響也變得越來越嚴重。銅作為界面反應層雖具有電導率高及與焊料間優(yōu)異的潤濕性等優(yōu)勢，可實現(xiàn)良好的冶金結(jié)合，但同時還存在諸如界面層生長過快、Cu層消耗過快、易形成Kirkendall孔洞以及由于與芯片間熱膨脹系數(shù)的不匹配引起大的應力等缺陷。鎳作為界面反應層可以有效阻擋Cu的擴散，且具有操作簡單、成本低等優(yōu)勢，但依然存在諸如黑墊、Kirkendall孔洞、界面層快速生長使焊點脆化以及與芯片間熱膨脹系數(shù)差異產(chǎn)生的熱應力等缺陷。具有更優(yōu)性能的界面反應層的探索已成為當前電子封裝領(lǐng)域研究的熱點問題之一，如國內(nèi)外諸多學者欲通過添加其它合金元素以形成二元或多元鍍層的途徑改善現(xiàn)有NiP層的性能。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于利用FeNi合金或FeNiP合金具有的優(yōu)良可焊性、界面層生長速度慢以及合金熱膨脹系數(shù)可以通過合金成分調(diào)整而變化的特性，提供一種以FeNi合金或FeNiP合金作為界面反應層的柱狀凸點封裝結(jié)構(gòu)，提高互連體的力學、電學、熱學性能及服役可靠性。
[0004]為實現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案如下:
[0005]一種以FeNi合金或FeNiP合金作為反應界面層的柱狀凸點封裝結(jié)構(gòu)，該柱狀凸點封裝結(jié)構(gòu)包括半導體襯底、導電金屬柱、氧化層、反應界面層和焊料凸點，所述半導體襯底的上表面設(shè)有焊盤和鈍化層，所述鈍化層覆于半導體襯底上焊盤開口以外的上表面；所述焊盤開口上方設(shè)有金屬種子層，金屬種子層上設(shè)有導電金屬柱，所述導電金屬柱的材料為銅或銅合金；所述導電金屬柱的上方設(shè)有反應界面層，反應界面層的材料為鐵鎳合金或鐵鎳磷合金；所述反應界面層上方設(shè)有焊料凸點，焊料凸點的材料為錫或錫合金。
[0006]所述鐵鎳合金的化學成分按原子百分含量計為:鐵元素為25-85%可調(diào)，其余為鎳元素及不可避免的雜質(zhì)。
[0007]所述鐵鎳磷合金的化學成分按原子百分含量計為:鐵元素為25-85%可調(diào)，鎳元素為14%-74%可調(diào)，鐵、鎳兩者原子百分含量之和為85%-99%，其余為磷元素及不可避免的雜質(zhì)。
[0008]所述反應界面層的厚度為1-5 μ m可調(diào)。
[0009]所述導電金屬柱的厚度為30-70 μ m可調(diào)。
[0010]所述導電金屬柱的側(cè)面還可以包覆氧化層。
[0011]所述導電金屬柱和反應界面層之間還可以嵌有過渡層，所述過渡層為鎳層，所述鎳層的厚度為0.5-1.5 μ m可調(diào)。
[0012]所述金屬種子層材料為銅或鈦，金屬種子層的厚度介于100埃到10000埃之間。
[0013]所述焊料凸點的直徑為10-300 μ m。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:
[0015]UFeNi合金或FeNiP合金與Sn基無鉛焊料之間具有良好的潤濕性能。FeNi合金或FeNiP合金與Sn基焊料界面反應生成的金屬間化合物FeSn2具有生長速度慢、致密度好等優(yōu)點。選用FeNi合金或FeNiP合金代替?zhèn)鹘y(tǒng)技術(shù)中Cu、Ni或NiP合金作為反應界面層，可以抑制界面反應生產(chǎn)的金屬間化合物層的快速生長及接焊層的快速消耗，大幅度提高柱狀凸點封裝結(jié)構(gòu)的服役壽命。
[0016]2、FeNi合金或FeNiP合金的熱膨脹系數(shù)可以通過改變合金成分予以調(diào)整，從而降低互連封裝柱狀凸點封裝結(jié)構(gòu)的熱失配，降低熱應力，提高柱狀凸點封裝結(jié)構(gòu)的可靠性。

【專利附圖】

【附圖說明】
[0017]圖1是本發(fā)明一種柱狀凸點封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖。
[0018]圖2是本發(fā)明一種柱狀凸點封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖。
[0019]圖3是本發(fā)明一種柱狀凸點封裝結(jié)構(gòu)的【具體實施方式】流程圖。
[0020]圖4是Fe30Ni/Sn3.5Ag0.7Cu界面的掃描電鏡照片。
[0021]圖5是不同成分FeNi合金與Sn3.5Ag0.7Cu界面形成金屬間化合物MC厚度與時效時間的關(guān)系曲線。
[0022]圖6是FeNiP/Sn3.8Ag0.7Cu界面上FeSn2金屬間化合物的生長動力學曲線。
[0023]圖中:1-半導體襯底；2-焊盤；3_鈍化層；4_金屬種子層；5_導電金屬柱；6-過渡層；7_反應界面層；8-焊料凸點；9-氧化層。

【具體實施方式】
[0024]下面結(jié)合附圖及實施例對本發(fā)明作進一步詳細說明。
[0025]圖1是本發(fā)明一種柱狀凸點封裝結(jié)構(gòu)的一優(yōu)選方案，該柱狀凸點封裝結(jié)構(gòu)包括半導體襯底1、導電金屬柱5、氧化層9、反應界面層7和焊料凸點8，所述半導體襯底I的上表面設(shè)有焊盤2和鈍化層3，所述鈍化層3覆于半導體襯底I上焊盤2開口以外的上表面；所述焊盤2開口上方設(shè)有金屬種子層4，金屬種子層4材料為銅或鈦；金屬種子層4上設(shè)有導電金屬柱5，所述導電金屬柱5的材料為銅或銅合金；所述導電金屬柱5的上方設(shè)有反應界面層7，反應界面層7的材料為鐵鎳合金或鐵鎳磷合金；所述反應界面層7上方設(shè)有焊料凸點8，焊料凸點8的材料為錫或錫合金；所述導電金屬柱5的側(cè)面還可以包覆氧化層9。
[0026]所述鐵鎳合金的化學成分按原子百分含量計為:鐵元素為25-85%可調(diào)，其余為鎳元素及不可避免的雜質(zhì)。所述鐵鎳磷合金的化學成分按原子百分含量計為:鐵元素為25-85%可調(diào)，鎳元素為14%-74%可調(diào)，鐵、鎳兩者原子百分含量之和為85%_99%，其余為磷元素及不可避免的雜質(zhì)。
[0027]所述反應界面層7的厚度為1-5 μ m可調(diào)，所述導電金屬柱5的厚度為30_70 μ m可調(diào)，所述金屬種子層4的厚度介于100埃到10000埃之間，所述焊料凸點8的直徑為10-300 μm。
[0028]圖2是本發(fā)明一種柱狀凸點封裝結(jié)構(gòu)的另一優(yōu)選方案，與圖1所示方案不同之處在于，在所述導電金屬柱5和反應界面層7之間嵌有過渡層6，所述過渡層6為鎳層，所述鎳層的厚度為0.5-1.5 μ m可調(diào)。
[0029]圖3是本發(fā)明上述柱狀凸點封裝結(jié)構(gòu)的制備工藝流程圖，該工藝首先在芯片(半導體襯底)上表面形成焊盤和鈍化層，鈍化層覆于芯片焊盤開口以外的上表面上；然后在焊盤上形成金屬種子層；在金屬種子層上形成導電金屬柱；然后在導電金屬柱上形成界面反應層，在導電金屬柱和界面反應層之間可以嵌有過渡層；界面反應層上形成焊料凸點；在裸露的導電金屬柱外側(cè)形成氧化層；最后去除焊料凸點表面的氧化物，并回流焊料凸點。
[0030]實施例1
[0031]為進一步說明本發(fā)明封裝結(jié)構(gòu)之優(yōu)點，以本實施例中封裝方法對本發(fā)明封裝結(jié)構(gòu)作進一步介紹。
[0032]首先在芯片上表面形成焊盤和鈍化層，焊盤一般由銅、鋁、銅合金或其他導電材料形成，主要用于接合工藝以使各自芯片中的集成電路和外部部件連接。鈍化層由氧化硅、氮化硅、氮氧化硅等材料或它們的混合物形成，用于保護芯片中的線路。一般先在芯片及焊盤上形成鈍化層，再利用光刻法和蝕刻工藝，將鈍化層圖案化以形成露出焊盤開口。需要說明的是，所述芯片的焊盤和鈍化層可以是芯片的初始焊盤和初始鈍化層，也可以是根據(jù)線路布圖設(shè)計需要而形成的過渡焊盤和鈍化層。
[0033]在焊盤上形成金屬種子層，形成方法包括物理氣相沉積(PVD)或濺射；金屬種子層為銅或鈦；金屬種子層的厚度介于100埃到10000埃之間。
[0034]然后在上述焊盤開口內(nèi)的金屬種子層上形成導電金屬柱，具體工藝可以通過用電鍍或化學鍍的方式。導電金屬柱的材料為銅或銅合金，例如可由銅和鉻組成的合金形成。導電金屬柱的厚度一般介于30 μ m-70 μ m之間。
[0035]然后在導電金屬柱上形成過渡層，所述過渡層為鎳層，鎳層的厚度為0.5-1.5 μ m0厚度適宜的鎳過渡層可以加強鐵鎳合金界面反應層和導電金屬柱之間的結(jié)合強度，同時可以阻止導電金屬柱中的銅在溫度較高時穿過鐵鎳合金界面反應層直接與焊料反應形成厚的CuSn金屬間化合物,影響產(chǎn)品性能。
[0036]然后在過渡層上形成界面反應層，亦可以不采用過渡層，直接在導電金屬柱上形成界面反應層。所述反應界面層為鐵鎳合金或鐵鎳磷合金，鐵鎳合金中鐵原子百分含量為25-85%;鐵鎳磷合金中鐵原子百分含量為25-85%，鎳原子百分含量為14_74%，鐵和鎳兩者原子百分含量之和為85%-99%，其余為磷元素及不可避免的雜質(zhì)。具體工藝可以通過用電鍍或化學鍍的方式，如:直接在銅柱上化學鍍55Fe43Ni2P合金，或在Ni過渡層上電鍍Fe30Ni合金?；亓骱蠼缑嫔蠒纬蒄eSn2金屬間化合物，而不是通常的Cu6Sn5或Ni3Sn4金屬間化合物。由于FeSn2的生長速度緩慢，保證了凸點中的焊料層不易在長時間的使用過程中被快速消耗掉并形成厚的脆性金屬間化合物層，從而可以提高封裝互連體的可靠性。圖4為Fe30Ni/Sn3.5Ag0.7Cu界面的掃描電鏡照片，可以看出界面上形成的金屬間化合物層為FeSn2層；圖5為不同成分FeNi合金與Sn3.5Ag0.7Cu界面形成金屬間化合物MC厚度與時效時間的關(guān)系曲線，可以看出FeNi/Sn3.5Ag0.7Cu界面金屬間化合物的生長速度遠低于Cu/Sn3.5Ag0.7Cu界面。圖6為FeNiP/Sn3.8Ag0.7Cu界面上FeSn2金屬間化合物的生長動力學曲線，可以看出其生長速度遠低于NiP/Sn3.8Ag0.7Cu界面上Ni3Sn4的生長速度。
[0037]然后在界面反應層上形成焊料凸點，形成焊料凸點的方法可以采用電鍍、絲網(wǎng)印刷或植球等方式。采用的焊料為為純錫或錫合金，如錫銀合金、錫銅合金、錫銀銅合金等。
[0038]然后在裸露的導電金屬柱外側(cè)形成氧化層。由于導電金屬柱采用的材料一般為銅和銅合金，利用銅在空氣中易氧化的特性，通過有氧烘烤的方式使裸露的導電金屬柱周圍形成氧化層，使銅柱表面絕緣。
[0039]最后，去除焊料凸點表面的氧化物，并回流焊料凸點，形成柱狀凸點封裝結(jié)構(gòu)。
[0040]以上提供的實施例僅僅是解釋說明的方式，不應認為是對本發(fā)明的范圍限制，任何根據(jù)本發(fā)明的技術(shù)方案及其發(fā)明構(gòu)思加以等同替換或改變的方法，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種以FeNi合金或FeNiP合金作為反應界面層的柱狀凸點封裝結(jié)構(gòu)，其特征在于:該柱狀凸點封裝結(jié)構(gòu)包括半導體襯底、導電金屬柱、氧化層、反應界面層和焊料凸點，所述半導體襯底的上表面設(shè)有焊盤和鈍化層，所述鈍化層覆于半導體襯底上焊盤開口以外的上表面；所述焊盤開口上方設(shè)有金屬種子層，金屬種子層上設(shè)有導電金屬柱，所述導電金屬柱的材料為銅或銅合金；所述導電金屬柱的上方設(shè)有反應界面層，反應界面層的材料為鐵鎳合金或鐵鎳磷合金；所述反應界面層上方設(shè)有焊料凸點，焊料凸點的材料為錫或錫合金。
2.根據(jù)權(quán)利要求1所述的柱狀凸點封裝結(jié)構(gòu)，其特征在于:所述鐵鎳合金的化學成分按原子百分含量計為:鐵元素為25-85%可調(diào)，其余為鎳元素及不可避免的雜質(zhì)；所述鐵鎳磷合金的化學成分按原子百分含量計為:鐵元素為25-85%可調(diào)，鎳元素為14%-74%可調(diào)，鐵、鎳兩者原子百分含量之和為85%-99%，其余為磷元素及不可避免的雜質(zhì)。
3.根據(jù)權(quán)利要求1所述的柱狀凸點封裝結(jié)構(gòu)，其特征在于:所述反應界面層的厚度為1-5μπι可調(diào)；所述導電金屬柱的厚度為30-70μπι可調(diào)；所述焊料凸點的直徑為10-300 μ mD
4.根據(jù)權(quán)利要求1所述的柱狀凸點封裝結(jié)構(gòu)，其特征在于:所述導電金屬柱的側(cè)面包覆氧化層。
5.根據(jù)權(quán)利要求1所述的柱狀凸點封裝結(jié)構(gòu)，其特征在于:所述導電金屬柱和反應界面層之間嵌有過渡層，所述過渡層為鎳層。
6.根據(jù)權(quán)利要求5所述的柱狀凸點封裝結(jié)構(gòu)，其特征在于:所述鎳層的厚度為0.5-1.5 μ m 可調(diào)。
7.根據(jù)權(quán)利要求1所述的柱狀凸點封裝結(jié)構(gòu)，其特征在于:所述金屬種子層材料為銅或鈦，金屬種子層的厚度介于100埃到10000埃之間。
【文檔編號】H01L23/488GK104465573SQ201310415003
【公開日】2015年3月25日 申請日期:2013年9月12日 優(yōu)先權(quán)日:2013年9月12日
【發(fā)明者】劉志權(quán), 郭敬東, 祝清省, 曹麗華 申請人:中國科學院金屬研究所