具有無源能量元件的半導(dǎo)體封裝器件的制作方法
【專利摘要】本申請(qǐng)公開了一種半導(dǎo)體封裝器件，所述半導(dǎo)體封裝器件包括在其中集成的無源能量元件。在一實(shí)施例中，半導(dǎo)體封裝器件包括具有第一表面和第二表面的半導(dǎo)體基底。所述半導(dǎo)體基底包括一個(gè)或多個(gè)集成電路，所述集成電路接近第一表面形成。半導(dǎo)體封裝器件還包括設(shè)置在第二表面之上的無源能量元件。無源能量元件與所述一個(gè)或多個(gè)集成電路電連接。半導(dǎo)體封裝器件還包括了裝封結(jié)構(gòu)，其在第二表面上設(shè)置并且至少大體上裝封所述無源能量元件。
【專利說明】具有無源能量元件的半導(dǎo)體封裝器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種具有無源能量元件的半導(dǎo)體封裝器件。
【背景技術(shù)】
[0002]在制造半導(dǎo)體器件時(shí)采用的傳統(tǒng)制造工藝使用微平板印刷技術(shù)以使集成電路的圖案形成到圓形晶圓上，所述晶圓由諸如硅、砷化鎵等的半導(dǎo)體形成。大體上，形成圖案的晶圓被分割成獨(dú)立的集成電路芯片或裸晶以將集成電路彼此分隔。使用各種封裝技術(shù)對(duì)獨(dú)立的集成電路芯片組裝或封裝以形成可被安裝至印刷電路板的半導(dǎo)體器件。
[0003]歷年來，封裝技術(shù)已演變以開發(fā)更小、更便宜、更可靠以及更環(huán)保的封裝件。例如，芯片尺度的封裝技術(shù)已被開發(fā)，所述封裝技術(shù)使用可直接表面貼裝的封裝件，所述封裝件的表面積不顯著大于(例如不大于1.2倍)集成電路芯片的面積。晶圓級(jí)封裝(WLP)是芯片尺度的封裝技術(shù)，其包含了各種技術(shù)，藉此集成電路芯片在被分割之前以晶圓級(jí)被封裝。晶圓級(jí)封裝使得晶圓制造過程擴(kuò)展至包括器件互聯(lián)和器件保護(hù)過程。因此，通過允許以晶圓級(jí)整合晶圓制造、封裝、測(cè)試以及燒焊處理，晶圓級(jí)封裝使得制造過程流水線化。

【發(fā)明內(nèi)容】

[0004]公開了一種包括無源能量元件的半導(dǎo)體封裝器件。在一實(shí)施例中，半導(dǎo)體封裝器件包括具有第一表面和第二表面的半導(dǎo)體基底。所述半導(dǎo)體基底包括一個(gè)或多個(gè)集成電路，所述集成電路接近第一表面(例如與第一表面相鄰、在第一表面中或第一表面上)形成。半導(dǎo)體封裝器件還包括在第二表面之上定位的無源能量元件。在一個(gè)或多個(gè)實(shí)施例中，半導(dǎo)體封裝器件包括貫穿基底通路，該貫穿基底通路提供至無源能量元件的電連接。半導(dǎo)體封裝器件還包括了裝封結(jié)構(gòu)，所述裝封結(jié)構(gòu)在第二表面之上設(shè)置并且至少大體上裝封無源能量元件。
[0005]提供該概要以簡(jiǎn)化的形式介紹構(gòu)思的選擇，所述構(gòu)思以下在詳細(xì)的說明書中進(jìn)一步描述。該概要并非意在標(biāo)識(shí)要求保護(hù)的主體的關(guān)鍵特征或重要特征，也并非意在用作確定要求保護(hù)的主體范圍的目的。
【專利附圖】

【附圖說明】
[0006]詳細(xì)的說明書結(jié)合所附附圖描述。在說明書和附圖中的不同例證中使用相同的參考標(biāo)號(hào)可代表類似或相同的元件。
[0007]圖1A為示出了根據(jù)本申請(qǐng)公開的示例性實(shí)施例的晶圓級(jí)半導(dǎo)體封裝器件的圖示性局部橫截面?zhèn)纫晥D，其中半導(dǎo)體封裝器件包括多個(gè)封裝在其中的無源能量元件。
[0008]圖1B為示出了根據(jù)本申請(qǐng)公開的另一示例性實(shí)施例的晶圓級(jí)封裝器件的圖示性局部橫截面?zhèn)纫晥D。
[0009]圖1C為示出了根據(jù)本申請(qǐng)公開的另一示例性實(shí)施例的晶圓級(jí)封裝器件的圖示性局部橫截面?zhèn)纫晥D。[0010]圖2為示出了示例性實(shí)施例中用于制造根據(jù)本申請(qǐng)公開的晶圓級(jí)封裝器件、例如制造圖1A中所示器件的過程的流程圖。
[0011]圖3至圖5為示出了根據(jù)圖2中所示過程制造晶圓級(jí)半導(dǎo)體封裝器件、例如制造圖1A中所示器件的圖示性局部橫截面?zhèn)纫晥D。
【具體實(shí)施方式】
[0012]鐘述
[0013]諸如電源管理集成電路(PMIC)系統(tǒng)的集成電路系統(tǒng)大體上需要諸如電感器和/或電容器的無源能量元件以使得所述系統(tǒng)完整。在當(dāng)前的IC設(shè)計(jì)中，無源能量元件在電源管理集成電路的外部，這在印刷電路板(PCB)上需要額外的區(qū)域。另外，外部的無源能量元件導(dǎo)致了增加的寄生RLC值，該增加的寄生RLC值降低了系統(tǒng)的性能。外部的無源元件還可需要至IC裸晶的、用于外部傳感線連接的附加引腳。
[0014]因此，公布了一種半導(dǎo)體封裝器件，所述半導(dǎo)體封裝器件包括一個(gè)或多個(gè)在其中封裝的無源能量元件。在一實(shí)施例中，半導(dǎo)體封裝器件包括具有第一表面和第二表面的半導(dǎo)體基底。所述半導(dǎo)體基底包括一個(gè)或多個(gè)集成電路，所述集成電路接近第一表面(即與第一表面相鄰、在第一表面中或第一表面上)形成。半導(dǎo)體封裝器件還包括在第二表面之上定位的一個(gè)或多個(gè)無源能量元件。例如，所述無源能量元件可表面貼裝至第二表面。示例性無源能量元件可包括、但并非必須限于:可包括電容器、電感器、電阻器等等。例如，在一實(shí)施例中，半導(dǎo)體封裝器件包括貫穿基底通路(TSV)、諸如微TSV ( μ TSV)，所述貫穿基底通路提供無源能量元件與集成電路之間的內(nèi)部電連接。半導(dǎo)體封裝器件還包括裝封結(jié)構(gòu)，所述裝封結(jié)構(gòu)在第二表面之上設(shè)置并且至少部分地裝封無源能量元件。通過結(jié)合半導(dǎo)體封裝器件內(nèi)的無源能量元件，相比外部定位的無源能量元件，RLC值可被降低。
[0015]示例性實(shí)施方式
[0016]圖1A至圖1C示出了晶圓級(jí)封裝(WLP)器件，其包括一個(gè)或多個(gè)無源能量元件(例如電容器、電感器、電阻器等)，所述無源能量元件借助于在裸晶中形成的貫穿基底通路(TSV)與一個(gè)或多個(gè)集成電路裸晶連接。在一實(shí)施例中,集成電路裸晶可包括一個(gè)或多個(gè)電源管理集成電路(PMic)，所述電源管理集成電路構(gòu)造成對(duì)一個(gè)或多個(gè)主系統(tǒng)提供電源管理功能。在其他的實(shí)施例中，集成電路裸晶可以為射頻(RF)集成電路裸晶等。
[0017]現(xiàn)在參照?qǐng)D1A至圖1C，描述了晶圓級(jí)半導(dǎo)體封裝器件100。晶圓級(jí)封裝器件100包括一個(gè)或多個(gè)裸晶(例如集成電路芯片)102，所述裸晶在諸如為晶圓104 —部分的半導(dǎo)體基底103內(nèi)形成。如上所述，裸晶102包括集成電路105，所述集成電路構(gòu)造成將功能性提供給一個(gè)或多個(gè)主系統(tǒng)等等。在實(shí)施例中，集成電路可包括數(shù)字電路、模擬電路、存儲(chǔ)器電路、它們的結(jié)合等等。集成電路105可連接至在裸晶102之上部署的一個(gè)或多個(gè)傳導(dǎo)層，例如接觸墊、再分配層(RDL)等等。這些傳導(dǎo)層提供了電接觸，通過所述電接觸集成電路與其他同器件100關(guān)聯(lián)的元件(例如印刷電路板等)互連。傳導(dǎo)層(例如接觸墊)的數(shù)量和構(gòu)型可取決于集成電路的復(fù)雜度和構(gòu)型、裸晶102的尺寸和形狀等等而改變。
[0018]如本文中所使用的，術(shù)語“半導(dǎo)體基底”指代由如下材料構(gòu)造的基底，所述材料例如但不限于:硅、二氧化硅、氧化鋁、藍(lán)寶石、鍺、砷化鎵(GaAs)、硅鍺合金和/或磷化銦(InP)0此外，為了本申請(qǐng)公開的目的，半導(dǎo)體基底可形成為半導(dǎo)體或電絕緣體，并且可包括既有半導(dǎo)體材料又有絕緣材料的層。例如，在實(shí)施例中，半導(dǎo)體基底可使用諸如二氧化硅的絕緣體與半導(dǎo)體材料層(例如在絕緣體上形成的硅)一起形成。諸如晶體管和二極管的電子元件可在半導(dǎo)體中制造。在其他實(shí)施例中，半導(dǎo)體基底可形成為絕緣體、介電體等等。
[0019]晶圓級(jí)封裝器件100還包括一個(gè)或多個(gè)無源能量元件(圖1A至圖1C中所示的無源能量元件106、108)。在一個(gè)或多個(gè)實(shí)施例中，無源能量元件106、108包括電感器、電容器和/或電阻器。雖然圖1A至圖1C示出無源能量元件106指代電感器、以及無源能量元件108指代電容器，但是可以理解的是無源能量元件106、108可以互換。在特定的實(shí)施例中，無源能量元件106、108包括表面貼裝型(SMT)能量元件。
[0020]如圖1A至圖1C中所示，晶圓級(jí)封裝器件100包括多個(gè)附連凸塊110。所述附連凸塊110包括焊料凸塊，其提供了在裸晶102之上部署的接觸墊與印刷電路板表面上形成的對(duì)應(yīng)墊之間的機(jī)械和/或電互連。在一個(gè)或多個(gè)實(shí)施例中，附連凸塊110可由諸如錫-銀-銅(Sn-Ag-Cu)合金焊料(即SAC)、錫-銀(Sn-Ag)合金焊料、錫-銅(Sn-Cu)合金焊料等的無鉛焊料制成。然而，想到的是可使用錫-鉛(PbSn)焊料。使用晶圓級(jí)封裝技術(shù)形成附連凸塊110的示例性過程在以下更詳細(xì)地描述。
[0021]凸塊界面112可被施加至裸晶102的接觸墊以提供接觸墊與附連凸塊110之間的可靠互連邊界。例如，在如圖1A至圖1C所示的晶圓級(jí)封裝器件100中，凸塊界面112包括向集成電路芯片102的接觸墊施加的墊(例如再分配)結(jié)構(gòu)114。墊結(jié)構(gòu)114可具有各種組分。例如，墊結(jié)構(gòu)114可包括多層不同的金屬層(例如鋁(Al)、鎳(Ni)、銅(Cu)、釩(V)、鈦(Ti)等)，所述金屬層用作為粘附層、擴(kuò)散阻隔層、可焊層、氧化阻隔層等等。然而，其他柱狀結(jié)構(gòu)是有可能的。在其他實(shí)施例中，凸塊界面112可包括焊球下金屬化結(jié)構(gòu)。
[0022]綜合來看，附連凸塊110以及關(guān)聯(lián)的凸塊界面112 (例如墊結(jié)構(gòu)114)包括凸塊組件116，所述凸塊組件被構(gòu)造成提供裸晶102至印刷電路板的機(jī)械和/或電互連。如圖1A至圖1C中所示，取決于各種設(shè)計(jì)的考慮，晶圓級(jí)封裝器件100可包括一個(gè)或多個(gè)凸塊組件116的陣列118。
[0023]能夠想到的是裸晶(集成電路芯片)102可包括與裸晶102的前側(cè)或表面118接近(例如鄰近)的有源電路(集成電路105)。所述前側(cè)被認(rèn)為是接近凸塊組件116 (例如遠(yuǎn)離無源能量元件106、108)的表面118。因而，表面120被認(rèn)為是裸晶102的無源表面或后側(cè)(例如沒有有源電路)。晶圓級(jí)封裝器件100還包括在表面118 (例如前側(cè))之上部署的一個(gè)或多個(gè)前側(cè)再分配層122和在表面120 (例如后側(cè))之上部署的一個(gè)或多個(gè)后側(cè)再分配層124。在該實(shí)施例中，再分配層122包括墊結(jié)構(gòu)114。然而，可以理解的是，根據(jù)器件100的要求其他構(gòu)型是可以的(例如再分配層122和墊結(jié)構(gòu)114是相區(qū)分的層)。再分配層122、124包括再分配結(jié)構(gòu)，所述再分配結(jié)構(gòu)由薄膜金屬型(例如鋁、銅)改徑和互連系統(tǒng)構(gòu)成，所述系統(tǒng)將接觸墊再分配給電界面(例如在本文更詳細(xì)描述的凸塊界面112、電界面132)的區(qū)域陣列。
[0024]如所示的,無源能量元件106、108在表面118之上定位并且電連接至后側(cè)再分配層124(例如再分配層124A、124B、124C)。一個(gè)或多個(gè)后側(cè)再分配層124與一個(gè)或多個(gè)前側(cè)再分配層122電連接。在一實(shí)施例中，前側(cè)再分配層122 (例如前側(cè)再分配層122AU22B)提供至裸晶102的接觸墊的電連接，還有至一個(gè)或多個(gè)凸塊組件116的電連接。在特定實(shí)施例中，如圖1A至圖1C中所示，后側(cè)再分配層124A、124C借助于貫穿基底通路(TSV) 128(TSV128A、128B)分別與前側(cè)再分配層122A、122B電連接。在特定實(shí)施例中，TSV128可包括微TSV結(jié)構(gòu)。TSV128至少大體上穿過基底103延伸(例如至少大體上延伸基底103的厚度(D))。在一個(gè)或多個(gè)實(shí)施例中，TSV128具有至少近似1:1至至少近似10:1的深寬比。TSV128包括沉積在其中的導(dǎo)電材料130，諸如銅、多晶硅等等。在特定實(shí)施例中，TSV128可具有范圍從約五十微米(50 μ m)至約五微米(5 μ m)的大概尺寸以及范圍從約五十微米(50 μ m)至約一百微米(100 μ m)的大概深度。
[0025]無源能量元件106、108借助于電界面132與相應(yīng)的再分配層124 (124A、124B、124C)可通信地連接。如圖1A至圖1C中所示，電界面132可以以各種方式構(gòu)造。例如，如圖1A中所示，電界面132可包括至少大體上非球形的橫截面形狀，所述電界面由諸如錫-銀-銅(SnAgCu)合金、錫-鉛(SnPb)合金或錫-銻(Sn-Sb)合金的可焊接合金構(gòu)成。在特定的實(shí)施例中，電界面132包括用于將無源能量元件106、108連接至對(duì)應(yīng)的再分配層124的表面貼裝墊。例如,表面貼裝墊可具有大體上梯形的橫截面形狀。然而,應(yīng)當(dāng)理解的是可采用其他橫截面形狀(例如矩形、正方形、卵形、橢圓形等)?？梢韵氲降氖请娊缑?32可具有相比附連凸塊110的熔點(diǎn)更高的熔點(diǎn)，以當(dāng)附連凸塊110經(jīng)受回流焊處理時(shí)至少大體上防止電界面132的回流。如圖1A中所示，第一電界面132A將無源能量元件106連接至再分配層124A ;第二電界面132B和第三電界面132C分別將無源能量元件106、108連接至再分配層124B ;并且第四電界面132D將無源能量元件108連接至再分配層124D。因而，無源能量元件106、108被可通信地連接至前側(cè)再分配層122AU22B (以及集成電路105)。
[0026]器件100還包括裝封結(jié)構(gòu)134，所述裝封結(jié)構(gòu)至少大體上裝封無源能量元件106、108并且通過裸晶102支承。在一個(gè)或多個(gè)實(shí)施例中，裝封結(jié)構(gòu)134構(gòu)造成對(duì)無源能量元件106、108提供機(jī)械和/或環(huán)境保護(hù)。裝封結(jié)構(gòu)134可包括模制復(fù)合物(例如包覆成型件)、陶瓷材料、塑料、環(huán)氧材料等等。裝封結(jié)構(gòu)134的寬度(Wl)至少大體上與裸晶102的寬度(W2)近似。在一實(shí)施例中，模制復(fù)合物至少大體上覆蓋無源能量元件106、108。可使用機(jī)械加強(qiáng)組件135以提供機(jī)械強(qiáng)度并且控制器件100的平坦度。加強(qiáng)組件135可由多種適合材料構(gòu)成，諸如但并不限于硅材料、氧化鋁(Al2O3)材料、陶瓷材料、或42號(hào)合金。
[0027]圖1B和圖1C示出了本申請(qǐng)公開的附加實(shí)施例。如圖1B中所示,無源能量元件106、108可在晶圓的一部分內(nèi)形成(例如，無源能量元件106、108在裸晶內(nèi)形成)在該實(shí)施例中，電界面132可包括附連凸塊133，所述附連凸塊提供無源能量元件106、108與對(duì)應(yīng)的再分配層124之間的電連接。如所示的，底部填充件136至少部分地裝封電界面132并且用于提供對(duì)電界面132的機(jī)械支承和/或環(huán)境保護(hù)。底部填充件136可至少部分地在第一保護(hù)層137 (例如介電材料等)之上沉積。在一實(shí)施例中，底部填充件136可被填充環(huán)氧或其他介電材料。如圖1C中所示，在其他的實(shí)施例中，半導(dǎo)體基底138可在表面120之上定位并且借助于電界面132與再分配層124電連接。如所示的，半導(dǎo)體基底138在底部填充件136上支承。在該實(shí)施例中，半導(dǎo)體基底138包括單片無源能量元件基底(例如無源裸晶)，所述單片無源能量元件基底包括電阻器、電感器和/或電容器中的一種或多種。因而，多個(gè)無源能量元件(例如三個(gè)元件中的兩個(gè)、全部三個(gè)元件)可在單片基底內(nèi)形成?？梢韵氲降氖强刹捎玫寡b芯片處理以將電界面在相應(yīng)的無源能量元件(無源能量元件106、108，在其中形成有無源能量元件的單片半導(dǎo)體基底)上定位并且然后將無源能量元件附接至后側(cè)再分配層124。附加地，如圖1A至圖1C中所示，晶圓級(jí)封裝器件100還可包括第二保護(hù)層140，所述第二保護(hù)層在表面118 (例如前側(cè))之上沉積以至少部分地對(duì)附連凸塊110提供機(jī)械支承。第二保護(hù)層140可包括多個(gè)聚合物層，所述聚合物層在基底103的制造期間用于作為應(yīng)力緩沖件。
[0028]示例件制誥討稈
[0029]以下討論描述用于制造半導(dǎo)體芯片封裝件的示例性技術(shù)，所述半導(dǎo)體芯片封裝件包括被封裝在其中的一個(gè)或多個(gè)表面貼裝型(SMT)無源能量元件，其中芯片封裝件在晶圓級(jí)封裝(WLP)過程中形成。在示例性實(shí)施例中，圖2描繪了用于制造諸如為圖1A至圖1C中所示并且以上描述的示例性芯片封裝件100的半導(dǎo)體器件的過程200。圖3至圖5示出了示例性半導(dǎo)體晶圓的、被采用以制造半導(dǎo)體器件300 (諸如圖1A中所示的器件100)的部分。在所示的過程200中，半導(dǎo)體晶圓(例如基底)被處理(框202)以在其中形成集成電路。集成電路可以各種方式構(gòu)造。例如，集成電路可為數(shù)字集成電路、模擬集成電路、混合信號(hào)集成電路、存儲(chǔ)器電路等等。在特定的示例中，集成電路可為電源管理集成電路，其構(gòu)造成管理電池要求、調(diào)節(jié)電壓、管理充電功能等等。在一個(gè)或多個(gè)實(shí)施例中，可采用前道工序技術(shù)以在半導(dǎo)體晶圓(諸如圖3中所示的晶圓302)中形成集成電路301。一旦集成電路301在晶圓302內(nèi)形成，保護(hù)層(例如鈍化層、介電層等)303在晶圓302之上形成以在制造和使用期間對(duì)集成電路提供保護(hù)。保護(hù)層303在晶圓302的前(例如有源)側(cè)或表面304之上形成。
[0030]在形成凸塊界面(凸塊界面306 (例如焊料凸塊308))之前，貫穿基底通路在半導(dǎo)體晶圓內(nèi)形成(框204)。如圖5中所示，第二保護(hù)層310在晶圓302的后(例如無源)側(cè)或表面312之上形成(例如沉積)。如所示的，晶圓302已經(jīng)被倒裝(例如一旦晶圓302的前側(cè)已被處理則進(jìn)行倒裝芯片處理)。第二保護(hù)層310然后被選擇性地蝕刻以至少大體上去除部分保護(hù)層310。一個(gè)或多個(gè)微貫穿基底(例如硅)通路(TSV) 314然后在半導(dǎo)體晶圓內(nèi)形成并且導(dǎo)電材料316 (例如銅、多晶硅等)在所述微貫穿基底通路內(nèi)沉積。微TSV314的形成可包括(經(jīng)由適合的蝕刻過程)選擇性去除部分晶圓302，以使得TSV314從晶圓302的后側(cè)延伸至晶圓302的前側(cè)。TSV314 (314A、314B)用作提供晶圓的前側(cè)與晶圓302的后側(cè)之間的電連接。導(dǎo)電材料316可通過適合的沉積過程(諸如銅鑲嵌過程等)沉積。在特定實(shí)施例中，微TSV314可具有從大約十微米(10 μ m)至大約二十微米(20 μ m)的大概尺寸以及從大約五十微米(50μηι)至大約一百微米(100 μ m)的大概深度。
[0031]一旦保護(hù)層在晶圓的前側(cè)(表面)之上形成，焊料凸塊在半導(dǎo)體晶圓之上形成(框206)。例如，焊球在凸塊界面306 (例如柱結(jié)構(gòu)、UBM、前側(cè)再分配層等)之上定位并且被回流以形成焊料凸塊(例如附連凸塊)308 (參見圖4)。在一實(shí)施例中，在放置和形成焊料凸塊之前保護(hù)層303被選擇性地蝕刻。
[0032]一個(gè)或多個(gè)再分配層在半導(dǎo)體晶圓的后側(cè)之上形成(框208)。如圖4中所示，再分配層316A、316B、316C在晶圓302的表面312之上沉積。一旦再分配層316A、316B、316C形成(沉積)，再分配層316A、316B、316C可被選擇性地蝕刻以防止電串?dāng)_和/或電短路。一個(gè)或多個(gè)無源能量元件在半導(dǎo)體晶圓的后側(cè)之上定位(例如表面貼裝)并與之接觸(框210)。如上所述，無源能量元件可包括電容器、電感器和/或電阻器。如圖5中所示，無源能量元件318A、318B在再分配層316A、316B、316C之上定位并與之接觸。無源能量元件318A、318B借助于電界面320 (SMT墊、焊料凸塊等)與相應(yīng)的再分配層316A、316B、316C電接觸。如所示的，無源能量元件318A、318B借助于再分配層316A、316B、316C、TSV314以及附連界面306而與前側(cè)(例如晶圓302的集成電路301等)電通信。
[0033]裝封結(jié)構(gòu)然后在半導(dǎo)體晶圓后側(cè)上的半導(dǎo)體晶圓之上形成(框212)。裝封結(jié)構(gòu)(例如圖5中所示的裝封結(jié)構(gòu)322)可包括包覆成型件324 (例如模制復(fù)合物)。模制復(fù)合物可包括液體或粉末材料，諸如環(huán)氧材料、樹脂基材料和/或熱塑橡膠材料。例如，在特定情況下，環(huán)氧骨料能與球形硅石填充材料一起使用。模制復(fù)合物可基于如下特性選擇，所述特性包括但不限于:熱膨脹系數(shù)(CTE)、撓曲模量、和/或顆粒尺寸。一旦形成裝封結(jié)構(gòu)，加強(qiáng)組件被附接至裝封結(jié)構(gòu)(框214)。如圖5中所示，加強(qiáng)組件323附接至裝封結(jié)構(gòu)322以提供附加的強(qiáng)度以及控制結(jié)構(gòu)322的翹曲度。在一些實(shí)施方式中，可對(duì)模制復(fù)合物使用傳遞成型處理。在一實(shí)施方式中，液態(tài)模制復(fù)合物可被使用以形成包覆成型件324。在其他實(shí)施方式中，可對(duì)模制復(fù)合物使用壓模成型處理。例如，粒狀模制復(fù)合物放置在壓縮成型腔中，對(duì)模制復(fù)合物施加壓力，并且然后維持熱量和壓力直至模制材料固化為止。應(yīng)當(dāng)指出的是模制復(fù)合物的厚度可被選擇以防止壓力對(duì)無源能量元件318A、318B的影響或使得所述影響最小化。例如，當(dāng)使用壓模成型時(shí)，模制復(fù)合物的厚度可被選擇成比柱式無源能量元件318A、318B的高度更大。在一些實(shí)施方式中，可使用平面化以使包覆成型件的表面變得平坦(框216)。接下來，半導(dǎo)體基底可被單?；蕴峁└鳘?dú)立的集成電路器件(框218)。例如，晶圓302可被單粒化以提供獨(dú)立的芯片封裝件，諸如芯片封裝件100，所述芯片封裝件在其中封裝有無源能量元件，所述芯片封裝件可用于(相比外部連接至無源能量元件的芯片封裝件而言)降低RLC阻抗值。
[0034]益論
[0035]盡管已用專門針對(duì)結(jié)構(gòu)特征和/或過程操作的語言描述了本申請(qǐng)的主題，應(yīng)當(dāng)理解的是所附權(quán)利要求書中的主題并非必須限定至上述特定特征或行為。實(shí)際上，以上描述的特定特征和行為被作為實(shí)施權(quán)利要求的示例性形式而公開。
【權(quán)利要求】
1.一種半導(dǎo)體封裝器件，其包括: 半導(dǎo)體基底，其具有第一表面和第二表面，所述半導(dǎo)體基底包括接近第一表面形成的一個(gè)或多個(gè)集成電路； 至少一個(gè)無源能量元件，其在第二表面之上設(shè)置；以及 裝封結(jié)構(gòu)，其在第二表面之上設(shè)置，所述裝封結(jié)構(gòu)至少大體上裝封所述至少一個(gè)無源能量元件。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括貫穿基底通路，所述貫穿基底通路至少大體上從第一表面延伸至第二表面，貫穿基底通路構(gòu)造成將所述至少一個(gè)無源能量元件與所述一個(gè)或多個(gè)集成電路中的至少一個(gè)電連接。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，還包括在第二表面之上形成的再分配層，所述再分配層構(gòu)造成提供所述至少一個(gè)無源能量元件與貫穿基底通路之間的電連接。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括多個(gè)在第一表面之上設(shè)置的附連凸塊。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，所述多個(gè)附連凸塊包括多個(gè)焊料凸塊。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述至少一個(gè)無源能量元件包括電容器、電感器或電阻器中的至少一個(gè)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述裝封結(jié)構(gòu)由在半導(dǎo)體基底的第二表面之上模制成型的包覆成型件構(gòu)成。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括加強(qiáng)組件，其在所述裝封結(jié)構(gòu)之上設(shè)置以對(duì)所述裝封結(jié)構(gòu)提供機(jī)械強(qiáng) 度。
9.一種晶圓級(jí)半導(dǎo)體封裝器件，其包括: 半導(dǎo)體基底，其具有第一表面和第二表面，所述半導(dǎo)體基底包括接近第一表面形成的一個(gè)或多個(gè)電源管理集成電路； 至少一個(gè)無源能量元件，其在第二表面之上設(shè)置； 裝封結(jié)構(gòu)，其在第二表面之上設(shè)置，所述裝封結(jié)構(gòu)至少大體上裝封所述至少一個(gè)無源能量元件；以及 貫穿基底通路，所述貫穿基底通路至少大體上延伸穿過半導(dǎo)體基底，貫穿基底通路構(gòu)造成將所述至少一個(gè)無源能量元件與所述一個(gè)或多個(gè)電源管理集成電路電連接。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，還包括在第二表面之上形成的再分配層，所述再分配層構(gòu)造成提供所述至少一個(gè)無源能量元件與貫穿基底通路之間的電連接。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，還包括多個(gè)在第一表面之上設(shè)置的附連凸塊，其中所述多個(gè)附連凸塊中的至少一個(gè)借助于貫穿基底通路與所述至少一個(gè)無源能量元件電連接。
12.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述至少一個(gè)無源能量元件包括半導(dǎo)體基底，所述半導(dǎo)體基底在其中形成有電容器、電感器或電阻器中的至少一個(gè)。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體基底借助于在半導(dǎo)體基底之上設(shè)置的一個(gè)或多個(gè)焊料凸塊與貫穿基底通路電連接。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，還包括多個(gè)在第一表面之上設(shè)置的附連凸塊，所述多個(gè)附連凸塊具有第一熔點(diǎn)并且所述一個(gè)或多個(gè)焊料凸塊具有第二熔點(diǎn)，第二熔點(diǎn)比第一熔點(diǎn)更高。
15.一種用于制造晶圓級(jí)封裝件的方法，其包括: 處理半導(dǎo)體晶圓，以在其中形成一個(gè)或多個(gè)集成電路，所述半導(dǎo)體晶圓具有第一表面和第二表面，所述一個(gè)或多個(gè)集成電路接近第一表面； 在所述半導(dǎo)體晶圓中形成貫穿基底通路，所述貫穿基底通路至少大體上從第一表面延伸至第二表面；以及 將無源能量元件在第二表面之上定位，所述無源能量元件借助于貫穿基底通路與所述一個(gè)或多個(gè)集成電路電連接。
16.根據(jù)權(quán)利要求15所述的方法，還包括: 在第二表面之上形成再分配層，所述再分配層電連接于貫穿基底通路和無源能量元件；以及 在第二表面之上形成裝封結(jié)構(gòu)，所述裝封結(jié)構(gòu)至少大體上裝封所述無源能量元件。
17.根據(jù)權(quán)利要求16所述的方法，其特征在于，所述裝封結(jié)構(gòu)包括在第二表面之上模制成型的包覆成型件。
18.根據(jù)權(quán)利要求15所述的方法，還包括將加強(qiáng)組件附接至所述裝封結(jié)構(gòu)。
19.根據(jù)權(quán)利要求15所 述的方法，其特征在于，所述無源能量元件包括電容器、電感器或電阻器中的至少一個(gè)。
20.根據(jù)權(quán)利要求15所述的方法，其特征在于，在貫穿基底通路中沉積導(dǎo)電材料。
【文檔編號(hào)】H01L23/31GK103681576SQ201310414914
【公開日】2014年3月26日 申請(qǐng)日期:2013年9月12日 優(yōu)先權(quán)日:2012年9月14日
【發(fā)明者】P·R·哈珀 申請(qǐng)人:馬克西姆綜合產(chǎn)品公司