一種微型溝槽的測試結構及測試方法
【專利摘要】本發(fā)明涉及一種微型溝槽的測試結構及測試方法，第一測試件和第二測試件，所述第一測試件和所述第二測試件上下層疊設置，所述第一測試件和所述第二測試件中均含有連接為一體的條形導線陣列，所述第一測試件中的條形導線和所述第二測試件中的條形導線相互垂直；第一連接端和第二連接端，所述第一連接端和所述第二連接端將所述第一測試件和所述第二測試件分別連接至第一測試焊盤和第二測試焊盤。本發(fā)明所述方法改變了現(xiàn)有技術中需要對對大量的樣品進行檢測的弊端，通過所述測試結構可以對整個晶片地圖上的所有的微型溝槽進行掃描，根據(jù)電流進行分析，使所述結果能夠更加準確，而且整個過程更加簡單、節(jié)省時間。
【專利說明】
一種微型溝槽的測試結構及測試方法

【技術領域】
[0001]本發(fā)明涉及半導體領域，具體地，本發(fā)明涉及一種微型溝槽的測試結構及測試方法。

【背景技術】
[0002]隨著集成電路技術的持續(xù)發(fā)展，芯片上將集成更多器件，芯片也將采用更快的時鐘速度。在這些要求的推進下，器件的幾何尺寸將不斷縮小，在芯片的制造工藝中不斷采用新材料、新技術和新的制造工藝。這些改進對于單個器件的壽命影響非常大，可能造成局部區(qū)域的脆弱性增加、功率密度的提高、器件的復雜性增加以及引入新的失效機制，同時較小的容錯空間意味著壽命問題必須在設計的一開始就必須考慮，并且在器件的開發(fā)和制造過程中一直進行監(jiān)控和測試，一直到最終產(chǎn)品的完成。
[0003]目前對半導體器件的監(jiān)控和測試一般包括對具有特定封裝形式的器件進行各種電學性能測試和工藝可靠性測試，目前大都采用靜態(tài)隨即存取存儲器(簡稱為靜態(tài)隨機存儲器或者Static RAM, SRAM)作為評估電學性能的測試平臺，隨著SRAM單元尺寸變的越來越小，在器件的制備過程中，不同金屬層101和102之間可能會形成微型溝槽(Microtrench) 103 (如圓圈中的部分所示),如圖1所示,所述微型溝槽103 (Micro trench)會導致半導體器件的擊穿電壓(Breakdown Voltage, VBD)性能變差,而在先進技術節(jié)點中，所述半導體器件的擊穿電壓(Breakdown Voltage,VBD)性能成為評價器件性能的最主要的參數(shù)之一。因此如何評價器件的VBD性能具有重要的意義。
[0004]現(xiàn)有技術中大都是通過SEM切口(SEM cut)對所述微型溝槽103的性能進行檢測，但是所述檢測方法只能對所述微型溝槽103進行定性的檢測，而且所述檢測需要更多的時間，而且為了得到更加準確的結果，需要對大量的樣品進行檢測，但是效果并不理想。
[0005]因此，隨著半導體尺寸的縮小，對于微型溝槽的檢測方法存在浪費時間、采樣多以及只能定性檢測等諸多弊端，使生產(chǎn)效率受到限制，目前亟需對所述檢測方法進行改進，以消除上述問題。


【發(fā)明內(nèi)容】

[0006]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0007]本發(fā)明為了克服目前存在問題，提供了一種微型溝槽的測試結構，包括:
[0008]第一測試件和第二測試件，所述第一測試件和所述第二測試件上下層疊設置，所述第一測試件和所述第二測試件中分別含有連接為一體的條形導線陣列，所述第一測試件中的條形導線和所述第二測試件中的條形導線相互垂直；
[0009]第一連接端和第二連接端，所述第一連接端和所述第二連接端將所述第一測試件和所述第二測試件分別連接至第一測試焊盤和第二測試焊盤。
[0010]作為優(yōu)選，所述第一測試件和所述第二測試件均呈梳狀結構，均含有連接線和平行設置于所述連接線上的若干條形導線，所述第一測試件中的條形導線和所述第二測試件中的條形導線相互垂直。
[0011]作為優(yōu)選，所述第一測試件和所述第二測試件設置于上下兩平行的平面中。
[0012]作為優(yōu)選，所述第一測試件和所述第二測試件分別與所述第一測試焊盤和所述第二測試焊盤位于同一平面。
[0013]作為優(yōu)選，所述第一測試件和所述第二測試件均為金屬測試件。
[0014]作為優(yōu)選，所述條形導線的寬度相同。
[0015]作為優(yōu)選，所述條形導線的寬度為設定的基本寬度的η倍其中η為自然數(shù)。
[0016]本發(fā)明還提供了一種基于上述的測試結構的測試方法，包括:
[0017]步驟(a)在所述第一測試焊盤和所述第二測試焊盤上施加掃描電壓；
[0018]步驟(b)記錄施加所述掃描電壓時的泄露電流；
[0019]步驟(C)根據(jù)所述泄漏電流的變化對所述微型溝槽的VBD性能進行分析。
[0020]作為優(yōu)選，步驟(a)中所述掃描電壓小于或等于100V。
[0021]作為優(yōu)選，所述方法用于對整個晶片地圖進行檢測。
[0022]作為優(yōu)選，在所述步驟(C)中當所述泄露電流急速變大達到峰值時的電壓即為擊穿電壓。
[0023]作為優(yōu)選，所述方法還包括以下步驟:
[0024]改變所述第一測試件和所述第二測試件的條形導線陣列中條形導線的寬度，對所述微型溝槽進行測試，根據(jù)測試結果分析所述條形導線寬度對所述微型溝槽VBD性能的影響。
[0025]本發(fā)明所述方法可以通過位于上下平面的測試件，得到評價器件VBD的數(shù)據(jù)，以滿足目前先進技術節(jié)點的需求，本發(fā)明所述方法通過所述測試結構的電學性能，對所述微型溝槽的性能進行評價，通過電流的檢測實現(xiàn)所述溝槽VBD性能的檢測，使得該方法更加簡單易行，本發(fā)明所述方法除了定性分析其性能以外，還可以建立所述泄露電流和VBD之間的關聯(lián)，通過所述關聯(lián)進行定量分析，以便更加準確的對所述微型溝槽的VBD性能進行分析評價。
[0026]本發(fā)明所述方法改變了現(xiàn)有技術中需要對對大量的樣品進行檢測的弊端，通過所述測試結構可以對整個晶片地圖上的所有的微型溝槽進行掃描，根據(jù)電流進行分析，使所述結果能夠更加準確，而且整個過程更加簡單、節(jié)省時間。

【專利附圖】

【附圖說明】
[0027]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，
[0028]圖1為現(xiàn)有技術中形成所述微型溝槽的結構示意圖；
[0029]圖2為本發(fā)明一【具體實施方式】中所述測試結構的結構示意圖；
[0030]圖3為本發(fā)明一【具體實施方式】中所述測試結構中測試件線條寬度對測試結果影響示意圖；
[0031]圖4為本發(fā)明的一【具體實施方式】中所述測試方法的工藝流程圖。

【具體實施方式】
[0032]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進行描述。
[0033]為了徹底理解本發(fā)明，將在下列的描述中提出詳細的描述，以說明本發(fā)明所述測試結構和測試方法。顯然，本發(fā)明的施行并不限于半導體領域的技術人員所熟習的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0034]應予以注意的是，這里所使用的術語僅是為了描述具體實施例，而非意圖限制根據(jù)本發(fā)明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復數(shù)形式。此外，還應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0035]現(xiàn)在，將參照附圖更詳細地描述根據(jù)本發(fā)明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當理解的是，提供這些實施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實施例的構思充分傳達給本領域普通技術人員。在附圖中，為了清楚起見，夸大了層和區(qū)域的厚度，并且使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。
[0036]本發(fā)明為了解決現(xiàn)有技術中對所述微型溝槽測試時間過長，結果不夠精確的問題，提供了一種新的微型溝槽的測試結構，包括:
[0037]第一測試件和第二測試件，所述第一測試件和所述第二測試件層疊設置，所述第一測試件和所述第二測試件中均含有連接為一體的條形導線陣列，所述第一測試件中的條形導線和所述第二測試件中的條形導線相互垂直；
[0038]第一連接端和第二連接端，所述第一連接端和所述第二連接端將所述第一測試件和所述第二測試件分別連接至第一焊盤和第二焊盤。
[0039]具體地，所述條形導線陣列為一體設置，包含多個平行設置的條形導線，作為優(yōu)選，在本發(fā)明的一種實施方式中，如圖2所示，所述第一測試件203和第二測試件204均呈梳狀結構，其中所述第一測試件203位于下方的平面中，所述第二測試件204位于上方的平面中，所述上下兩個平面平行設置。
[0040]進一步，所述第一測試件203中包括連接線以及平行設置于所述連接線上的條形導線，所述多個條形導線形成所述條形導線陣列，其中，所述條形導線的寬度可以相同或者不同，作為優(yōu)選，所述條形導線可以選擇基本寬度的1-η倍中的一種或者多種的組合，進一步，可以優(yōu)選為基本寬度的1-10倍中的一種或者多種組合。
[0041]所述第二測試件204的結構和所述第一測試件203類似，所述第一測試件203和所述第二測試件204中條形導線的數(shù)目、寬度以及條形導線之間的寬度可以相同或者不同，根據(jù)實際需要進行設置，并不局限于某一種情況。
[0042]進一步，所述第一測試件203和所述第二測試件204均為金屬測試件，所述金屬測試件可以選擇銅、鎢，鈦，鈷，鎳，鋁，釔，鐿和鉺中的一種或者多種，并不局限于某一種。在該實施例中優(yōu)選為銅。
[0043]所述第一測試件203通過第一連接端205與所述第一焊盤202相連接，作為優(yōu)選，所述第一測試件203與所述第一焊盤202平行設置，進一步，所述第一測試件203、第一連接端205與所述第一焊盤202位于同一平面上，進一步，所述第一連接端205和所述條形導線平行設置。
[0044]所述第二測試件204通過第二連接端206與所述第二焊盤201相連接，作為優(yōu)選，所述第二測試件204與所述第二焊盤201平行設置，進一步，所述第一測試件204、第二連接端206與所述第二焊盤201位于同一平面上，進一步，所述第二連接端206和所述條形導線垂直，所述第二連接端206為所述第二測試件204中連接線的延長線，不用額外設置連接端。
[0045]如圖2所示，所述第一測試件203中的條形導線為橫向設置，所述第二測試件204的條形導線為縱向設置，雖然位于上下不同的平面上，甚至是相互平行的平面上，所述第一測試件203中的條形導線和所述第二測試件204的條形導線橫相互垂直設置。
[0046]本發(fā)明還提供了一種利用所述檢測結構對微型溝槽進行檢測的方法，所述方法包括:
[0047]步驟(a)在所述第一焊盤和所述第二焊盤上施加掃描電壓；
[0048]步驟(b)記錄施加所述掃描電壓時的泄露電流；
[0049]步驟(C)根據(jù)所述泄漏電流的變化對所述微型溝槽的性能進行分析。
[0050]本發(fā)明所述方法通過所述測試結構的電學性能，對所述微型溝槽的性能進行評價，其中，所述步驟(a)中所述掃描電壓小于或等于100V，在所述第一焊盤和所述第二焊盤上施加所述掃描電壓時，隨著電壓的逐步增加，電流不斷增加，如圖3中的線條1-3所示，通過所述電流的變化對所述微型溝槽的性能進行評價。
[0051]具體地，隨著電壓的增加，電流不斷增加，當所述泄露電流急速增加，達到峰值，如圖3中所述的電流峰值處對應的電壓即為所述器件的擊穿電壓VBD，所述電流的檢測可以選用本領域常用的檢測方法，所述電流的檢測簡單易行，因此通過所述方法可以更加簡單快捷的實現(xiàn)對所述微型溝槽的VBD性能的檢測。
[0052]作為優(yōu)選，由于所述電流的大小可以進行精確度測量，因此本發(fā)明所述方法除了定性分析其性能以外，還可以建立所述泄露電流和VBD之間的關聯(lián)，通過所述關聯(lián)進行定量分析，以便更加準確的對所述微型溝槽的VBD性能進行分析評價。
[0053]作為優(yōu)選，所述方法還可以考察所述條形導線寬度和所述微型溝槽VBD性能之間的關系，具體地，改變所述第一測試件和所述第二測試件的條形導線陣列中條形導線的寬度，對所述微型溝槽進行測試，根據(jù)測試結果分析所述條形導線寬度對所述微型溝槽性能的影響。
[0054]在本發(fā)明的一具體地實施方式中，如圖3所示，其中所述的電壓-電流曲線，其中所述曲線I為所述條形導線的寬度為設定值的10倍時的曲線，所述曲線2為所述條形導線的寬度為設定值的2倍時的曲線，所述曲線I為所述條形導線的寬度為設定值的I倍時的曲線，其中所述條形導線寬度的設定值可以根據(jù)實際情況進行設定，并不局限于某一數(shù)值。
[0055]通過圖3中的數(shù)據(jù)可以看出，隨著所述條形導線寬度的變大，器件的VBD性能衰退更加嚴重，意味著較大的金屬寬度會引起使所述微型溝槽的性能更差，通過所述方法測量得到的結果和SEM切口(SEM cut)方法得到的檢測結果一致，進一步證明了本發(fā)明所述方法的準確性。
[0056]進一步，本發(fā)明所述方法改變了現(xiàn)有技術中需要對對大量的樣品進行檢測的弊端，通過所述測試結構可以對整個晶片地圖上的所有的微型溝槽進行掃描，根據(jù)電流進行分析，使所述結果能夠更加準確，而且整個過程更加簡單、節(jié)省時間。
[0057]本發(fā)明所述方法可以通過位于上下平面的測試件，得到評價器件VBD的數(shù)據(jù)，以滿足目前先進技術節(jié)點的需求，本發(fā)明所述方法通過所述測試結構的電學性能，對所述微型溝槽的性能進行評價，通過電流的檢測實現(xiàn)所述溝槽VBD性能的檢測，使得該方法更加簡單易行，本發(fā)明所述方法除了定性分析其性能以外，還可以建立所述泄露電流和VBD之間的關聯(lián)，通過所述關聯(lián)進行定量分析，以便更加準確的對所述微型溝槽的VBD性能進行分析評價。
[0058]圖4為本發(fā)明的一【具體實施方式】中所述測試方法的工藝流程圖，具體地，包括以下步驟:
[0059]步驟(a)在所述第一測試焊盤和所述第二測試焊盤上施加掃描電壓；
[0060]步驟(b)記錄施加所述掃描電壓時的泄露電流；
[0061]步驟(C)根據(jù)所述泄漏電流的變化對所述微型溝槽的VBD性能進行分析。
[0062]本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領域技術人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權利要求書及其等效范圍所界定。
【權利要求】
1.一種微型溝槽的測試結構,包括: 第一測試件和第二測試件，所述第一測試件和所述第二測試件上下層疊設置，所述第一測試件和所述第二測試件中分別含有連接為一體的條形導線陣列，所述第一測試件中的條形導線和所述第二測試件中的條形導線相互垂直； 第一連接端和第二連接端，所述第一連接端和所述第二連接端將所述第一測試件和所述第二測試件分別連接至第一測試焊盤和第二測試焊盤。
2.根據(jù)權利要求1所述的測試結構，其特征在于，所述第一測試件和所述第二測試件均呈梳狀結構，均含有連接線和平行設置于所述連接線上的若干所述條形導線。
3.根據(jù)權利要求1或2所述的測試結構，其特征在于，所述第一測試件和所述第二測試件設置于上下兩平行的平面中。
4.根據(jù)權利要求1或2所述的測試結構，其特征在于，所述第一測試件和所述第二測試件分別與所述第一測試焊盤和所述第二測試焊盤位于同一平面。
5.根據(jù)權利要求1或2所述的測試結構，其特征在于，所述第一測試件和所述第二測試件均為金屬測試件。
6.根據(jù)權利要求2所述的測試結構，其特征在于，所述條形導線的寬度相同。
7.根據(jù)權利要求6所述的測試結構，其特征在于，所述條形導線的寬度為設定的基本寬度的η倍，其中η為自然數(shù)。
8.一種基于權利要求1-7之一所述的測試結構的測試方法，包括: 步驟(a)在所述第一測試焊盤和所述第二測試焊盤上施加掃描電壓； 步驟(b)記錄施加所述掃描電壓時的泄露電流； 步驟(c)根據(jù)所述泄漏電流的變化對所述微型溝槽的VBD性能進行分析。
9.根據(jù)權利要求8所述的測試方法，其特征在于，步驟(a沖所述掃描電壓小于或等于10V0
10.根據(jù)權利要求8所述的測試方法，其特征在于，所述方法用于對整個晶片地圖進行檢測。
11.根據(jù)權利要求8所述的測試方法，其特征在于，在所述步驟(C)中當所述泄露電流急速變大達到峰值時的電壓即為擊穿電壓。
12.根據(jù)權利要求8所述的測試方法，其特征在于，所述方法還包括以下步驟: 改變所述第一測試件和所述第二測試件的條形導線陣列中條形導線的寬度，對所述微型溝槽進行測試，根據(jù)測試結果分析所述條形導線寬度對所述微型溝槽VBD性能的影響。
【文檔編號】H01L23/544GK104422870SQ201310410805
【公開日】2015年3月18日 申請日期:2013年9月10日 優(yōu)先權日:2013年9月10日
【發(fā)明者】朱振華 申請人:中芯國際集成電路制造(上海)有限公司