一種半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件及其制造方法，所述制造方法包括：提供半導(dǎo)體襯底，在其NMOS區(qū)和PMOS區(qū)上形成偽柵極結(jié)構(gòu)；同時(shí)去除位于NMOS區(qū)和PMOS區(qū)的偽柵極結(jié)構(gòu)中的犧牲介電層和犧牲柵極材料層以形成凹槽；在凹槽中形成高k介電層和第一金屬柵極；形成僅覆蓋NMOS區(qū)的硬掩膜層作為掩膜，去除位于PMOS區(qū)的第一金屬柵極和高k介電層，在半導(dǎo)體襯底中形成溝道凹槽；在溝道凹槽的底部形成另一高k介電層和第二金屬柵極，去除硬掩膜層。根據(jù)本發(fā)明，可以獨(dú)立地調(diào)節(jié)分別形成于NMOS區(qū)和PMOS區(qū)的第一功函數(shù)設(shè)定金屬層和第二功函數(shù)設(shè)定金屬層的功函數(shù)，通過(guò)減少一次掩膜光刻工序降低去除犧牲介電層和犧牲柵極材料層的工藝成本，顯著提升嵌入式鍺硅層施加于PMOS區(qū)的溝道區(qū)的應(yīng)力。
【專利說(shuō)明】一種半導(dǎo)體器件及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種形成高k-金屬柵極的方法以及具有該高k-金屬柵極的CMOS器件。

【背景技術(shù)】
[0002]在下一代集成電路的制造工藝中，對(duì)于互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的柵極的制作，通常采用高k-金屬柵極工藝。對(duì)于具有較高工藝節(jié)點(diǎn)的CMOS而言，所述高k-金屬柵極工藝通常為后柵極工藝，其實(shí)施過(guò)程為先高k介電層后金屬柵極和后高k介電層后金屬柵極兩種。前者的實(shí)施過(guò)程包括:在半導(dǎo)體襯底上形成偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)由自下而上層疊的界面層、高k介電層、覆蓋層(capping layer)和犧牲柵極材料層構(gòu)成；在偽柵極結(jié)構(gòu)的兩側(cè)形成側(cè)壁結(jié)構(gòu)，之后去除偽柵極結(jié)構(gòu)中的犧牲柵極材料層，在側(cè)壁結(jié)構(gòu)之間留下的溝槽內(nèi)依次沉積功函數(shù)金屬層(workfunct1n metal layer)、阻擋層(barrierlayer)和浸潤(rùn)層(wetting layer);進(jìn)行金屬柵極材料(通常為鋁)的填充。后者的實(shí)施過(guò)程包括:在半導(dǎo)體襯底上形成偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)由自下而上層疊的犧牲介電層和犧牲柵極材料層構(gòu)成；在偽柵極結(jié)構(gòu)的兩側(cè)形成側(cè)壁結(jié)構(gòu)，之后去除偽柵極結(jié)構(gòu)中的犧牲介電層和犧牲柵極材料層，在側(cè)壁結(jié)構(gòu)之間留下的溝槽內(nèi)依次沉積界面層、高k介電層、覆蓋層、功函數(shù)金屬層、阻擋層和浸潤(rùn)層；進(jìn)行金屬柵極材料(通常為鋁)的填充。
[0003]實(shí)施上述高k_金屬柵極工藝時(shí)，通常存在兩種去除偽柵極結(jié)構(gòu)的犧牲柵極材料層的方式。第一種方式是同時(shí)去除位于CMOS中的NMOS區(qū)和PMOS區(qū)的偽柵極結(jié)構(gòu)中的犧牲柵極材料層，例如，首先，如圖1A所示，隔離結(jié)構(gòu)101將半導(dǎo)體襯底100分為NMOS區(qū)和PMOS區(qū)，在NMOS區(qū)和PMOS區(qū)均形成有偽柵極結(jié)構(gòu)102，作為示例，偽柵極結(jié)構(gòu)102由自下而上層疊的高k介電層102a和犧牲柵極材料層102b構(gòu)成，在偽柵極結(jié)構(gòu)102的兩側(cè)形成有側(cè)壁結(jié)構(gòu)103，在半導(dǎo)體襯底100上依次形成接觸孔蝕刻停止層104和層間介電層105后，執(zhí)行化學(xué)機(jī)械研磨以露出偽柵極結(jié)構(gòu)102的頂部；接著，如圖1B所示，同時(shí)去除形成于NMOS區(qū)和PMOS區(qū)的偽柵極結(jié)構(gòu)102中的犧牲柵極材料層102b，沉積適用于PMOS區(qū)的功函數(shù)金屬層106，覆蓋位于NMOS區(qū)和PMOS區(qū)的層間介電層105、側(cè)壁結(jié)構(gòu)103和高k介電層102a;接著，如圖1C所示，通過(guò)刻蝕去除位于NMOS區(qū)的功函數(shù)金屬層106，沉積適用于NMOS區(qū)的功函數(shù)金屬層107，覆蓋位于NMOS區(qū)的層間介電層105、側(cè)壁結(jié)構(gòu)103和高k介電層102a以及位于PMOS區(qū)的功函數(shù)金屬層106 ;最后，如圖1D所示，依次沉積阻擋層108和金屬柵極材料層109，以覆蓋功函數(shù)金屬層107，執(zhí)行化學(xué)機(jī)械研磨以露出層間介電層105，完成高k-金屬柵極的制作。此種方式的缺點(diǎn)在于，位于PMOS區(qū)的高k-金屬柵極中形成有適用于NMOS區(qū)的功函數(shù)金屬層107，因此不便分別獨(dú)立地調(diào)整位于NMOS區(qū)和PMOS區(qū)的高k_金屬柵極中的功函數(shù)金屬層的功函數(shù)。
[0004]第二種方式是分別去除位于CMOS中的NMOS區(qū)和PMOS區(qū)的偽柵極結(jié)構(gòu)中的犧牲柵極材料層，例如，首先，如圖2A所示，隔離結(jié)構(gòu)201將半導(dǎo)體襯底200分為NMOS區(qū)和PMOS區(qū)，在NMOS區(qū)和PMOS區(qū)均形成有偽柵極結(jié)構(gòu)202，作為示例，偽柵極結(jié)構(gòu)202由自下而上層疊的高k介電層202a和犧牲柵極材料層202b構(gòu)成，在偽柵極結(jié)構(gòu)202的兩側(cè)形成有側(cè)壁結(jié)構(gòu)203，在半導(dǎo)體襯底200上依次形成接觸孔蝕刻停止層204和層間介電層205后，執(zhí)行化學(xué)機(jī)械研磨以露出偽柵極結(jié)構(gòu)202的頂部；接著，如圖2B所示，形成圖案化的光刻膠層206，僅覆蓋NMOS區(qū)，并以所述光刻膠層206為掩膜，通過(guò)蝕刻去除形成于PMOS區(qū)的偽柵極結(jié)構(gòu)202中的犧牲柵極材料層202b ;接著，如圖2C所示，去除所述光刻膠層206，依次沉積適用于PMOS區(qū)的功函數(shù)金屬層207a、阻擋層207b和金屬柵極材料層207c，執(zhí)行化學(xué)機(jī)械研磨以露出層間介電層205，完成位于PMOS區(qū)的高k-金屬柵極207的制作；接著，如圖2D所示，形成另一圖案化的光刻膠層，僅覆蓋PMOS區(qū)，并以所述另一光刻膠層為掩膜，通過(guò)蝕刻去除形成于NMOS區(qū)的偽柵極結(jié)構(gòu)202中的犧牲柵極材料層202b，然后，去除所述光刻膠層206，依次沉積適用于NMOS區(qū)的功函數(shù)金屬層208a、阻擋層207b和金屬柵極材料層207c,執(zhí)行化學(xué)機(jī)械研磨以露出層間介電層205,完成位于NMOS區(qū)的高k_金屬柵極208的制作。此種方式的缺點(diǎn)在于，需要實(shí)施兩次掩膜光刻過(guò)程，以形成分別遮蔽NMOS區(qū)和PMOS區(qū)的光刻膠層，增加工藝時(shí)長(zhǎng)和成本；需要實(shí)施兩次蝕刻，蝕刻過(guò)程產(chǎn)生的副產(chǎn)物對(duì)后續(xù)實(shí)施構(gòu)成金屬柵極的各層材料的沉積的影響較大。
[0005]因此，需要提出一種方法，以解決上述問(wèn)題。


【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的NMOS區(qū)和PMOS區(qū)上形成由自下而上層疊的犧牲介電層和犧牲柵極材料層構(gòu)成的偽柵極結(jié)構(gòu)；同時(shí)去除位于所述NMOS區(qū)和所述PMOS區(qū)的偽柵極結(jié)構(gòu)中的犧牲介電層和犧牲柵極材料層以形成凹槽；在所述凹槽中形成高k介電層和第一金屬柵極；形成僅覆蓋NMOS區(qū)的硬掩膜層，并以所述硬掩膜層為掩膜，去除位于所述PMOS區(qū)的第一金屬柵極和高k介電層，并在所述半導(dǎo)體襯底中形成溝道凹槽；在所述溝道凹槽的底部形成另一高k介電層，在所述另一高k介電層上形成第二金屬柵極，并去除所述硬掩膜層。
[0007]進(jìn)一步，采用干法蝕刻工藝實(shí)施所述犧牲介電層和所述犧牲柵極材料層的去除。
[0008]進(jìn)一步，所述干法蝕刻的工藝參數(shù)包括:蝕刻氣體HBr的流量為20-500sccm，壓力為 2-40mTorr，功率為 100-2000W。
[0009]進(jìn)一步，在實(shí)施所述干法蝕刻之后，采用濕法蝕刻工藝去除所述干法蝕刻產(chǎn)生的蝕刻殘留物和雜質(zhì)。
[0010]進(jìn)一步，采用干法蝕刻工藝實(shí)施所述位于所述PMOS區(qū)的第一金屬柵極和高k介電層的去除以及所述溝道凹槽的形成。
[0011]進(jìn)一步，所述干法蝕刻的工藝參數(shù)包括:蝕刻氣體為Cl2和O2, Cl2的流量為50-500sccm, O2 的流量為 2_10sccm,壓力為 2_40mTorr,功率為 lOCUOOOW。
[0012]進(jìn)一步，聯(lián)合采用所述干法蝕刻工藝和濕法蝕刻工藝實(shí)施所述位于所述PMOS區(qū)的第一金屬柵極和高k介電層的去除以及所述溝道凹槽的形成。
[0013]進(jìn)一步，所述溝道凹槽的深度為l_4nm。
[0014]進(jìn)一步，在去除所述犧牲介電層和所述犧牲柵極材料層之前，還包括下述步驟:在所述偽柵極結(jié)構(gòu)的兩側(cè)形成側(cè)壁結(jié)構(gòu)；在所述側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成源/漏區(qū)；在所述側(cè)壁結(jié)構(gòu)兩側(cè)的PMOS區(qū)中形成嵌入式鍺硅層；在所述半導(dǎo)體襯底上形成完全覆蓋所述偽柵極結(jié)構(gòu)的接觸孔蝕刻停止層和層間介電層；執(zhí)行化學(xué)機(jī)械研磨以露出所述偽柵極結(jié)構(gòu)的頂部。
[0015]進(jìn)一步，在分別沉積構(gòu)成所述第一金屬柵極和所述第二金屬柵極的材料之后，還包括執(zhí)行化學(xué)機(jī)械研磨的步驟，直至露出所述層間介電層。
[0016]進(jìn)一步，通過(guò)所述化學(xué)機(jī)械研磨去除所述硬掩膜層。
[0017]進(jìn)一步，所述第一金屬柵極包括自下而上依次層疊的第一功函數(shù)設(shè)定金屬層、阻擋層和金屬柵極材料層；所述第二金屬柵極包括自下而上依次層疊的第二功函數(shù)設(shè)定金屬層、另一阻擋層和另一金屬柵極材料層。
[0018]進(jìn)一步，所述第一功函數(shù)設(shè)定金屬層包括一層或多層金屬或金屬化合物，其構(gòu)成材料為適用于所述NMOS的金屬材料；所述第二功函數(shù)設(shè)定金屬層包括一層或多層金屬或金屬化合物，其構(gòu)成材料為適用于所述PMOS的金屬材料。
[0019]進(jìn)一步，所述高k介電層和所述第一功函數(shù)設(shè)定金屬層之間以及所述另一高k介電層和所述第二功函數(shù)設(shè)定金屬層之間形成有覆蓋層，其構(gòu)成材料包括氮化鈦或氮化鉭。
[0020]進(jìn)一步，所述高k介電層和所述半導(dǎo)體襯底之間以及所述另一高k介電層和所述半導(dǎo)體襯底之間形成有界面層，其構(gòu)成材料包括硅氧化物。
[0021 ] 進(jìn)一步，所述高k介電層和所述另一高k介電層的介電常數(shù)為3.9以上；所述犧牲柵極材料層的材料包括多晶硅、氮化硅或無(wú)定形碳；所述犧牲介電層的材料包括二氧化硅；所述硬掩膜層的材料包括SiN或BN。
[0022]本發(fā)明還提供一種半導(dǎo)體器件，包括:
[0023]半導(dǎo)體襯底；
[0024]形成在所述半導(dǎo)體襯底中的隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)將所述半導(dǎo)體襯底分為NMOS區(qū)和PMOS區(qū)；
[0025]形成在NMOS區(qū)的第一金屬柵極和形成在PMOS區(qū)的第二金屬柵極，其中，所述第一金屬柵極的下部位于所述半導(dǎo)體襯底之上，所述第二金屬柵極的下部位于所述半導(dǎo)體襯底之中；
[0026]形成在所述第一金屬柵極兩側(cè)和所述第二金屬柵極兩側(cè)的側(cè)壁結(jié)構(gòu)；
[0027]形成在位于所述PMOS區(qū)的側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中的嵌入式鍺硅層。
[0028]進(jìn)一步，所述第一金屬柵極和所述半導(dǎo)體襯底之間以及所述第二金屬柵極和所述半導(dǎo)體襯底之間形成有高k介電層。
[0029]進(jìn)一步，所述隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)
[0030]根據(jù)本發(fā)明，可以獨(dú)立地調(diào)節(jié)分別形成于所述NMOS區(qū)和PMOS區(qū)的第一功函數(shù)設(shè)定金屬層和第二功函數(shù)設(shè)定金屬層的功函數(shù)，通過(guò)減少一次掩膜光刻工序降低去除所述犧牲介電層和所述犧牲柵極材料層的工藝成本，顯著提升形成于所述PMOS區(qū)的嵌入式鍺硅層施加于所述PMOS區(qū)的溝道區(qū)的應(yīng)力。

【專利附圖】

【附圖說(shuō)明】
[0031]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0032]附圖中:
[0033]圖1A-圖1D為根據(jù)現(xiàn)有的形成高k-金屬柵極的方法的示例性實(shí)施例一依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；
[0034]圖2A-圖2D為根據(jù)現(xiàn)有的形成高k_金屬柵極的方法的示例性實(shí)施例二依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；
[0035]圖3A-圖3E為根據(jù)本發(fā)明示例性實(shí)施例的方法形成高k_金屬柵極依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；
[0036]圖4為根據(jù)本發(fā)明示例性實(shí)施例的方法形成高k_金屬柵極的流程圖。

【具體實(shí)施方式】
[0037]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0038]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的形成高k-金屬柵極的方法以及具有該高k-金屬柵極的CMOS器件。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0039]應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0040][示例性實(shí)施例]
[0041]下面，參照?qǐng)D3A-圖3E和圖4來(lái)描述根據(jù)本發(fā)明示例性實(shí)施例的方法形成高k-金屬柵極的詳細(xì)步驟。
[0042]參照?qǐng)D3A-圖3E，其中示出了根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖。
[0043]首先，如圖3A所示，提供半導(dǎo)體襯底300，半導(dǎo)體襯底300的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI )、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底300的構(gòu)成材料選用單晶硅。在半導(dǎo)體襯底300中形成有隔離結(jié)構(gòu)301，作為示例，隔離結(jié)構(gòu)301為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。在本實(shí)施例中，隔離結(jié)構(gòu)301為淺溝槽隔離結(jié)構(gòu)，其將半導(dǎo)體襯底300分為NMOS區(qū)和PMOS區(qū)。半導(dǎo)體襯底300中還形成有各種阱(well)結(jié)構(gòu)，為了簡(jiǎn)化，圖示中予以省略。
[0044]在半導(dǎo)體襯底300的NMOS區(qū)和PMOS區(qū)上均形成有偽柵極結(jié)構(gòu)302，作為示例，偽柵極結(jié)構(gòu)302包括自下而上層疊的犧牲介電層302a和犧牲柵極材料層302b。犧牲介電層302a的材料包括二氧化硅。犧牲柵極材料層302b的材料包括多晶硅、氮化硅或無(wú)定形碳，優(yōu)選多晶娃。
[0045]此外，作為示例，在偽柵極結(jié)構(gòu)302的兩側(cè)形成有側(cè)壁結(jié)構(gòu)303。其中，側(cè)壁結(jié)構(gòu)303至少包括氧化物層和/或氮化物層。在側(cè)壁結(jié)構(gòu)303兩側(cè)的半導(dǎo)體襯底300中形成有源/漏區(qū)，為了簡(jiǎn)化，圖示中予以省略。
[0046]在側(cè)壁結(jié)構(gòu)303兩側(cè)的PMOS區(qū)中形成有嵌入式鍺硅層306，其形成過(guò)程通常包括以下步驟:采用先干法蝕刻再濕法蝕刻的工藝在側(cè)壁結(jié)構(gòu)303兩側(cè)的PMOS區(qū)中形成Σ狀凹槽；采用選擇性外延生長(zhǎng)工藝形成嵌入式鍺硅層306，以完全填充所述Σ狀凹槽，形成的嵌入式鍺硅層306可以摻雜硼，所述選擇性外延生長(zhǎng)工藝可以采用低壓化學(xué)氣相沉積(LPCVD )、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD )、超高真空化學(xué)氣相沉積(UHVCVD )、快速熱化學(xué)氣相沉積(RTCVD)和分子束外延(MBE)中的一種。所述先干法蝕刻再濕法蝕刻的工藝的具體步驟如下:先采用干法蝕刻工藝縱向蝕刻側(cè)壁結(jié)構(gòu)303兩側(cè)的PMOS區(qū)以形成溝槽，在本實(shí)施例中，采用CF4和HBr作為主蝕刻氣體，溫度40-60°C，功率200-400W，偏壓50-200V，蝕刻時(shí)間根據(jù)蝕刻深度而定；再采用各向同性的干法蝕刻工藝?yán)^續(xù)蝕刻所述溝槽，在所述溝槽的下方形成橢圓形凹槽，即形成碗狀凹槽，在本實(shí)施例中，采用Cl2和NF3作為主蝕刻氣體，溫度40-60°C，功率100-500W，偏壓0-10V，蝕刻時(shí)間根據(jù)所述碗狀凹槽的側(cè)壁向PMOS區(qū)的溝道區(qū)凹進(jìn)的深度而定；最后采用濕法蝕刻工藝擴(kuò)展蝕刻所述碗狀凹槽，以形成所述Σ狀凹槽，所述濕法蝕刻的溫度為30-60°C，時(shí)間依據(jù)所述Σ狀凹槽的期望尺寸而定，一般為100-300S，在本實(shí)施例中，采用四甲基氫氧化銨(TMAH)溶液作為所述濕法蝕刻的腐蝕液。
[0047]在嵌入式鍺硅層306的頂部還可以形成帽層，以有利于后續(xù)在嵌入式鍺硅層306上形成自對(duì)準(zhǔn)硅化物的實(shí)施。在本實(shí)施例中，采用原位外延生長(zhǎng)工藝形成所述帽層，即形成所述帽層所采用的外延生長(zhǎng)工藝與形成嵌入式鍺硅層306所采用的外延生長(zhǎng)工藝在同一個(gè)反應(yīng)腔室中進(jìn)行，作為示例，所述帽層的構(gòu)成材料為硅，為了簡(jiǎn)化，圖示中予以省略。
[0048]形成嵌入式鍺硅層306或者所述帽層之后，在半導(dǎo)體襯底300上形成完全覆蓋偽柵極結(jié)構(gòu)302的接觸孔蝕刻停止層304和層間介電層305。接觸孔蝕刻停止層304的材料優(yōu)選氮化硅，層間介電層305的材料優(yōu)選采用等離子體增強(qiáng)化學(xué)氣相沉積工藝形成的氧化物。然后，執(zhí)行化學(xué)機(jī)械研磨以露出偽柵極結(jié)構(gòu)302的頂部。
[0049]接著，如圖3B所示，同時(shí)去除位于NMOS區(qū)和PMOS區(qū)的偽柵極結(jié)構(gòu)302中的犧牲介電層302a和犧牲柵極材料層302b，形成凹槽302’。在本實(shí)施例中，采用干法蝕刻工藝實(shí)施所述去除，其工藝參數(shù)包括:蝕刻氣體HBr的流量為20-500sCCm，壓力為2-40mTorr，功率為100-2000W,其中mTorr代表毫毫米萊柱,sccm代表立方厘米/分鐘。在實(shí)施所述干法蝕刻之后，采用濕法蝕刻工藝去除所述干法蝕刻產(chǎn)生的蝕刻殘留物和雜質(zhì)。
[0050]接著，如圖3C所示，在凹槽302’中形成高k介電層307d和第一金屬柵極307。高k介電層307d的k值(介電常數(shù))通常為3.9以上，其構(gòu)成材料包括氧化鉿、氧化鉿硅、氮氧化鉿娃、氧化鑭、氧化錯(cuò)、氧化錯(cuò)娃、氧化鈦、氧化鉭、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化鋁等，特別優(yōu)選的是氧化鉿、氧化鋯或氧化鋁。作為示例，第一金屬柵極307包括自下而上依次層疊的第一功函數(shù)設(shè)定金屬層307a、阻擋層307b和金屬柵極材料層307c。第一功函數(shù)設(shè)定金屬層307a包括一層或多層金屬或金屬化合物，其構(gòu)成材料為適用于NMOS的金屬材料，包括鈦、鉭、鋁、鋯、鉿及其合金，還包括上述金屬元素的碳化物、氮化物等；阻擋層307b的材料包括氮化鉭或氮化鈦，金屬柵極材料層307c的材料包括鎢或鋁。需要說(shuō)明的是，在高k介電層307d和半導(dǎo)體襯底300之間還可以形成界面層，其構(gòu)成材料包括硅氧化物(S1x),形成界面層的作用是改善高k介電層307d與半導(dǎo)體襯底300之間的界面特性；在高k介電層307d和第一功函數(shù)設(shè)定金屬層307a之間還可以形成覆蓋層,其構(gòu)成材料包括氮化鈦或氮化鉭，形成覆蓋層的作用是阻止第一功函數(shù)設(shè)定金屬層307a中的金屬材料向高k介電層307d的擴(kuò)散；在阻擋層307b和金屬柵極材料層307c之間還可以形成浸潤(rùn)層，其構(gòu)成材料包括鈦或鈦鋁合金，形成浸潤(rùn)層的作用是改善阻擋層307b和金屬柵極材料層307c之間的界面特性，為了簡(jiǎn)化，圖示中予以省略。在本實(shí)施例中，采用化學(xué)氣相沉積工藝形成高k介電層307d，采用原子層沉積工藝或物理氣相沉積工藝形成第一功函數(shù)設(shè)定金屬層307a和阻擋層307b，采用化學(xué)氣相沉積工藝或物理氣相沉積工藝形成金屬柵極材料層307c。然后，執(zhí)行化學(xué)機(jī)械研磨以研磨上述各層材料，直至露出層間介電層305時(shí)終止。
[0051]接著，如圖3D所示，形成僅覆蓋NMOS區(qū)的硬掩膜層308，其形成過(guò)程為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再贅述。硬掩膜層308的材料包括SiN、BN等。
[0052]然后，以硬掩膜層308為掩膜，去除位于PMOS區(qū)的第一金屬柵極307和高k介電層307d，并在半導(dǎo)體襯底300中形成溝道凹槽309。作為示例，溝道凹槽309的深度為l_4nm。在本實(shí)施例中，采用干法蝕刻工藝實(shí)施所述去除并形成溝道凹槽309，其工藝參數(shù)包括:蝕刻氣體為Cl2和02，C12的流量為50-500sccm，O2的流量為2-lOsccm，壓力為2_40mTorr，功率為100-2000W，其中mTorr代表毫毫米汞柱，sccm代表立方厘米/分鐘。需要說(shuō)明的是，所述干法蝕刻可以與濕法蝕刻聯(lián)合實(shí)施，以提高所述第一金屬柵極307和高k介電層307d的去除效率,有效清除蝕刻過(guò)程產(chǎn)生的蝕刻殘留物和雜質(zhì)。
[0053]接著，如圖3E所示，在溝道凹槽309的底部形成另一高k介電層310d，在另一高k介電層310d上形成第二金屬柵極310，并去除硬掩膜層308。另一高k介電層310d的k值(介電常數(shù))通常為3.9以上，其構(gòu)成材料包括氧化鉿、氧化鉿硅、氮氧化鉿硅、氧化鑭、氧化錯(cuò)、氧化錯(cuò)娃、氧化鈦、氧化鉭、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化招等，特別優(yōu)選的是氧化鉿、氧化鋯或氧化鋁。作為示例，第二金屬柵極310包括自下而上依次層疊的第二功函數(shù)設(shè)定金屬層310a、另一阻擋層310b和另一金屬柵極材料層310c。第二功函數(shù)設(shè)定金屬層310a包括一層或多層金屬或金屬化合物,其構(gòu)成材料為適用于PMOS器件的金屬材料,包括釕、鈀、鉬、鎢及其合金，還包括上述金屬元素的碳化物、氮化物等；另一阻擋層310b的材料包括氮化鉭或氮化鈦，另一金屬柵極材料層310c的材料包括鎢或鋁。需要說(shuō)明的是，在另一高k介電層310d和半導(dǎo)體襯底300之間還可以形成界面層，其構(gòu)成材料包括硅氧化物(S1x),形成界面層的作用是改善另一高k介電層310d與半導(dǎo)體襯底300之間的界面特性；在另一高k介電層310d和第二功函數(shù)設(shè)定金屬層310a之間還可以形成覆蓋層，其構(gòu)成材料包括氮化鈦或氮化鉭，形成覆蓋層的作用是阻止第二功函數(shù)設(shè)定金屬層310a中的金屬材料向另一高k介電層310d的擴(kuò)散；在另一阻擋層310b和另一金屬柵極材料層310c之間還可以形成浸潤(rùn)層，其構(gòu)成材料包括鈦或鈦鋁合金，形成浸潤(rùn)層的作用是改善另一阻擋層310b和另一金屬柵極材料層310c之間的界面特性，為了簡(jiǎn)化，圖示中予以省略。在本實(shí)施例中，采用化學(xué)氣相沉積工藝形成另一高k介電層310d，采用原子層沉積工藝或物理氣相沉積工藝形成第二功函數(shù)設(shè)定金屬層310a和另一阻擋層310b，采用化學(xué)氣相沉積工藝或物理氣相沉積工藝形成另一金屬柵極材料層310c。然后，執(zhí)行化學(xué)機(jī)械研磨以研磨上述各層材料，直至露出層間介電層305，通過(guò)所述研磨去除硬掩膜層308。
[0054]至此，完成了根據(jù)本發(fā)明示例性實(shí)施例的方法實(shí)施的工藝步驟，如圖3E所示，在PMOS區(qū)形成的第二金屬柵極310的下部位于半導(dǎo)體襯底300中，可以顯著提升嵌入式鍺硅層306施加于PMOS區(qū)的溝道區(qū)的應(yīng)力。需要說(shuō)明的是，上述示例性實(shí)施例示出的工藝仍然屬于后高k介電層后金屬柵極工藝，本領(lǐng)域技術(shù)人員可以知曉的是，本發(fā)明提出的形成高k-金屬柵極的方法同樣適用于先高k介電層后金屬柵極工藝。
[0055]接下來(lái)，可以實(shí)施其余的半導(dǎo)體器件前端制造工藝，包括:在層間介電層305上形成覆蓋第一金屬柵極307和第二金屬柵極310的另一層間介電層，形成連通所述金屬柵極的頂部的第一接觸孔和連通PMOS區(qū)的嵌入式鍺硅層306的頂部以及NMOS區(qū)的源/漏區(qū)的第二接觸孔，在所述第二接觸孔的底部形成自對(duì)準(zhǔn)硅化物，填充金屬(通常為鎢)于所述接觸孔中形成連接后續(xù)形成的互連金屬層與所述自對(duì)準(zhǔn)硅化物的接觸塞。
[0056]接下來(lái)，可以實(shí)施常規(guī)的半導(dǎo)體器件后端制造工藝，包括:多個(gè)互連金屬層的形成，通常采用雙大馬士革工藝來(lái)完成；金屬焊盤的形成，用于實(shí)施器件封裝時(shí)的引線鍵合。
[0057]參照?qǐng)D4，其中示出了根據(jù)本發(fā)明示例性實(shí)施例的方法形成高k_金屬柵極的流程圖，用于簡(jiǎn)要示出整個(gè)制造工藝的流程。
[0058]在步驟401中，提供半導(dǎo)體襯底，在半導(dǎo)體襯底的NMOS區(qū)和PMOS區(qū)上形成由自下而上層疊的犧牲介電層和犧牲柵極材料層構(gòu)成的偽柵極結(jié)構(gòu)；
[0059]在步驟402中，同時(shí)去除位于NMOS區(qū)和PMOS區(qū)的偽柵極結(jié)構(gòu)中的犧牲介電層和犧牲柵極材料層以形成凹槽；
[0060]在步驟403中，在凹槽中形成高k介電層和第一金屬柵極；
[0061]在步驟404中，形成僅覆蓋NMOS區(qū)的硬掩膜層，并以硬掩膜層為掩膜，去除位于PMOS區(qū)的第一金屬柵極和高k介電層，并在半導(dǎo)體襯底中形成溝道凹槽；
[0062]在步驟405中，在溝道凹槽的底部形成另一高k介電層，在另一高k介電層上形成第二金屬柵極，并去除硬掩膜層。
[0063]根據(jù)本發(fā)明，可以獨(dú)立地調(diào)節(jié)分別形成于NMOS區(qū)和PMOS區(qū)的第一功函數(shù)設(shè)定金屬層307a和第二功函數(shù)設(shè)定金屬層310a的功函數(shù)，通過(guò)減少一次掩膜光刻工序降低去除犧牲柵極材料層302b和犧牲介電層302a的工藝成本，顯著提升形成于PMOS區(qū)的嵌入式鍺硅層306施加于PMOS區(qū)的溝道區(qū)的應(yīng)力。
[0064]本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制造方法，包括: 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的NMOS區(qū)和PMOS區(qū)上形成由自下而上層疊的犧牲介電層和犧牲柵極材料層構(gòu)成的偽柵極結(jié)構(gòu)； 同時(shí)去除位于所述NMOS區(qū)和所述PMOS區(qū)的偽柵極結(jié)構(gòu)中的犧牲介電層和犧牲柵極材料層以形成凹槽； 在所述凹槽中形成高k介電層和第一金屬柵極； 形成僅覆蓋NMOS區(qū)的硬掩膜層，并以所述硬掩膜層為掩膜，去除位于所述PMOS區(qū)的第一金屬柵極和高k介電層，并在所述半導(dǎo)體襯底中形成溝道凹槽； 在所述溝道凹槽的底部形成另一高k介電層，在所述另一高k介電層上形成第二金屬柵極，并去除所述硬掩膜層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用干法蝕刻工藝實(shí)施所述犧牲介電層和所述犧牲柵極材料層的去除。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述干法蝕刻的工藝參數(shù)包括:蝕刻氣體HBr 的流量為 20-500sccm，壓力為 2_40mTorr，功率為 100-2000W。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，在實(shí)施所述干法蝕刻之后，采用濕法蝕刻工藝去除所述干法蝕刻產(chǎn)生的蝕刻殘留物和雜質(zhì)。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用干法蝕刻工藝實(shí)施所述位于所述PMOS區(qū)的第一金屬柵極和高k介電層的去除以及所述溝道凹槽的形成。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述干法蝕刻的工藝參數(shù)包括:蝕刻氣體為Cl2和O2, Cl2的流量為50-500sccm, O2的流量為2-lOsccm，壓力為2_40mTorr，功率為100-2000W。
7.根據(jù)權(quán)利要求5所述的方法，其特征在于，聯(lián)合采用所述干法蝕刻工藝和濕法蝕刻工藝實(shí)施所述位于所述PMOS區(qū)的第一金屬柵極和高k介電層的去除以及所述溝道凹槽的形成。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述溝道凹槽的深度為l_4nm。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，在去除所述犧牲介電層和所述犧牲柵極材料層之前，還包括下述步驟:在所述偽柵極結(jié)構(gòu)的兩側(cè)形成側(cè)壁結(jié)構(gòu)；在所述側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成源/漏區(qū)；在所述側(cè)壁結(jié)構(gòu)兩側(cè)的PMOS區(qū)中形成嵌入式鍺硅層；在所述半導(dǎo)體襯底上形成完全覆蓋所述偽柵極結(jié)構(gòu)的接觸孔蝕刻停止層和層間介電層；執(zhí)行化學(xué)機(jī)械研磨以露出所述偽柵極結(jié)構(gòu)的頂部。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，在分別沉積構(gòu)成所述第一金屬柵極和所述第二金屬柵極的材料之后，還包括執(zhí)行化學(xué)機(jī)械研磨的步驟，直至露出所述層間介電層。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于，通過(guò)所述化學(xué)機(jī)械研磨去除所述硬掩膜層。
12.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一金屬柵極包括自下而上依次層疊的第一功函數(shù)設(shè)定金屬層、阻擋層和金屬柵極材料層；所述第二金屬柵極包括自下而上依次層疊的第二功函數(shù)設(shè)定金屬層、另一阻擋層和另一金屬柵極材料層。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述第一功函數(shù)設(shè)定金屬層包括一層或多層金屬或金屬化合物，其構(gòu)成材料為適用于所述NMOS的金屬材料；所述第二功函數(shù)設(shè)定金屬層包括一層或多層金屬或金屬化合物，其構(gòu)成材料為適用于所述PMOS的金屬材料。
14.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述高k介電層和所述第一功函數(shù)設(shè)定金屬層之間以及所述另一高k介電層和所述第二功函數(shù)設(shè)定金屬層之間形成有覆蓋層，其構(gòu)成材料包括氮化鈦或氮化鉭。
15.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述高k介電層和所述半導(dǎo)體襯底之間以及所述另一高k介電層和所述半導(dǎo)體襯底之間形成有界面層，其構(gòu)成材料包括硅氧化物。
16.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述高k介電層和所述另一高k介電層的介電常數(shù)為3.9以上；所述犧牲柵極材料層的材料包括多晶硅、氮化硅或無(wú)定形碳；所述犧牲介電層的材料包括二氧化硅；所述硬掩膜層的材料包括SiN或BN。
17.一種半導(dǎo)體器件，包括: 半導(dǎo)體襯底； 形成在所述半導(dǎo)體襯底中的隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)將所述半導(dǎo)體襯底分為NMOS區(qū)和PMOS區(qū)； 形成在NMOS區(qū)的第一金屬柵極和形成在PMOS區(qū)的第二金屬柵極，其中，所述第一金屬柵極的下部位于所述半導(dǎo)體襯底之上，所述第二金屬柵極的下部位于所述半導(dǎo)體襯底之中； 形成在所述第一金屬柵極兩側(cè)和所述第二金屬柵極兩側(cè)的側(cè)壁結(jié)構(gòu)； 形成在位于所述PMOS區(qū)的側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中的嵌入式鍺硅層。
18.根據(jù)權(quán)利要求17所述的方法，其特征在于，所述第一金屬柵極和所述半導(dǎo)體襯底之間以及所述第二金屬柵極和所述半導(dǎo)體襯底之間形成有高k介電層。
19.根據(jù)權(quán)利要求17所述的方法，其特征在于，所述隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。
【文檔編號(hào)】H01L27/146GK104425522SQ201310410801
【公開(kāi)日】2015年3月18日 申請(qǐng)日期:2013年9月10日 優(yōu)先權(quán)日:2013年9月10日
【發(fā)明者】韓秋華 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司