薄膜晶體管及其制作方法、陣列基板和顯示裝置制造方法
【專利摘要】本發(fā)明提供一種薄膜晶體管及其制作方法、陣列基板和顯示裝置，該薄膜晶體管包括：柵電極、有源層、刻蝕阻擋層、源電極和漏電極，所述刻蝕阻擋層設置于所述有源層與所述源電極和漏電極之間并且設置有第一過孔和第二過孔，所述源電極通過所述第一過孔與所述有源層連接，所述漏電極通過所述第二過孔與所述有源層連接，所述柵電極與所述第一過孔的一部分和所述第二過孔的一部分重合，并與所述第一過孔和所述第二過孔之間的部分重合。本發(fā)明的技術方案可以減小像素電壓浮動，提高顯示效果。
【專利說明】薄膜晶體管及其制作方法、陣列基板和顯示裝置【技術領域】
[0001]本發(fā)明涉及液晶顯示【技術領域】，特別涉及一種薄膜晶體管及其制作方法、陣列基板和顯示裝置。
【背景技術】
[0002]薄膜晶體管液晶顯不器(英文:ThinFilm Transistor Liquid Crystal Display,簡稱:TFT-LCD)以其具有高畫質、空間利用率高、低消耗動率、無輻射等優(yōu)點成為市場的主流產品。TFT液晶顯示器是在每個像素點上設計至少一個TFT，通過該TFT來對屏幕上的各個獨立的像素進行控制，這樣可以大大提高響應時間。
[0003]銦鎵鋅氧化物(Indium Gallium Zinc Oxide, IGZO)是新一代用于TFT有源層的材料，其載流子遷移率是非晶硅的5-10倍，可以大大提高對像素電極的充放電速度，提高像素的響應速度，實現(xiàn)更快刷新率。
[0004]使用非晶硅作 為有源層的材料時，可直接在有源層之上制備金屬電極層，再通過刻蝕形成需要的源、漏電極形狀；而使用IGZO作為有源層時，因IGZO不像非晶硅那樣耐腐蝕，在進行源、漏電極刻蝕的過程中容易造成IGZO層的損傷，所以需要先在IGZO有源層上制備刻蝕阻擋層以保護IGZO層，再制備源漏金屬電極層。圖1為現(xiàn)有技術中薄膜晶體管的俯視示意圖，如圖1所示，該薄膜晶體管包括:源電極1、漏電極2、柵電極3、IGZ0有源層(圖中未示出)、IGZO有源層上的刻蝕阻擋層5、刻蝕阻擋層5上設置有兩個相對設置的過孔，其中，源電極I通過過孔7與IGZO有源層4導通，漏電極2通過過孔6與IGZO有源層導通。在實際TFT制作過程中，由于曝光機臺最小精度也即解像度的影響，接近最小精度的圖形，會由于成像、顯影、刻蝕的影響，會導致制成的過孔有一定的形變，實際制成后的過孔，是帶有圓角的矩形，甚至接近一個圓形，源電極、漏電極通過過孔與有源層連接導通，圓孔的直徑決定了 TFT導通時的溝道的寬度。因此，過孔6和過孔7之間的距離決定TFT的溝道長，過孔6和過孔7的邊長(直徑)決定TFT的溝道寬。
[0005]現(xiàn)有技術存在以下問題:在圖1所示的結構中，TFT的源電極和柵電極之間的寄生電容較大，TFT的漏電極和柵電極之間的寄生電容較大，當用于液晶顯示裝置時，增大像素電壓浮動，降低顯示效果。

【發(fā)明內容】

[0006]本發(fā)明提供一種一種薄膜晶體管及其制作方法、陣列基板和顯示裝置，其可以減小像素電壓浮動，提高顯示效果。
[0007]為實現(xiàn)上述目地，本發(fā)明提供一種薄膜晶體管，該薄膜晶體管包括:柵電極、有源層、刻蝕阻擋層、源電極和漏電極，所述刻蝕阻擋層上設置于所述有源層與所述源電極和漏電極之間并且設置有第一過孔和第二過孔，所述源電極通過所述第一過孔與所述有源層連接，所述漏電極通過所述第二過孔與所述有源層連接，所述柵電極與部分所述第一過孔和部分所述第二過孔重合，以及與所述第一過孔和所述第二過孔之間的部分重合。[0008]優(yōu)選地，所述第一過孔和所述第二過孔為帶有圓角的矩形，所述柵電極與所述第一過孔的重合部分以及所述柵電極與所述第二過孔的重合部分至少能夠連接所對應的矩形的兩條相對的直邊。
[0009]優(yōu)選地，所述柵電極分別與所述第一過孔的一半和所述第二過孔的一半重合。
[0010]優(yōu)選地，所述第一過孔和所述第二過孔的形狀相同。
[0011]優(yōu)選地，所述第一過孔和所述第二過孔的面積相等。
[0012]優(yōu)選地，所述有源層為銦鎵鋅氧化物薄膜層。
[0013]優(yōu)選地，所述刻蝕阻擋層為硅氧化物薄膜層，或者硅氮化物薄膜層，或者硅氧化物和娃氮化物形成的復合層。
[0014]優(yōu)選地，從用于設置所述薄膜晶體管的基板側起依次設置有所述柵電極、柵極絕緣層、所述有源層、所述刻蝕阻擋層、所述源電極和漏電極。
[0015]優(yōu)選地，從用于設置所述薄膜晶體管的基板側起依次設置有所述有源層、所述刻蝕阻擋層、所述源電極和漏電極、柵極絕緣層和所述柵電極。
[0016]為實現(xiàn)上述目的，本發(fā)明提供一種陣列基板，其特征在于，包括薄膜晶體管，所述薄膜晶體管采用上述的薄膜晶體管。
[0017]為實現(xiàn)上述目的，本發(fā)明提供一種顯示裝置，該顯示裝置包括陣列基板，所述陣列基板采用上述的陣列基板。
[0018]為實現(xiàn)上述目的，本發(fā)明提供一種薄膜晶體管的制作方法，包括:
[0019]形成柵電極的步驟；
[0020]形成有源層的步驟；
[0021]形成刻蝕阻擋層的步驟，其中采用構圖工藝在所述刻蝕阻擋層上形成第一過孔和第二過孔；使得所述柵電極與所述第一過孔的一部分和所述第二過孔的一部分重合，并與所述第一過孔和所述第二過孔之間的部分重合；
[0022]形成源漏金屬層的步驟，其中采用構圖工藝形成源電極和漏電極，且所述源電極通過所述第一過孔與所述有源層連接，所述漏電極通過所述第二過孔與所述有源層連接。
[0023]優(yōu)選地，所述柵電極分別與所述第一過孔的一半和所述第二過孔的一半重合。
[0024]本發(fā)明提供一種薄膜晶體管及其制作方法、陣列基板和顯示裝置，該薄膜晶體管包括:柵電極、有源層、刻蝕阻擋層、源電極和漏電極，刻蝕阻擋層設置于有源層與源電極和漏電極之間并且設置有第一過孔和第二過孔，源電極通過第一過孔與有源層連接，漏電極通過第二過孔與有源層連接，柵電極與第一過孔的一部分和第二過孔的一部分重合，并與第一過孔和第二過孔之間的部分重合，通過減小柵電極與源電極、柵電極與漏電極之間的正對面積，從而降低了源柵、漏柵之間的寄生電容，進而減小像素電壓浮動，提高顯示效果。
【專利附圖】

【附圖說明】
[0025]圖1為現(xiàn)有技術中薄膜晶體管的俯視示意圖；
[0026]圖2為本發(fā)明實施例一提供的一種薄膜晶體管的俯視示意圖；
[0027]圖3為實施例一中薄膜晶體管的過孔為圓角矩形的局部放大示意圖；
[0028]圖4為圖2中薄膜晶體管的沿A-A向的剖面結構示意圖；
[0029]圖5為實施例一中的頂柵型的薄膜晶體管的A-A向剖面示意圖；[0030]圖6為本發(fā)明實施例一中的刻蝕阻擋層的俯視示意圖；
[0031]圖7為實施例一中現(xiàn)有薄膜晶體管的刻蝕阻擋層的俯視示意圖；
[0032]圖8為本發(fā)明實施例二提供的一種薄膜晶體管的俯視示意圖；
[0033]圖9本發(fā)明實施例二中的刻蝕阻擋層的俯視示意圖；
[0034]圖10為實施例二中現(xiàn)有薄膜晶體管的刻蝕阻擋層的俯視示意圖；
[0035]圖11為本發(fā)明實施例五提供的薄膜晶體管的制作方法的流程圖。
[0036]附圖標記說明
[0037]1-源電極，2-漏電極，3-柵電極，4-有源層，5-刻蝕阻擋層，8_第一過孔，9_第二過孔，10-基板，11-柵絕緣層，12-第三過孔，13-第四過孔。
【具體實施方式】
[0038]為使本領域技術人員更好地理解本發(fā)明的技術方案，下面結合附圖對本發(fā)明提供的一種薄膜晶體管及其制作方法、陣列基板和顯示裝置作進一步詳細描述。
[0039]圖2為本發(fā)明實施例一提供的一種薄膜晶體管的俯視示意圖，圖3為圖2中薄膜晶體管的剖面結構示意圖，如圖2和圖3所示，該薄膜晶體管包括:柵電極3、有源層4、刻蝕阻擋層5、源電極I和漏電極2，刻蝕阻擋層5設置于有源層4與源電極I和漏電極2之間并且設置有第一過孔8和第二過孔9，源電極I通過第一過孔8與有源層4連接，漏電極2通過第二過孔9與有源層4連接，柵電極3與第一過孔8的一部分和第二過孔9的一部分(即，非全部)重合，并與第一過孔8和第二過孔9之間的部分重合。
[0040]本實施例中，優(yōu)選地，第一過孔8和第二過孔9為帶有圓角的矩形，柵電極3與第一過孔8的重合部分以及柵電極3與第二過孔9的重合部分至少能夠連接所對應的矩形的兩條相對的直邊。
[0041]圖3為實施例一中薄膜晶體管的過孔為圓角矩形的局部放大示意圖，如圖3所示，柵電極3可以與小于第一過孔8的一半的部分和小于第二過孔9的一半的部分重合，也就是說，柵電極3可以與至少能夠連接所對應的矩形的兩條相對的直邊部分重合，以實現(xiàn)保證源電極通過第一過孔8與有源層4電連接，漏電極通過第二過孔9與有源層4電連接。
[0042]本實施例中，優(yōu)選地，柵電極3位于有源層4的下方，刻蝕阻擋層5設置于有源層4的上方。更優(yōu)選地，當所形成的過孔的尺寸與曝光機的極限能力相接近時，柵電極3分別與第一過孔8的至少一半和第二過孔9的至少一半重合，并與第一過孔8和第二過孔9之間的部分重合。第一過孔8和第二過孔9的形狀相同，面積相等。
[0043]優(yōu)選地，有源層4包括銦鎵鋅氧化物薄膜層(IGZ0),在實際應用中，有源層的材質可不限于IGZ0。
[0044]進一步地，刻蝕阻擋層5包括硅氧化物(SiOx)薄膜層，或者硅氮化物(SiNx)薄膜層，或者硅氧化物(SiOx)和硅氮化物(SiNx)形成的復合層。
[0045]本實施例中，薄膜晶體管的結構包括底柵型結構和頂柵型結構，其中底柵型結構為:從用于設置薄膜晶體管的基板側起依次設置有柵電極、柵極絕緣層、有源層、刻蝕阻擋層、源電極和漏電極。其中頂柵型的結構為:從用于設置薄膜晶體管的基板側起依次設置有有源層、刻蝕阻擋層、源電極和漏電極、柵極絕緣層和柵電極。
[0046]需要說明的是，本發(fā)明實施例中的薄膜晶體管是以底柵型薄膜晶體管(S卩:柵電極位于有源層圖形的下方)為例進行描述的，其僅是一種示例性描述，不應成為對本發(fā)明保護范圍的限制。在實際應用中可根據(jù)需要對薄膜晶體管的結構進行變更，例如:本發(fā)明技術方案中的薄膜晶體管還可以采用頂柵型陣列基板(即:柵電極位于有源層圖形的上方)。
[0047]在制造本實施例中所述的底柵型TFT結構時，如圖4所示，先在基板10上依次制備出柵電極3和柵絕緣層11，由于制備有源層4的材料(如IGZ0)不耐腐蝕，因此需要在有源層4上制備刻蝕阻擋層5以保護有源層4，避免被刻蝕液或水汽影響。在有源層4上制備出刻蝕阻擋層5后，通過干法刻蝕或其他方法在刻蝕阻擋層5上設置第一過孔8和第二過孔9，再在刻蝕阻擋層5上制備源漏金屬層，最后通過構圖工藝形成需要的源電極I和漏電極2的形狀。
[0048]第一過孔8和第二過孔9打通刻蝕阻擋層5，使得刻蝕阻擋層5之上的源、漏電極可與刻蝕阻擋層5之下的有源層4相連通。過孔的大小、過孔之間的距離由工廠的工藝能力決定，具體涉及到的因素包括:過孔與源、漏電極的對位精度，源、漏電極的最小刻蝕寬度以及過孔的最小刻蝕寬度。
[0049]圖5為實施例一中的頂柵型的薄膜晶體管的A-A向剖面示意圖，如圖5所示，該薄膜晶體管包括:基板10、形成于基板10上的有源層4、形成于有源層4上的刻蝕阻擋層5、形成于刻蝕阻擋層5之上的源電極I和漏電極2、形成于源電極I和漏電極2之上的柵絕緣層11和形成于柵絕緣層11之上的柵電極3，其中，源電極I通過第一過孔8與有源層4連接，漏電極2通過第二過孔9與有源層4連接。
[0050]下面在溝道寬度相同的情況下，具體比較本發(fā)明所述的TFT和現(xiàn)有TFT源柵之間的寄生電容和開口率以及漏柵之間的寄生電容和開口率:
[0051]圖6為本發(fā)明實施例一中的刻蝕阻擋層的俯視示意圖，如圖6所示，具體地，依照現(xiàn)有工廠的一般工藝能力，假設連接源電極I和有源層4的第一過孔8和連接漏電極2和有源層4的第二過孔9制成后，第一過孔8和第二過孔9的邊長都為4 μ m，第一過孔8和第二過孔9之間的距離為8 μ m。源電極I覆蓋第一過孔8的邊長超出2 μ m，漏電極2覆蓋第二過孔9的邊長超出2 μ m,覆蓋在第一過孔8上的源電極I的邊長為:2 μ m+2 μ m+4 μ m=8 μ m,覆蓋在第二過孔9上的漏電極2的邊長為:2μπι+2μηι+4μηι=8μηι。柵電極與第一過孔8邊長的一半和第二過孔9邊長的一半重合，以及與第一過孔8和第二過孔之間的部分重合，SP與源電極1、漏電極2重合部分的柵電極3的寬度為:8 μ m+2 μ m+2 μ m=12 μ m。
[0052]此時，TFT的溝道長度，即第一過孔8和第二過孔9之間的距離為:8 μ m,溝道的有效寬度為:4ym。在實際TFT制作過程中，由于曝光機臺最小精度也即解像度的影響，接近最小精度的圖形，會由于成像、顯影、刻蝕的影響，會導致制成的過孔有一定的形變，實際制成后的過孔為帶有圓角的矩形，甚至接近一個圓形，源電極、漏電極通過過孔與有源層連接導通。當實際制成的過孔接近圓形時，圓孔的直徑決定了溝道的寬度。因此，溝道的有效寬度為圓孔的直徑為:4μπι。
[0053]源電極I和柵電極3的正對面積的長度為源電極的寬度:L=8ym，源電極I和柵電極3的正對面積的寬度為:源電極I覆蓋第一過孔8的一半的邊長和源電極I覆蓋第一過孔8的邊長超出的長度之和，即:D=2 μ m+2 μ m=4 μ m,因此源電極I和柵電極3的正對面積為S1=D*L=4 μ m*8 μ m=32 μ m2。漏電極2和柵電極3的正對面積與源電極I和柵電極3的正對面積相等為:32μπι2。[0054]圖7為實施例一中現(xiàn)有薄膜晶體管的刻蝕阻擋層的俯視示意圖，如圖7所示，對于現(xiàn)有薄膜晶體管，柵電極3與源電極1、漏電極2完全重合，此時，TFT的溝道長度，即第一過孔8和第二過孔9之間的距離為:8 μ m,溝道的有效寬度為:4 μ m，源電極I和柵電極3的正對面積的長度為源電極的寬度:L=8ym，源電極I和柵電極3的正對面積的寬度為:源電極I覆蓋第一過孔8的邊長和源電極I覆蓋第一過孔8的邊長超出的長度之和，即:d=4 μ m+2 μ m+2 μ m=8 μ m,源電極 I 和柵電極 3 的正對面積為:S2=d*L=8 μ m*8 μ m=64 μ m2,漏電極2和柵電極3的正對面積與源電極I和柵電極3的正對面積相等為:64μ m2。
[0055]由上可知，兩種設計相比較，溝道寬度同樣設置為4μπι，溝道長度同樣設置為8 μ m，本實施例的TFT中的源電極占用面積、漏電極占用面積和整個TFT占用面積比現(xiàn)有技術中TFT中的源電極占用面積、漏電極占用面積和整個TFT占用面積減少了 32 μ m2。
[0056]在實際應用中，TFT的源柵之間的寄生電容主要由源電極占用面積決定，漏柵之間的寄生電容主要由漏電極占用面積決定，根據(jù)計算結果可以看出，TFT溝道寬度相等，TFT占用空間占用面積差不多的情況下，本實施例所述的TFT的源電極占用面積、漏電極占用面積都大幅減小。而開口率與TFT占用空間占用面積有關，TFT占用空間占用面積越大，像素開口率越小，反之，TFT占用空間占用面積越小，像素開口率越大，如上述計算結果SI為32 μ m2, S2為64μπι2，在不影響像素開口率的情況下，本實施例有效降低了源柵、源漏之間的寄生電容，達到降低像素電壓的浮動，提升顯示效果的目的。
[0057]需要理解的是，上述具體示例僅為所形成的過孔的尺寸與曝光機的極限能力相接近時的極端情況的示例，實際中，當所要制成的過孔尺寸較大時，其實際形狀為帶有圓角的矩形，此時，要保持溝道的寬度不變，并不要求柵電極與各過孔的一半相重合，而只需柵電極與過孔相重合的面積能夠覆蓋住一個側邊上的圓角部分即可。
[0058]圖8為本發(fā)明實施例二提供的一種薄膜晶體管的俯視示意圖，圖9本發(fā)明實施例二中的刻蝕阻擋層的俯視示意圖，如圖8和圖9所示，本實施例中的薄膜晶體管與上述實施例一中的薄膜晶體管的結構區(qū)別在于:本實施例中的薄膜晶體管的第三過孔12、第四過孔13為長方形。
[0059]在實際應用中，由于工廠制作工藝的偏差，在制作TFT的過程中，層與層之間的偏移量為+1.5 μ m, -1.5 μ m,具體地，依照現(xiàn)有工廠的一般工藝能力，假設連接源電極I和有源層4的第三過孔12和連接漏電極2和有源層4的第四過孔13制成后，第三過孔12和第四過孔13的短邊長為:4μπι，長邊長為:7μπι。第三過孔12和第四過孔13之間的距離為8 μ m。源電極I覆蓋第三過孔12的邊長超出2 μ m，漏電極2覆蓋第四過孔13的邊長超出2 μ m,覆蓋在第三過孔12上的源電極I的邊長為:3.5 μ m+3.5 μ m+4 μ m=lI μ m,覆蓋在第四過孔13上的漏電極2的邊長為:3.5 μ m+3.5 μ m+4 μ m=ll μ m。柵電極3與第三過孔12邊長的一半和第四過孔13邊長的一半重合，以及與第三過孔12和第四過孔13之間的部分重合，即與源電極1、漏電極2重合部分的柵電極3的寬度為:3.5μπι+8μπι+3.5μπι=15μπι。
[0060]此時，TFT的溝道長度，即第一過孔12和第二過孔13之間的距離為:8μπι，溝道的有效寬度同樣為:4μπι。
[0061]源電極I和柵電極3的正對面積的長度為溝道的長度:L=8ym，源電極I和柵電極3的正對面積的寬度為:源電極I覆蓋第三過孔12的一半的邊長和源電極I覆蓋第三過孔12的邊長超出的長度之和，即:D1=3.5 μ m+2 μ m=5.5 μ m,因此，源電極I和柵電極3的正對面積為S3=D1*L=5.5 μ m*8 μ m=44 μ m2。漏電極2和柵電極3的正對面積與源電極I和柵電極3的正對面積相等為:44 μ m2。
[0062]圖10為實施例二中現(xiàn)有薄膜晶體管的刻蝕阻擋層的俯視示意圖，如圖10所示，對于現(xiàn)有薄膜晶體管，柵電極3與源電極1、漏電極2完全重合，此時，TFT的溝道長度，即第三過孔12和第四過孔13之間的距離為:8 μ m，溝道的有效寬度同樣為:4μπι，源電極I和柵電極3的正對面積的長度為溝道的長度:L=8ym，源電極I和柵電極3的正對面積的寬度為:源電極I覆蓋第三過孔12的邊長和源電極I覆蓋第三過孔12的邊長超出的長度之和:(11=7μπι+2μπι+2μπι=11μπι，源電極I和柵電極3的正對面積為:S4=dl*L=ll μ m*8 μ m=88 μ m2，漏電極2和柵電極3的正對面積與源電極I和柵電極3的正對面積相等為:88μπι2。
[0063]由上可知，兩種設計相比較，溝道寬度同樣設置為4μπι，溝道長度同樣設置為8 μ m，本實施例的TFT中的源電極占用面積、漏電極占用面積和整個TFT占用面積比現(xiàn)有技術中TFT中的源電極占用面積、漏電極占用面積和整個TFT占用面積減少了 44 μ m2。
[0064]在實際應用中，TFT的源柵之間的寄生電容主要由源電極占用面積決定，漏柵之間的寄生電容主要由漏電極占用面積決定，根據(jù)計算結果可以看出，TFT溝道寬度相等，TFT占用空間占用面積差不多的情況下，本實施例所述的TFT的源電極占用面積、漏電極占用面積都大幅減小。而開口率與TFT占用空間占用面積有關，TFT占用空間占用面積越大，像素開口率越小，反之，TFT占用空間占用面積越小，像素開口率越大，如上述計算結果S3為44 μ m2, S4為88 μ m2，在不影響像素開口率的情況下，本實施例有效降低了源柵、源漏之間的寄生電容，達到降低像素電壓的浮動，提升顯示效果的目的。
[0065]需要理解的是，上述具體示例僅為所形成的過孔的尺寸與曝光機的極限能力相接近時的極端情況的示例，實際中，當所要制成的過孔尺寸較大時，其實際形狀為帶有圓角的矩形，此時，要保持溝道的寬度不變，并不要求柵電極與各過孔的一半相重合，而只需柵電極與過孔相重合的面積能夠覆蓋住一個側邊上的圓角部分即可。
[0066]本實施例提供一種薄膜晶體管，該薄膜晶體管包括:柵電極、有源層、刻蝕阻擋層、源電極和漏電極，刻蝕阻擋層上設置有第一過孔和第二過孔，源電極通過第一過孔與有源層連接，漏電極通過第二過孔與有源層連接，柵電極與第一過孔的一部分和第二過孔的一部分重合，并與第一過孔和第二過孔之間的部分重合，在同樣的TFT溝道長度、溝道寬度情況下，通過減小柵電極與源電極、柵電極與漏電極之間的正對面積，從而降低了源柵、漏柵之間的寄生電容，其可以實現(xiàn)減小像素電壓浮動，提高顯示效果。
[0067]本發(fā)明實施例三提供一種陣列基板，該陣列基板采用上述實施例一或實施例二中的薄膜晶體管，其【具體實施方式】請參見上述實施例一或實施例二，此處不在具體描述。
[0068]本實施例提供的陣列基板包括薄膜晶體管，該薄膜晶體管包括:柵電極、有源層、刻蝕阻擋層、源電極和漏電極，刻蝕阻擋層上設置有第一過孔和第二過孔，源電極通過第一過孔與下層的有源層連接，漏電極通過第二過孔與下層的有源層連接，柵電極與第一過孔的一部分和第二過孔的一部分重合，并與第一過孔和第二過孔之間的部分重合，在同樣的TFT溝道長度、溝道寬度情況下，可以不影響開口率，通過減小柵電極與源電極、柵電極與漏電極之間的正對面積，從而降低了源柵、漏柵之間的寄生電容，其可以實現(xiàn)減小像素電壓浮動，提聞顯不效果。[0069]本發(fā)明實施例四提供一種顯示裝置，該顯示裝置包括上述陣列基板，所述顯示裝置可以為:液晶面板、電子紙、OLED面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產品或部件。
[0070]本實施例提供的顯示裝置包括陣列基板，該陣列基板包括薄膜晶體管，該薄膜晶體管包括:柵電極、有源層、刻蝕阻擋層、源電極和漏電極，刻蝕阻擋層上設置有第一過孔和第二過孔，源電極通過第一過孔與有源層連接，漏電極通過第二過孔與有源層連接，柵電極與第一過孔的一部分和第二過孔的一部分重合，并與第一過孔和第二過孔之間的部分重合，在同樣的TFT溝道長度、溝道寬度情況下，可以不影響開口率，通過減小柵電極與源電極、柵電極與漏電極之間的正對面積，降低了源柵、漏柵之間的寄生電容，其可以實現(xiàn)減小像素電壓浮動，提高顯示效果。
[0071]圖11為本發(fā)明實施例五提供的薄膜晶體管的制作方法的流程圖，如圖11所示，該方法包括:
[0072]步驟101、形成柵電極的步驟；
[0073]可通過構圖工藝制備形成柵電極，構圖工藝至少可包括:光刻膠涂覆、掩模板掩模、曝光、顯影、刻蝕、光刻膠剝離等工藝過程。
[0074]步驟102、形成有源層的步驟；
[0075]本步驟所述有源層不耐腐蝕，需在其上設置刻蝕阻擋層，有源層的形狀、厚度以及形成方法，在此不做限定。
[0076]步驟103、形成刻蝕阻擋層的步驟，采用構圖工藝在所述刻蝕阻擋層上形成第一過孔和第二過孔；使得柵電極與所述第一過孔的一部分和所述第二過孔的一部分重合，并與所述第一過孔和所述第二過孔之間的部分重合；
[0077]本步驟刻蝕阻擋層可以是硅氧化物(SiOx)薄膜層，或者硅氮化物(SiNx)薄膜層，或者硅氧化物(SiOx)和硅氮化物(SiNx)形成的復合層。
[0078]步驟104、形成源漏金屬層的步驟，采用構圖工藝形成源電極和漏電極，且所述源電極通過所述第一過孔與所述有源層連接，所述漏電極通過所述第二過孔與所述有源層連接。
[0079]需要說明的是，在實際應用中，上述形成柵電極的步驟可根據(jù)需要制作成底柵型薄膜晶體管或者頂柵型的薄膜晶體管進行變更，例如:制作底柵型薄膜晶體管結構時，即:柵電極位于有源層圖形的下方，可在制備完柵電極后再制備源電極和漏電極；制作頂柵型薄膜晶體管結構時，即:柵電極位于有源層圖形的上方，可在制作完源電極和漏電極后再制作柵電極。
[0080]本實施例提供的薄膜晶體管的制作方法，對連接源電極和有源層、漏電極和有源層的過孔形狀進行優(yōu)化，在制作流程基本不變的前提下，可使制作出的TFT源柵之間、漏柵之間的寄生電容減小，實現(xiàn)減小像素電壓浮動，提聞顯不效果。
[0081]可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領域內的普通技術人員而言，在不脫離本發(fā)明的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。
【權利要求】
1.一種薄膜晶體管，其特征在于，包括:柵電極、有源層、刻蝕阻擋層、源電極和漏電極，所述刻蝕阻擋層設置于所述有源層與所述源電極和漏電極之間并且設置有第一過孔和第二過孔，所述源電極通過所述第一過孔與所述有源層連接，所述漏電極通過所述第二過孔與所述有源層連接，所述柵電極與所述第一過孔的一部分和所述第二過孔的一部分重合，并與所述第一過孔和所述第二過孔之間的部分重合。
2.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，所述第一過孔和所述第二過孔為帶有圓角的矩形，所述柵電極與所述第一過孔的重合部分以及所述柵電極與所述第二過孔的重合部分至少能夠連接所對應的矩形的兩條相對的直邊。
3.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，所述柵電極分別與所述第一過孔的至少一半和所述第二過孔的至少一半重合。
4.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，所述第一過孔和所述第二過孔的形狀相同。
5.根據(jù)權利要求4所述的薄膜晶體管，其特征在于，所述第一過孔和所述第二過孔的面積相等。
6.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，所述有源層為銦鎵鋅氧化物薄膜層。
7.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，所述刻蝕阻擋層為硅氧化物薄膜層、硅氮化物薄膜層或者硅氧化物和硅氮化物形成的復合層。
8.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，從用于設置所述薄膜晶體管的基板側起依次設置有所述柵電極、柵極絕緣層、所述有源層、所述刻蝕阻擋層、所述源電極和漏電極。
9.根據(jù)權利要求1所述的薄膜晶體管，其特征在于，從用于設置所述薄膜晶體管的基板側起依次設置有所述有源層、所述刻蝕阻擋層、所述源電極和漏電極、柵極絕緣層、所述柵電極。
10.一種陣列基板，其特征在于，包括權利要求1至9任一所述的薄膜晶體管。
11.一種顯示裝置，其特征在于，包括陣列基板，所述陣列基板采用權利要求10所述的陣列基板。
12.一種薄膜晶體管的制作方法，其特征在于，包括: 形成柵電極的步驟； 形成有源層的步驟； 形成刻蝕阻擋層的步驟，其中采用構圖工藝在所述刻蝕阻擋層上形成第一過孔和第二過孔，使得所述柵電極與所述第一過孔的一部分和所述第二過孔的一部分重合，并與所述第一過孔和所述第二過孔之間的部分重合； 形成源漏金屬層的步驟，其中采用構圖工藝形成源電極和漏電極，且所述源電極通過所述第一過孔與所述有源層連接，所述漏電極通過所述第二過孔與所述有源層連接。
13.根據(jù)權利要求12所述的薄膜晶體管的制作方法，其特征在于，所述柵電極分別與所述第一過孔的至少一半和所述第二過孔的至少一半重合。
【文檔編號】H01L29/786GK103456795SQ201310393339
【公開日】2013年12月18日 申請日期:2013年9月2日 優(yōu)先權日:2013年9月2日
【發(fā)明者】楊海鵬, 尹傛俊, 涂志中, 金在光 申請人:合肥京東方光電科技有限公司, 京東方科技集團股份有限公司