半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件，包括：多個鰭片，形成在襯底中多個第一溝槽之間，沿第一方向延伸分布；柵極堆疊，跨域多個，沿第二方向延伸分布；源漏區(qū)，形成在柵極堆疊沿第一方向兩側(cè)的鰭片中；其中，每個鰭片頂部包括多個子鰭片，由多個第二溝槽分隔每個鰭片而形成。依照本發(fā)明的半導(dǎo)體器件及其制造方法，通過特殊的刻蝕工藝在大尺寸鰭片上形成了多個小尺寸子鰭片，合理利用了FinFET器件鰭片之間的區(qū)域，提高了器件的驅(qū)動能力而避免了增大芯片面積，有效提高了器件整體性能。
【專利說明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種包括多個子鰭片的FinFET及其制造方法。
【背景技術(shù)】
[0002]隨著器件尺寸等比例縮減至22nm技術(shù)以及以下，諸如鰭片場效應(yīng)晶體管(FinFET)和三柵(tr1-gate)器件的三維多柵器件成為最有前途的新器件技術(shù)之一，這些結(jié)構(gòu)增強了柵極控制能力、抑制了漏電與短溝道效應(yīng)。
[0003]對于傳統(tǒng)工藝而言，通過如下的步驟來對包括FinFET、tri_gate器件的CMOS器件進(jìn)行柵極圖形化以及形成接觸，以便實現(xiàn)隔離的功能器件:
[0004]1、采用布線-切割(line-and-cut)雙光刻圖形化技術(shù)以及隨后刻蝕柵極堆疊來對柵極圖形化；
[0005]2、采用統(tǒng)一特征尺寸和節(jié)距(pitch)來沿一個方向印刷用于柵極圖形化的平行線條;
[0006]3、僅在預(yù)定的網(wǎng)格節(jié)點處布置柵極線端(尖端)；
[0007]4、通過在形成器件間絕緣介質(zhì)層之后光刻以及刻蝕來形成用于器件柵極電極和源/漏極的導(dǎo)電接觸孔。
[0008]上述方法具有一些優(yōu)點:
[0009]1、簡化了適用于特殊照明模式的光刻；
[0010]2、消除了使光刻、刻蝕和OPC復(fù)雜化的許多鄰近效應(yīng)。
[0011]FinFET和三柵器件與平面CMOS器件不同，是三維器件。通常，通過選擇性干法或者濕法刻蝕在體襯底或者SOI襯底上形成半導(dǎo)體鰭片，然后橫跨鰭片而形成柵極堆疊。三維三柵晶體管在垂直鰭片結(jié)構(gòu)的三個側(cè)邊上均形成了導(dǎo)電溝道，由此提供了“全耗盡”運行模式。三柵晶體管也可以具有連接起來的多個鰭片以增大用于更高性能的總驅(qū)動能力。
[0012]然而，隨著FinFET器件進(jìn)入22nm技術(shù)節(jié)點并且進(jìn)一步縮減,鰭片的尺寸變得越來越小，例如僅約10?30nm。此時即便采用均勻性良好的外延生長，用于器件源/漏區(qū)的鰭片尺寸仍舊非常小，這使得難以在這些區(qū)域上形成有效的接觸。另一方面，這些非常小尺寸的鰭片也是脆弱的，非常容易破裂，特別是對于形成在SOI晶片上的鰭片而言。因此，非常難以控制鰭片高度以及在體硅晶片上形成FinFET所用的淺溝槽隔離(STI)。
[0013]另一方面，一個FinFET具有多個鰭片以及鰭片之間的淺溝槽隔離(STI)，而浪費了鰭片之間的面積，器件集成度仍有待進(jìn)一步提高。
【發(fā)明內(nèi)容】
[0014]由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提高器件的集成度，以及提高器件驅(qū)動能力。
[0015]為此，本發(fā)明提供了一種半導(dǎo)體器件，包括:多個鰭片，形成在襯底中多個第一溝槽之間，沿第一方向延伸分布；柵極堆疊，跨域多個，沿第二方向延伸分布；源漏區(qū)，形成在柵極堆疊沿第一方向兩側(cè)的鰭片中；其中，每個鰭片頂部包括多個子鰭片，由多個第二溝槽分隔每個鰭片而形成。
[0016]其中，襯底材質(zhì)選自51、66、501、6601、應(yīng)變硅、5166、6&隊6&六8、11^、11^13、石墨烯、SiC、碳納管的任一及其組合。
[0017]其中，第二溝槽的深度小于第一溝槽的深度。
[0018]其中，每個鰭片包括2?20個子鰭片。
[0019]其中，每個鰭片中各個子鰭片的寬度相同或者不同。
[0020]本發(fā)明還提供了一種半導(dǎo)體器件的制造方法，包括:在襯底上形成多個第一硬掩模線條，沿第一方向延伸分布；以第一硬掩模線條為掩模，刻蝕襯底，形成多個第一溝槽，包圍了多個鰭片；刻蝕第一硬掩模線條，形成暴露襯底的多個開口，將第一硬掩模線條分隔為多個子硬掩模線條；以多個子硬掩模線條為掩模，刻蝕襯底，形成多個第二溝槽，在鰭片頂部分隔出多個子鰭片；去除多個子硬掩模線條，留下鰭片以及多個子鰭片。
[0021]其中，硬掩模線條的材質(zhì)選自氧化娃、氮化娃、氮氧化娃、非晶碳、類金剛石無定形碳(DLC)的任一及其組合。
[0022]其中，鰭片或襯底的材質(zhì)選自S1、Ge、SO1、GeO1、應(yīng)變硅、SiGe, GaN, GaAs, InP,InSb、石墨烯、SiC、碳納管的任一及其組合。
[0023]其中，第一硬掩模線條的寬度為50?200nm,間距為10?50nm。
[0024]其中，刻蝕襯底的步驟采用濕法腐蝕。
[0025]其中，濕法腐蝕液選自ΤΜΑΗ、Κ0Η、強酸與強氧化劑的組合中的任一。
[0026]其中，調(diào)整濕法腐蝕的濃度、溫度來調(diào)節(jié)第一溝槽和/或第二溝槽的傾角。
[0027]其中，刻蝕襯底時，第一硬掩模線條和/或子硬掩模線條下方的襯底存在凹進(jìn)。
[0028]其中，各個子硬掩模線條的寬度相同或者不同。
[0029]其中，單個子硬掩模線條的寬度為2?40nm。
[0030]其中，每個第一硬掩模線條分隔出的子硬掩模線條數(shù)目為I?19個。
[0031]其中，采用濕法和/或干法刻蝕去除子硬掩模線條。
[0032]其中，第二溝槽的深度小于第一溝槽的深度。
[0033]如權(quán)利要求6的方法，其中，留下鰭片之后進(jìn)一步包括在鰭片和子鰭片上沉積并刻蝕形成沿第二方向延伸分布的柵極堆疊，以及在柵極堆疊沿第一方向的兩側(cè)的鰭片和子鰭片中形成源漏區(qū)。
[0034]依照本發(fā)明的半導(dǎo)體器件及其制造方法，通過特殊的刻蝕工藝在大尺寸鰭片上形成了多個小尺寸子鰭片，合理利用了 FinFET器件鰭片之間的區(qū)域，提高了器件的驅(qū)動能力而避免了增大芯片面積，有效提高了器件整體性能。
【專利附圖】
【附圖說明】
[0035]以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中:
[0036]圖1至圖5為依照本發(fā)明的半導(dǎo)體器件的制造方法各步驟的示意圖；以及
[0037]圖6為依照本發(fā)明的半導(dǎo)體器件的局部放大剖視圖。
【具體實施方式】
[0038]以下參照附圖并結(jié)合示意性的實施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了能有效提高器件的集成度、提高器件驅(qū)動能力的多子鰭片F(xiàn)inFET及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹夑P(guān)系。
[0039]值得注意的是，以下附圖1至圖5中，每個圖的上部所示為器件的頂視圖，下部所示為沿頂視圖中A-A’剖面線(垂直鰭片延伸分布方向的剖面線，也即沿第二方向)得到的剖視圖。
[0040]如圖1所示，在襯底I上形成第一硬掩模線條2。提供襯底1，襯底I依照器件用途需要而合理選擇，可包括單晶體娃(Si)、單晶體鍺(Ge)、SO1、GeO1、應(yīng)變娃(Strained Si)、鍺硅(SiGe)，或是化合物半導(dǎo)體材料，例如氮化鎵(GaN)、砷化鎵(GaAs)、磷化銦(InP)、銻化銦(InSb)，以及碳基半導(dǎo)體例如石墨烯、SiC、碳納管等等。出于與CMOS工藝兼容的考慮，襯底I優(yōu)選地為體Si或SOI。在襯底I上通過LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等常規(guī)工藝形成絕緣材料，其材料可以選自氧化硅、氮化硅、氮氧化硅、非晶碳、類金剛石無定形碳(DLC)等及其組合。優(yōu)選地，在絕緣材料上通過旋涂、噴涂、絲網(wǎng)印刷等工藝形成聚合物材料的光刻膠，隨后采用預(yù)設(shè)的模板曝光、顯影，得到多個平行的光刻膠線條。以光刻膠線條為掩模，對絕緣材料進(jìn)行干法刻蝕，在襯底I形成多個平行的絕緣材料線條構(gòu)成的第一硬掩模線條2，沿第一方向延伸分布。硬掩模線條2自身的長度/寬度(沿圖1中A-A’方向，也即沿最終器件柵極堆疊延伸方向或稱作第二方向)LI為50?200nm，平行線條2之間的間距、節(jié)距SI為10?50nm。雖然本發(fā)明圖示中均顯示了周期性的線條，然而實際上可以依據(jù)版圖設(shè)計需要合理設(shè)置線條自身寬度與節(jié)距，也即線條布局可以是離散、分立的。
[0041]如圖2所示，刻蝕襯底1，在襯底I中形成多個沿第一方向平行分布的第一溝槽IG以及第一溝槽IG之間剩余的襯底I材料所構(gòu)成的初始鰭片1F0。溝槽IG的深寬比優(yōu)選地大于5:1。在本發(fā)明一個實施例中，刻蝕工藝優(yōu)選濕法腐蝕，對于Si (單晶體Si或者SOI)材質(zhì)的襯底I而言，濕法腐蝕的刻蝕劑為四甲基氫氧化銨(TMAH)或者KOH溶液，對于其他材質(zhì)(SiGe、Ge、GaN等)可以采用強酸(例如硫酸、硝酸)與強氧化劑(例如雙氧水、含臭氧的去離子水)的組合。在本發(fā)明一個實施例中，由于單晶Si等材料自身的晶格特性，在(111)面腐蝕速率明顯低于其他晶面，因此溝槽IG為倒三角剖面，而初始鰭片IR)為正梯形剖面。通過調(diào)整溶液濃度(例如與水的體積比為1:2?1:5)、溫度(例如20?40攝氏度并優(yōu)選25攝氏度)等刻蝕條件可以精細(xì)調(diào)整刻蝕得到的溝槽IG的剖面角度(側(cè)壁與襯底水平表面之間的銳夾角)。在本發(fā)明一個實施例中，溝槽IG底面夾角(側(cè)壁與襯底水平表面之間的銳夾角)為54.7度。值得注意的是，可以通過控制腐蝕速率和時間來調(diào)整初始鰭片IR)的沿第二方向的長度/寬度(取梯形中位線)，使得初始鰭片1F0的頂部沿第二方向的長度/寬度可以等于或者小于硬掩模線條2的底部寬度，例如也為50 - 200nm或者20 — 170nm(此時硬掩模線條2下方的襯底I被凹進(jìn)10 — 30nm)o初始鰭片1F0之間的節(jié)距(以頂部計算)仍然與硬掩模線條2的節(jié)距相同，例如10 — 50nm。
[0042]如圖3所示，對硬掩模線條2進(jìn)行第二次光刻/刻蝕，在每個硬掩模線條2中形成至少一個開口 2H。例如在器件上通過旋涂、噴涂、絲網(wǎng)印刷等工藝形成聚合物材料的光刻膠，隨后采用預(yù)設(shè)的模板曝光、顯影，得到多個平行的光刻膠線條。以光刻膠線條為掩模，對絕緣材料進(jìn)行干法刻蝕，在硬掩模線條2中形成多個也沿第一方向延伸分布的開口 2H，使得每個硬掩模線條2分為至少一個第二硬掩模線條2A以及至少一個第三硬掩模線條2B。硬掩模線條2A、2B自身的長度/寬度(沿圖1中A-A’方向，也即沿最終器件柵極堆疊延伸方向或稱作第二方向)L2、L3均小于第一硬掩模線條2的寬度LI，例如僅為2?40nm，平行線條2A與2B之間的間距、節(jié)距S2為LI 一 L2 — L3。優(yōu)選地，L2與L3相同以便獲得對稱的子鰭片，然而在其他實施例中，L2可以大于L3以便獲得特殊的子鰭片分布模式以滿足特定器件的需要。此外，雖然圖3所示僅示出了硬掩模線條一分為二，但是實際上可以根據(jù)需要形成更多開口 2H以便形成更多的子硬掩模線條2C、2D...等。
[0043]如圖4所示，以硬掩模線條2A、2B為掩模，進(jìn)一步刻蝕襯底1，形成了另一組也即第二溝槽1G2，并且同時也加深了第一溝槽IGl的深度。與第一溝槽IGl類似，刻蝕工藝優(yōu)選濕法腐蝕，對于Si (單晶體Si或者SOI)材質(zhì)的襯底I而言，濕法腐蝕的刻蝕劑為四甲基氫氧化銨(TMAH)或者KOH溶液，對于其他材質(zhì)(SiGe、Ge、GaN等)可以采用強酸(例如硫酸、硝酸)與強氧化劑(例如雙氧水、含臭氧的去離子水)的組合。在本發(fā)明一個實施例中，由于單晶Si等材料自身的晶格特性，在(111)面腐蝕速率明顯低于其他晶面，因此溝槽1G2也為倒三角剖面。通過調(diào)整溶液濃度(例如與水的體積比為1:2?1:5)、溫度(例如20?40攝氏度并優(yōu)選25攝氏度)等刻蝕條件可以精細(xì)調(diào)整刻蝕得到的溝槽IG的剖面角度(側(cè)壁與襯底水平表面之間的銳夾角)。在本發(fā)明一個實施例中，溝槽1G2底面夾角(側(cè)壁與襯底水平表面之間的銳夾角)為54.7度。通過調(diào)整刻蝕的速率、時間以及硬掩模線條2A、2B的寬度(沿A-A’方向)，可以有效控制溝槽1G1、1G2的剖面形貌特別是其寬度和角度，進(jìn)一步合理控制溝槽之間剩余襯底I材料構(gòu)成的鰭片的形貌。
[0044]如圖5所示，去除硬掩模線條2A、2B，留下鰭片1F。依照硬掩模線條2材質(zhì)不同，可以選用濕法腐蝕(熱磷酸針對氮化硅材質(zhì)，HF酸針對氧化硅材質(zhì))或者干法刻蝕(氧等離子刻蝕針對非晶碳、DLC材質(zhì))，去除工藝優(yōu)選是各向同性的。第一溝槽IGl深度較大，例如50?500nm，包圍了較大的襯底區(qū)域以便構(gòu)成多個(母)鰭片1F，鰭片IF高度等于第一溝槽IGl深度。在相鄰的第一溝槽IGl之間還具有至少一個或多個第二溝槽1G2，其深度較小，例如20?lOOnm，將鰭片IF的頂部分隔為至少一個或多個(例如2?20個)子鰭片1F1、1F2等，子鰭片高度等于第二溝槽1G2深度。
[0045]此后，可以采用常規(guī)工藝，在鰭片IF垂直方向(也即第二方向)上沉積并且刻蝕形成柵極堆疊，在柵極堆疊兩側(cè)(沿第一方向)的鰭片IF (及其子鰭片)中摻雜形成源漏區(qū)并制作接觸，完成FinFET器件結(jié)構(gòu)。由于在FinFET器件的鰭片頂部形成了多個子鰭片，增大了源漏區(qū)的有效表面積，可以有效提高器件的驅(qū)動能力而避免了增大芯片面積，有效提高了器件整體性能。
[0046]依照本發(fā)明的半導(dǎo)體器件及其制造方法，通過特殊的刻蝕工藝在大尺寸鰭片上形成了多個小尺寸子鰭片，合理利用了 FinFET器件鰭片之間的區(qū)域，提高了器件的驅(qū)動能力而避免了增大芯片面積，有效提高了器件整體性能。
[0047]盡管已參照一個或多個示例性實施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需脫離本發(fā)明范圍而對器件結(jié)構(gòu)做出各種合適的改變和等價方式。此外，由所公開的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實現(xiàn)本發(fā)明的最佳實施方式而公開的特定實施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實施例。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 多個鰭片，形成在襯底中多個第一溝槽之間，沿第一方向延伸分布； 柵極堆疊，跨域多個，沿第二方向延伸分布； 源漏區(qū)，形成在柵極堆疊沿第一方向兩側(cè)的鰭片中； 其中，每個鰭片頂部包括多個子鰭片，由多個第二溝槽分隔每個鰭片而形成。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，襯底材質(zhì)選自31、66,301、化01、應(yīng)變硅、8166? 6^8? III？、1113)3、石墨烯、310、碳納管的任一及其組合。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中，第二溝槽的深度小于第一溝槽的深度。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中，每個鰭片包括2?20個子鰭片。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其中，每個鰭片中各個子鰭片的寬度相同或者不同。
6.一種半導(dǎo)體器件的制造方法，包括: 在襯底上形成多個第一硬掩模線條，沿第一方向延伸分布； 以第一硬掩模線條為掩模，刻蝕襯底，形成多個第一溝槽，包圍了多個鰭片； 刻蝕第一硬掩模線條，形成暴露襯底的多個開口，將第一硬掩模線條分隔為多個子硬掩模線條； 以多個子硬掩模線條為掩模，刻蝕襯底，形成多個第二溝槽，在鰭片頂部分隔出多個子轄片； 去除多個子硬掩模線條，留下鰭片以及多個子鰭片。
7.如權(quán)利要求6的方法，其中，硬掩模線條的材質(zhì)選自氧化硅、氮化硅、氮氧化硅、非晶碳、類金剛石無定形碳(01^)的任一及其組合。
8.如權(quán)利要求6的方法，其中，鰭片或襯底的材質(zhì)選自31463014601應(yīng)變硅、
III？、1=?、石墨烯、310、碳納管的任一及其組合。
9.如權(quán)利要求6的方法，其中，第一硬掩模線條的寬度為50?20011111，間距為10?50歷。
10.如權(quán)利要求6的方法，其中，刻蝕襯底的步驟采用濕法腐蝕。
11.如權(quán)利要求10的方法，其中，濕法腐蝕液選自、強酸與強氧化劑的組合中的任一。
12.如權(quán)利要求10的方法，其中，調(diào)整濕法腐蝕的濃度、溫度來調(diào)節(jié)第一溝槽和/或第二溝槽的傾角。
13.如權(quán)利要求10的方法，其中，刻蝕襯底時，第一硬掩模線條和/或子硬掩模線條下方的襯底存在凹進(jìn)。
14.如權(quán)利要求6的方法，其中，各個子硬掩模線條的寬度相同或者不同。
15.如權(quán)利要求14的方法，其中，單個子硬掩模線條的寬度為2?4011111。
16.如權(quán)利要求6的方法，其中，每個第一硬掩模線條分隔出的子硬掩模線條數(shù)目為1?19個。
17.如權(quán)利要求6的方法，其中，采用濕法和/或干法刻蝕去除子硬掩模線條。
18.如權(quán)利要求6的方法，其中，留下鰭片之后進(jìn)一步包括在鰭片和子鰭片上沉積并刻蝕形成沿第二方向延伸分布的柵極堆疊，以及在柵極堆疊沿第一方向的兩側(cè)的鰭片和子鰭片中形成源漏區(qū)。
19.如權(quán)利要求6的方法，其中，第二溝槽的深度小于第一溝槽的深度。
【文檔編號】H01L21/336GK104425603SQ201310393098
【公開日】2015年3月18日 申請日期:2013年9月2日 優(yōu)先權(quán)日:2013年9月2日
【發(fā)明者】鐘匯才 申請人:中國科學(xué)院微電子研究所